JP4455524B2 - 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置 - Google Patents

複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置 Download PDF

Info

Publication number
JP4455524B2
JP4455524B2 JP2006072733A JP2006072733A JP4455524B2 JP 4455524 B2 JP4455524 B2 JP 4455524B2 JP 2006072733 A JP2006072733 A JP 2006072733A JP 2006072733 A JP2006072733 A JP 2006072733A JP 4455524 B2 JP4455524 B2 JP 4455524B2
Authority
JP
Japan
Prior art keywords
state information
cell
strings
data
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006072733A
Other languages
English (en)
Other versions
JP2006277921A (ja
Inventor
至 ▲ひょん▼ 印
光 倫 李
松 虎 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006277921A publication Critical patent/JP2006277921A/ja
Application granted granted Critical
Publication of JP4455524B2 publication Critical patent/JP4455524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)

Description

本発明は、複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置に関する。
マルチメディア技術の発達によってデータが大容量化されている。また、コンピュータではないデジタルカメラ、デジタルカムコーダ、デジタル録音機などマルチメディアデータの保存を必要とする機器が多様化されつつ、マルチメディアデータを保存する不揮発性保存装置に対する関心も増加しつつある。このような不揮発性保存装置のうち、NANDフラッシュメモリのように書き込み作業の実行前に、削除作業を必要とするメモリがある。
通常のメモリは、特定領域に電荷の存否で1または0を表示する。このようなメモリ素子が結合されて1つのメモリデバイスをなす。一方、メモリは、多様な方式で入/出力を行える。マルチレベルセルメモリは、マルチレベルのセルからなるメモリであって、マルチレベルは、各セルの電荷の充填状態が多様なレベルを有することを意味する。例えば、4段階レベルの電荷充填状態が可能であり、レベルが0〜3まで存在するならば、レベル0は、電荷のない状態、レベル1は、電荷がV1以下に充填された状態であり、レベル2は、電荷がV1からV2の間で充填された状態を意味し、レベル3は、電荷がV2から完全に充填された状態を意味する。マルチレベルセルは、1ビット以上の情報を表す。セルがデータを保存する1つの単位となり、これらセルの連結関係とセルが構成する入出力単位または削除単位によって多様なフラッシュメモリ(フラッシュ保存装置)が存在する。
フラッシュ保存装置は、電気的に消去可能であり、プログラミング可能な不揮発性メモリであって、電力消費が少なく、体積が小さいという長所がある。しかし、フラッシュメモリなどの場合、データを保存するためには、削除を先行せねばならない。その結果、削除された状態と削除されていない状態の2種が存在する。一度に削除を行う単位(ブロック)が一度に保存する単位(ページ)より大きい場合があるが、フラッシュメモリは、一度に1ブロックを削除するという意味で付けられた名称である。
図1は、NANDフラッシュメモリの構成を示す図面である。情報を保存するための最小単位は、セル100であり、これらセルを直列に連結したのがストリング310である。セル100を詳細に説明すれば、コントロールゲートと浮遊ゲート(フローティングゲート)、そして、ソースとドレインとで構成される。浮遊ゲートに陰イオンが蓄積されることがあるが、その状態を0または1に決める。一方、多様なセルでコントロールゲートを束ねた単位をWL(ワードライン)と称する。WLは、NANDフラッシュのページ単位となり、データを入出力する場合、ページを選択可能にする。該当ページの特定セルの情報は、1つのビットになり、これはビットライン(BL)を通じて読出、またはプログラムしうる。SSL(ストリングセレクションライン)、GSL(グラウンドセレクションライン)、CSL(コモンソースライン)は、セルにデータを書込み/読出しする場合、または、ブロック内のデータをいずれも削除する時にセルを制御するためのものである。
図2は、図1のフラッシュメモリの構成を図式化して示す図面である。図1で説明したセルは、図2のように円で表し、ストリングでのセルの連結状態を表すために、セルを表す円間を線で連結した。
前述したようにブロックは、フラッシュメモリで一度に削除する単位となり、複数のブロックでフラッシュメモリが構成される。ブロック500は、複数のストリング310、320で構成される。ストリングは、複数のセルが連結されている。NAND型またはAND型フラッシュメモリの場合、図1で説明したように、第1セルのドレインと第2セルのソースとが連結されており、このような連結は、複数のセルに拡張される。
ブロックを構成するさらなる要素であるページ210、220は、図1のワードラインを意味する。これは、データを入出力する単位となる。ページは、複数のストリングに存在する特定位置のセルで構成される。例えば、ページA 210は、ストリング1 310、ストリング2 330などの最初のセルで構成される。次いで、ページB 220は、ストリング1 310、ストリング2 330などの3番目のセルで構成される。フラッシュメモリの場合、各セルは、前述したように1ビット以上の情報を保存しうる。データを書込む(プログラムする)単位はページとなり、データを書込む前に削除する作業を必要とする。ここで、データを削除する単位がブロックとなる。ところが、ストリング310、320、330は、図1、図2から分かるように、連結されたセルの集合である。したがって、ページA 210にデータをプログラムする場合、ページAのセルと同じストリングに属する他のセルに影響を与え得る。
図3は、 NANDフラッシュメモリの構造を示す構成図である。図2で説明したブロックがフラッシュメモリを構成する。ブロックは、複数のページで構成され、ページはメインストリングで構成されたメインストリンググループと余分のストリングで構成された余分のストリンググループとに分けられる。そして、メインストリングのセルは、1つ以上のセクターを構成する。余分のストリンググループは、データを保存しない空間であって、後でデータを保存するか、あるいは特定セルにエラーが発生する時、余分として使用できるように生成された空間である。通常、ページ当りエラーが発生するビット数はメインストリンググループと余分のストリンググループとのセルでエラーが発生するセル数(ビット数)を意味する。ページは、論理的な入出力の単位となり、ストリングは物理的なセルの結合を意味する。
図4は、 従来のフラッシュメモリの特定セルへのプログラム時に同じストリングにある他のセルが影響を受ける場合を示す例示図である。ページA 210にデータを保存するためにセル1 110がプログラムされる。ところが、セル1 110とセル2 120は同じストリング1 310を構成するので、セル2 120もプログラムされうる。すなわち、BL2に3.3Vを印加し、データを保存するセルが含まれたページA 210に18Vを印加する。18Vは、セル1 110のコントロールゲートに印加され、BL2に3.3Vが印加されるので、セル1のソースにある負電荷(陰イオン)はドレインへの移動中にセル1 110の浮遊ゲートに蓄積される。ところが、本来はページB 220のセルであるセル2 120には陰イオンが蓄積されないようになるが、電荷が移動しつつ、セル2 120にも負電荷が蓄積されることが発生する。その結果、ページB220のセル2 120にも意外にも1(または0)が保存されることがある。
このような場合を予想外のデータ障害(unexpected data disturbance)という。ところが、セル2 120は、ページB 220に属するので、結果的にページAを書き込む途中でページBがプログラムされる状況が発生する。
過去には特定ページへのデータの保存中に電源が供給されず、エラーが発生する場合を防止するために各ページにデータを保存した後で該当ページの保存如何を知らせる状態情報を別途に設ける方法が提案された(特許文献1)。しかし、これは特定ページの保存如何を状態情報を通じて知らせるが、状態情報の保存時に発生するエラーを防止することはできない。特に、状態情報がメモリの特定セルに保存され、特定セルのプログラム時に他のセルに影響を与えられるストリング構造では、前記方式としては状態情報を保存する過程で発生するエラーを防止できないという問題点がある。
例えば、図4で、余分のストリングに属するストリング1を状態情報を保存するように設定する。ページA 210にデータをプログラムした後、セル1 110の値を0に変えれば、セル1 110の値だけを見て、ページA 210にデータが保存されたか否かが分かる。ところが、セル1 110に状態情報をプログラムする過程でセル2 120がプログラムされうるが、これはセル1 110とセル2 120は、同じストリングに存在するためである。したがって、セル2 120が0にプログラムされる場合、ページB 220もデータが保存されたと判断するエラーが発生する。
したがって、状態情報を保存する場合、エラーの発生を防止して、データの保存状態をエラーなしに判断可能にする必要がある。状態情報は、それ自体のエラーよりページまたはセクターに対して誤った情報を伝達するという点で、エラーが発生しないようにすることが重要である。特に、データの保存中に、電源の供給が中断されることによって、他のページにまでデータが保存されたと知らせる、誤った状態情報が保存されないようにする必要がある。
米国特許6549457B1号明細書
本発明の技術的課題は、複数のストリングのセルを使用して状態情報を保存することである。
本発明の他の技術的課題は、状態情報を保存するに当って、他のストリングに影響を与えないように、データ保存時に発生するエラーを減らすことである。
本発明の目的は、以上で言及した目的に制限されず、言及されていない他の目的は下の記載から当業者に明確に理解されうる。
複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置に関する。
本発明の一実施形態による複数のストリングを使用して状態情報を保存する不揮発性メモリは、1ビット以上のデータが保存可能なセル、前記2つ以上のセルが直列に連結された複数のストリング、及び前記セルの集合である複数のページを備え、前記複数のストリングは、前記セルにデータを保存するストリングで構成されたメインストリンググループと前記メインストリンググループに保存されたデータの状態情報を保存する2つ以上のストリングを含む余分のストリンググループとで構成される。
本発明の一実施形態による複数のストリングを使用して状態情報を保存する不揮発性保存装置は、1ビット以上のデータが保存可能なセル、前記2つ以上のセルが直列に連結された複数のストリング、及び前記セルの集合である複数のページを含む不揮発性の保存部、及び前記データを前記保存部のセルに保存時に前記セルを選択するメモリ制御部を含み、前記メモリ制御部は、前記複数のストリングが前記セルにデータを保存するストリングで構成されたメインストリンググループと前記メインストリンググループに保存されたデータの状態情報を保存する2つ以上のストリングを含む余分のストリンググループで構成されるように制御する。
本発明の一実施形態による複数のストリングを使用して状態情報を保存する方法は、 データの保存のためのアドレス情報とデータとを受信する段階と、メインストリンググループで前記アドレスを構成するセルに前記データを保存する段階と、前記データが保存されたセルを含むページの状態情報を保存するために余分のストリンググループからセルを選択する段階と、前記選択されたセルに前記状態情報を保存する段階と、を含み、前記余分のストリンググループは、前記メインストリンググループに保存されたデータの状態情報を保存するセルが含まれた2つ以上のストリングで構成される。
その他の実施例の具体的な事項は詳細な説明及び図面に含まれている。
本発明を具現することによって、複数のストリングのセルを使用して状態情報を保存しうる。また、状態情報を保存するに当って、他のストリングに影響を与えないようにして、データの保存時に発生するエラーを減らしうる。
以下、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。
説明に先立って本明細書で使用する用語の意味を簡略に説明する。しかし、用語の説明は本明細書の理解を助けるためのものであり、明示的に本発明を限定する事項として記載していない場合に、本発明の技術的思想を限定する意味として使用するものではないという点に注意せねばならない。
−フラッシュメモリ
フラッシュメモリは、不揮発性メモリの一種であって、データが保存された後で電源が供給されてもデータを保持する。フラッシュメモリには、NAND、NOR、AND型などが存在する。フラッシュメモリは、大きくブロックに分けられ、各ブロックは、2つ以上のページを含む。また、各ページは、セクターに分けられるが、1ページに1つ以上のセクターが割当てられる。またページは、実際データを保存する部分(メインストリング)と余分のストリング(Spare String)とで構成される。余分のストリングは、通常該当ページについての情報を保存するか、データを保存する。
−プログラム
フラッシュメモリのようにデータを保存することをプログラムと称する。プログラムされたセルは、後で削除(消去)する作業を経て初めて、再びデータを保存することができる。
−小ブロックフラッシュメモリと大ブロックフラッシュメモリ
1つのセクターでページが構成されることを小ブロックフラッシュメモリといい、2つ以上のセクターでページが構成されることを大ブロックフラッシュメモリという。
−セルとストリング
セルは、情報を保存する素子である。nMOS、pMOS、CMOSなどのいろいろな素子を使用しうる。セルは、通常1ビット以上の情報を保存することができ、図1で説明したように、浮遊ゲートに負電荷があるか、または正電荷があるかなどでデータが保存されたことを表現する。ストリングは、セルのソースとドレインとが結合された、セルが直列に連結されている単位を意味する。ページは、複数のストリングに所属された複数のセルのうち、1つのセルを取って情報を構成する。ページは、複数のストリングで特定のセル(例えば、特定位置)をまとめる。通常のフラッシュメモリでは、セルのコントロールゲートに同じ電源を付加させる単位をページと称する。
前述したように本発明の一実施形態は、複数のストリングに存在するセルを使用して状態情報を保存するために、各ストリングに1つのセルを取って状態情報を保存する方法を取るか、または2つ以上のストリングのセルに同じ状態情報を重複して保存してエラーを検出し、データの保存如何を判別可能にする。
図5は、本発明の一実施形態による小ブロックフラッシュメモリでデータのプログラム時に発生するエラーをなくすために1ストリングに1つのセルを使用する例示図である。
小ブロックフラッシュメモリは、1つのセクターでページが構成される。図3で説明したように、1つのページは、メインストリンググループと余分のストリンググループとに含まれたセルで構成され、メインストリンググループのセルは、セクター400を構成する。1つのセルは、1bit以上の情報を含むことができ、図5では、1つのセルが1bitを表す場合を示す。ページA 210は、セクター400と複数の余分のストリングに属するセルで構成される。1つのページ(またはセクター)にデータを保存し、そのページまたはそのセクターに対するデータ保存如何を知らせる状態情報が保存されたセルと他のページまたは他のセクターの状態情報が保存されたセルとが同じストリングに存在しないようにする。その結果、状態情報の保存時にストリングの他のセルを変更するエラーによって、ページについての誤った情報の提供を防止することができる。
状態情報が1である場合は、初期化された場合を意味し、状態情報が0である場合は、」該当セクターがプログラムされたことを意味すると仮定する。この際、ページA 210のセクター400へのデータのプログラム時に、データの保存如何を知らせる状態情報をストリング1 310の最初のセル101に保存しうる。状態情報は、最初のセル101の値を0に変更することによって保存される。またページB 220のセクターにデータをプログラムし、状態情報をストリング2 320の2番目のセル102に保存しうる。やはり2番目のセル102は、0の値を有させる。以後、電源が切れるか、追加作業が発生しても、101セルを通じてページAのセクターにデータが保存されており、102セルを通じてページBのセクターにデータが保存されていることが分かる。
図5で例示した方式を通じて状態情報を保存する場合、前述したストリングの特定セルのプログラム時に、他のセルに影響を与えることはあるが、状態情報にエラーは発生しない。図5において、ページAの状態情報をセル1 101に保存するとき、ストリング1 310の他のセルが影響を受けることがある。しかし、前述したように、1つのストリングには、1つのセクターについての状態情報だけを保存するので、エラーを発生させない。すなわち、ページA 210の状態情報をセル1 101に保存し、ページB 220の状態情報をセル3 102に保存した。
したがって、セル1 101にページA 210の状態情報を保存するとき、エラーが発生してセル3 102まで影響を与え、ページB 220にデータが保存されたときにエラーが発生しうる。しかし、本発明の一実施形態によって、1つのストリングに1つのセクターまたはページについての状態情報を保存するので、セル1 101への状態情報の保存中にセル3 103の情報が変わったとしても、ページB 220についての状態情報はセル2 102を参照しているので、エラーは発生しない。
図6は、図5の小ブロックフラッシュメモリでの余分のストリングの各セルをテーブルの1セルとして示す図面である。セクター0についての状態情報は、bit0 s0に保存する。セクター1についての状態情報はbit1 s1に保存する。このような方式でセクター31についての状態情報を保存しうる。bit0とbit1,...,bitn−1までは相異なるストリングに含まれるので、特定ビットへの状態情報の保存時、他の状態情報を変化させない。状態情報にエラーが発生せず、その結果、ページまたはセクターでのエラーの発生有無が分かる。
エラーなしにセクター0をプログラムした場合のブロック501は、対角線方向に存在するセルが状態情報を保存する。太く表示されたセルが状態情報を表す。セクター0をプログラムし、最初のストリングの最初のセル101が0に変更されている。
一方、セクター0のプログラム中にエラーが発生しうる。太く表示されたセルが状態情報を表す。ブロック502でセクター0の状態情報をセル1 101に保存する途中、同じストリングに存在するセル3 103の値が変更されうる。しかし、セクター1の状態情報は、セル2 102に保存されるので、セル3 103の値の変更如何とは関係ない。
図5のように1つのストリングが1つのビットを表し、1ページが528バイトの情報を含む場合、実際にデータの保存時には、516バイトを使用し、残りの16バイトは余分の空間に置く。したがって、1つのストリングに総32個のセルが構成された場合、余分の空間は16x8で、総128個のストリングが存在できるので、このうち、32個のストリングを状態ビットとして使用しうる。余分空間が何個のストリングで構成されているかは、具現によって変わりうる。例えば、図2のように、1つのストリングが16個のセルで構成されてもよく、これと違って、1つのストリングが32個のセルで構成されうる。1つのストリングが何個のセルを含んでいるかによって、重複を避けねばならない場合の数が変わる。
図7は、本発明の一実施形態による大ブロックフラッシュメモリでデータのプログラム時に発生するエラーをなくすために1ストリングに1つのセルを使用する例示図である。
図7は、64個のページで1ブロックを構成し、1ページは、4個のセクターを含む。1つのストリングは32個のセルを含む。1つのページが4個のセクターを含むので、セクター別に状態情報を保存する場合、総4個のビットが必要である。ページA 210の最初のセクターについての状態情報はストリング1 310の最初のセルであるセル1 101に保存する。2番目のセクターについての状態情報はストリング2 320の最初のセルのセル2 102に保存する。このような方式で保存される態様をテーブルの形で説明すれば、図8のようである。
図8は、 図7の小ブロックフラッシュメモリでの余分のストリングの各セルをテーブルの1セルとして示す図面である。セクター0についての状態情報は、bit0 s0に保存する。セクター1についての状態情報はbit1 s1に保存する。このような方式でセクター255についての状態情報を保存しうる。bit0とbit1,...,bitn−1までは相異なるストリングに含まれるので、特定ビットへの状態情報の保存時、他の状態情報を変化させない。状態情報にエラーが発生せず、その結果、ページまたはセクターでのエラーの発生有無が分かる。セクター0ないしセクター3までデータがプログラムされた状態はブロック510と同じである。太く表示されたセルが状態情報を示すセルである。1つのストリングに1セルのみが状態情報を表すので、他のセルの変更により誤った情報が書き込まれない。
図9は、本発明の一実施形態によるデータを保存し、1ストリングの1セルに状態情報を保存する過程を示すフローチャートである。
まず、フラッシュメモリに特定のセクターを選択してデータをプログラム(保存)する(S101)。保存した後で該当セクターについての状態情報を保存するストリングのセルを選択する。この際、他のセクターについての状態情報を保存するセルを含まないストリングで1つのセルを選択する(S102)。すなわち、1つのストリングに1つのセルのみがセクターについての状態情報を保存するように選択する。そして、セクターにデータがプログラムされたということを知らせる情報0を該当セルに保存する(S103)。他のセクターにデータを保存(プログラム)する場合にも、図9の過程を経て状態情報を保存すれば、1セクターに対して1つのストリングに存在するセルが状態情報を提供する。どんなストリングを選択するか、またはどんなセルを選択するかは、具現によって変わりうる。望ましい実施形態として、データが保存されたセクターと同じページに存在するセルを選択しうる。前述したように対角線の形で選択しうる。
図10は、本発明の一実施形態によるセクターの有効性を検査する過程を示すフローチャートである。セクターについての状態情報を保存するセルを選択する(S111)。これは、図9の過程で状態情報を保存するセルを選択した方式による。選択したセルに保存された情報が1であるかを判断する(S112)。0であれば、該当セクターにデータがプログラムされたと判断する(S116)。一方、1であれば、該当セクターにデータがプログラムされていないと判断する(S117)。
図9及び図10において、状態ビットが0である場合、データがプログラムされたことを意味し、これと違ってメモリ装置によって1に設定することもできる。また、マルチレベルセルである場合には、状態ビットを00または11など複数のビットを使用しうる。
図11は、本発明の一実施形態による小ブロックフラッシュメモリでデータのプログラム時に発生するエラーをなくすために複数のセルを用いて状態情報を保存する例示図である。
説明の便宜上、図6及び図8で使用したテーブル形式の表記を通じてフラッシュメモリを表す。通常、フラッシュメモリのような不揮発性メモリは、ページ当り障害の発生できるビット数(セル数)を明示している。通常、1つのセルが1bitのデータを保存する場合には、ページ当り障害が発生できるセルの数が、直ちにビットの数となる。セルが複数のbit情報を保存する場合は、エラーが発生できるセルの数によりビットの数が異なって計算されうる。したがって、このようなビット数を考慮して状態情報を保存するならば、データのプログラム時にエラーが発生することを状態情報を通じて分かる。
図11のように、小ブロックフラッシュメモリの場合は、ページに1つのセクターが存在する。最初のページ210に存在するセクター0にデータをプログラムした後、余分のストリングのN個のストリングのうち、最初のページ210に存在するセルのデータを0にプログラムする。セクター0についての状態情報はs0であり、状態情報を重複して複数のセルに保存する。状態情報は、複数のセルを通じて分かるので、ある1セルが表す状態情報にエラーが発生してデータが保存されたと示されても、他のセルが示す状態情報がそうでなければ、データが保存されていないものと判断しうる。
状態情報で、データがプログラムされていない場合を1に、データがプログラムされた場合を0にする場合を仮定する。最初のページ210のセクター0にデータを保存し、データが保存されたことを知らせるために状態情報を0に設定する過程で、2番目のページ220に属するs1セルの一部が0に設定されうる。すなわち、ストリング0のbit0に該当するs1が1から0に変わりうる。
もし、従来の方式のように1セルまたは1ビットだけを有して状態情報を表示するならば、2番目のページ220には、データが保存されたと判断するエラーが発生する。しかし、本発明の一実施形態によってN個のストリングに存在するN個のセルをもって状態情報を表示するので、ある1セルにエラーが発生してもデータが保存されていないと判別しうる。図10において、ストリング0のs1セルがエラーにより0に変わっても、ストリング1のs1セル、ストリング2のs1セル,...,ストリングN−1のs1セルがいずれも1に存在するので、2番目のページ220にデータが保存されていないと判断しうる。
また、1ページでエラーが発生しうるビット数(セルの数)をKとする時、状態情報を表すためにKより大きいN値を取って、N個のストリングで状態情報を表すならば、エラーを避けることができる。例えば、1ページにエラーが発生しうるビット数が2ならば、2より大きい5ビットを状態情報のために割り当てる場合、2ビットでいずれもエラーが発生しても、残りの3ビットを通じてもデータの保存如何を判断しうる。
N個の各ストリングに存在するセルで状態情報を表す場合、検討段階で同じ状態情報を有するセルが必ずしもN個である必要はない。具現によって、N個より少ない場合であるが、エラーが発生しうるセルの数を超える場合には、一部のセルで判断可能である。例えば、総10個のセルに状態情報を保存し、該当ページで平均的に、または最大2個のセルでエラーが起こる場合を仮定する。この場合、総10個のセルのうち、9個のセルが同じ状態情報を保存しているならば、残りの1個のセルでエラーが発生したと把握し、残りの9個のセルの情報でデータの保存如何を判断しうる。
図12は、図11の実施形態による小ブロックメモリに状態情報が保存された状態を示す例示図である。最初のページ210のセクターを保存し、N個のビット(セル)の値を0に変更する。ところが、ストリング0の最初のセル101を0に変更する過程でストリング0の2番目のセル102の値が1から0に変更された。しかし、2番目のページ220のセクターのプログラム如何を保存する状態情報を表す他のセル140の値が1と存在するので、2番目のページ220のセクターがプログラムされていないことが分かる。
図13は、本発明の一実施形態による大ブロックフラッシュメモリでデータのプログラム時に発生するエラーをなくすために複数のセルを用いて状態情報を保存する例示図である。
1ページに4個のセクターがあり、状態情報は3bitで表現する。その結果、1ページの状態情報を保存するのに総12bitがかかる。1つのセルが1ビットを表す場合、総12個のストリングがかかる。特定セルの状態情報の保存中に同じストリングに位置する他のセルの値を変更させても、1つのセクターについて3個のセルが状態情報を表すので、残り2個のセルを通じて、セクターへのデータの保存如何を判断しうる。
図14は、図13の実施形態による大ブロックメモリに状態情報が保存された状態を示す例示図である。各セクターについての状態情報は、3ビットで表現し、1ページに4個のセクターが存在するので、1ページに状態情報は、総12個のビットで表現される。1つのセルが1つのビットを表す場合、余分のストリングのうち、総12個のストリングで状態情報を表すのに使われる。図14から分かるように、セクター0についての状態情報は、ストリング0、ストリング1、ストリング2の最初のセルに保存される。セクター1についての状態情報は、ストリング3、ストリング4、ストリング5の最初のセルに保存され、以下各セクターについての状態情報を保存するセルは3つずつ存在する。セクター4についての状態情報は、セクター0についての状態情報が保存されたセルと同じストリングに位置するので、セクター4の状態情報は、ストリング0、ストリング1、ストリング2の2番目のセルに保存される。
図14は、セクター0からセクター7まで2ページにデータが保存された状態を示す。もし、セクター4についての状態情報の保存中にストリング0の2番目のセル111を0にプログラムしつつ、エラーが発生して、ストリング0の3番目のセル112を0にプログラムしうる。ストリング0の3番目のセル112は、セクター8についての状態情報を保存するセルである。既存の方式では、3番目のセル112だけでセクター8のデータ保存如何を判断するので、3番目のセル112にエラーが発生すれば、セクター8にデータが保存されたと判断する。しかし、現在はストリング0、ストリング1、ストリング2の3番目のセルがいずれも0になった場合に、データが保存されたと判断されるので、ストリング0の三番目のセル112にエラーが発生しても、セクター8にデータが保存されていないことが分かる。
また、1ページ当りエラーの発生可能なビット数より多くのビットを状態情報に割り当てるので、他のエラーの発生により状態情報がいずれも誤る可能性は顕著に低い。例えば、1ページ当りエラーの発生可能なビット数が最大2ビットならば、図13のように1セクターに3ビットを割り当てることができる。1セクターに対する3ビットのうち、2ビットでエラーが発生して0に変わっても、残りの1ビットが1で残るので、該当セクターにデータが保存されていないということが分かる。
図15は、本発明の一実施形態によるデータを保存して複数のセルに状態情報を保存する過程を示すフローチャートである。まず、特定セクターにデータをプログラムする(S151)。プログラムした後に該当ページを構成する余分のストリングでN個のセルが表す状態ビットに0を記録する(S152)。これにより、N個のセルに状態情報が保存される。
図16は、本発明の一実施形態による複数の状態ビットを通じてセクターの有効性を検査する過程を示すフローチャートである。まず、該当セクターに対するN個の状態ビットを検討して、いずれも0であるかを確認する(S161)。エラーが発生していないならば、データがプログラムされた場合には、いずれも0であり、そうでない場合は、いずれも1である。全体ビットが0である場合には、データが保存されたと判断する(S166)。一方、全体ビットがいずれも0でない場合、すなわち、一部が0であるか、いずれも1である場合には、セクターにデータがプログラムされていないと判断する(S167)。一部が0である場合は、他のセクターの状態情報の保存中にエラーが発生したものである。しかし、他のビットが1と存在するので、セクターにデータが保存されていないことを判別しうる。
一方、S161段階での判断時、N個の状態ビットがいずれも0であるかを判断することは一実施形態である。図11の説明のように、N個の状態ビットのうち、一部ビットが0であっても、エラーの発生可能なビット数と比較して、十分に状態情報を保存していると判断する時には、一部のビットが0を表しても、データがプログラムされたと判断しうる。例えば、総10個のセルに状態情報を保存し、該当ページで平均的に、または最大2個のセルでエラーが発生する場合を仮定する。この場合、総10個のセルで、9個のセルが同じ状態情報を保存しているならば、残りの1個のセルでエラーが発生したと把握して、残り9個のセルの情報でデータ保存如何を判断しうる。これはメモリを構成する素子の特性によって、N個のセルがいずれも同じ状態情報である場合、データがプログラムされたと判断し、これとは違って、N個のセルのうち、約90%のセルが同じ状態情報である場合、データがプログラムされたと判断しうる。これは具現によって各々変わりうる。
図17は、本発明の一実施形態による複数のストリングに状態情報を保存する不揮発性保存装置の構成図である。
本実施例で使われる‘部’という用語、すなわち、‘モジュール’あるいは‘テーブル’はソフトウェアまたはFPGAまたはASICのようなハードウェア構成要素を意味し、モジュールは所定の役割を行う。しかし、モジュールはソフトウェアまたはハードウェアに限定されるものではない。モジュールはアドレッシングできる保存媒体に位置すべく構成されても良く、1つまたはそれ以上のプロセッサーを再生させるように構成されても良い。したがって、一例としてモジュールはソフトウェア構成要素、客体向けソフトウェア構成要素、クラス構成要素及びタスク構成要素のような構成要素と、プロセス、関数、属性、プロシージャー、サブルーチン、プログラムコードのセグメント、ドライバー、ファームウェア、マイクロコード、回路、データ、データベース、データ構造、テーブル、アレイ及び変数を含む。構成要素とモジュール内で提供される機能はより少数の構成要素及びモジュールに結合されるか、追加的な構成要素とモジュールにさらに分離されうる。のみならず、構成要素及びモジュールはディバイスまたは保安マルチメディアカード内の1つまたはそれ以上のCPUを再生させるように具現されることもある。
不揮発性メモリ1000は、大きくメモリ制御部910と保存部920とで構成される。
メモリ制御部910は、保存部920からどんなデータを読込んで保存するかを制御する。またフラッシュメモリの場合、データを保存する前に削除する作業も行う。一方、前述したように、特定セクターまたは特定ページにデータを保存(プログラム)しつつ、これについての状態情報を保存部920の如何なる領域に保存するかを判断する。例えば、1つの独立したビットを使用し、1つのストリングに1つのビットを使用する方式を適用する場合、メモリ制御部910は、保存されるセクターまたはページについての状態情報を如何なるストリングに保存するかを選択する。また、複数のセルをもって複数の状態情報を保存する場合には、何個のセルが割当てられるかを決定する。この際、ページ当りエラーの発生可能なビット数より多くのビットで状態情報を表す。
保存部920は、データが保存される領域である。複数のブロック510,520,...で構成され、各ブロックは再びページ211、212、221、222で構成される。一方、複数のページのセルは、ストリングを構成する。ストリングは、大きくメインストリンググループと余分のストリンググループとに分けられ、メインストリングのセルにデータがプログラムされる。余分のストリンググループを構成する2つ以上のストリングはページまたはセクターについての状態情報を保存する。図17では、太線で状態情報を提供するストリングを表示している。2つ以上のストリングを状態情報の保存に提供するので、何れか1つのストリングで発生可能なエラーが、他のストリングには影響を与えず、その結果、状態情報で発生するエラーを解決しうる。
メモリ制御部910は、状態情報によって独立したビットで保存するか、あるいは複数のビットを使用するかを決定する。余分のストリングが多い場合には、独立したビットとして保存し、余分のストリングが少ない場合には、複数のビットを使用する。独立したビットとして保存する時には、ページ数またはセクター数に比例して、多くのストリングが必要である。しかし、複数のNビットを使用すると決定すれば、そのNビットほどのストリングのみを必要とするので、状態情報に割当てられるストリングの数が減る。
本発明が属する技術分野で当業者ならば本発明がその技術的思想や必須特徴を変更せずとも他の具体的な形に実施されうるということが理解できるであろう。したがって、前述した実施例はあらゆる面で例示的なものであり、限定的なものと理解してはならない。本発明の範囲は前述した詳細な説明よりは特許請求の範囲によって現れ、特許請求の範囲の意味及び範囲、そしてその均等概念から導かれるあらゆる変更または変形された形が本発明の範囲に含まれると解釈せねばならない。
本発明は、複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置に関連した技術分野に好適に適用されうる。
NANDフラッシュメモリの構成を示す図である。 図1のフラッシュメモリの構成を図式化して示す図である。 NANDフラッシュメモリの構造を示す構成図である。 従来のフラッシュメモリの特定セルへのプログラム時に同じストリングにある他のセルが影響を受ける場合を示す例示図である。 本発明の一実施形態による小ブロックフラッシュメモリでデータのプログラム時に発生するエラーをなくすために1ストリングに1つのセルを使用する例示図である。 図5の小ブロックフラッシュメモリでの余分のストリングの各セルをテーブルの1セルとして示す図である。 本発明の一実施形態による大ブロックフラッシュメモリでデータのプログラム時に発生するエラーをなくすために1ストリングに1つのセルを使用する例示図である。 図7の小ブロックフラッシュメモリでの余分のストリングの各セルをテーブルの1セルとして示す図である。 本発明の一実施形態によるデータを保存し、1ストリングの1セルに状態情報を保存する過程を示すフローチャートである。 本発明の一実施形態によるセクターの有効性を検査する過程を示すフローチャートである。 本発明の一実施形態による小ブロックフラッシュメモリでデータのプログラム時に発生するエラーをなくすために複数のセルを用いて状態情報を保存する例示図である。 図11の実施形態による小ブロックメモリに状態情報が保存された状態を示す例示図である。 本発明の一実施形態による大ブロックフラッシュメモリでデータのプログラム時に発生するエラーをなくすために複数のセルを用いて状態情報を保存する例示図である。 図13の実施形態による大ブロックメモリに状態情報が保存された状態を示す例示図である。 本発明の一実施形態によるデータを保存して複数のセルに状態情報を保存する過程を示すフローチャートである。 本発明の一実施形態による複数の状態ビットを通じてセクターの有効性を検査する過程を示すフローチャートである。 本発明の一実施形態による複数のストリングに状態情報を保存する不揮発性保存装置の構成図である。
符号の説明
100 セル
200 ページ
300 ストリング
400 セクター
500 ブロック
910 メモリ制御部
920 保存部
1000 不揮発性保存装置

Claims (19)

  1. 1ビット以上のデータを保存可能なセルと、
    前記2つ以上のセルが直列に連結された複数のストリングと、
    前記セルの集合である複数のページと、を備え、
    前記複数のストリングは、前記セルにデータを保存するストリングで構成されたメインストリンググループと前記メインストリンググループにデータが保存されたか否かの状態情報を保存する2つ以上のストリングを備える余分のストリンググループとで構成される複数のストリングを使用して状態情報を保存する不揮発性メモリであって、
    前記各余分のストリングは、前記状態情報を保存する1つのセルと前記状態情報を保存しない複数のセルとで連結され、
    1つのストリングには、1つのセクターについてのデータが保存されたか否かの状態情報だけを保存し、セクターのページが異なると、1つのストリングの異なる位置に保存する、複数のストリングを使用して状態情報を保存する不揮発性メモリ。
  2. 前記ページは、複数のセクターを含み、前記各余分のストリングは、前記複数のセクターのうち、少なくとも1つのセクターの状態情報を保存する1つのセルと状態情報を保存していない複数のセルとで連結された請求項1に記載の複数のストリングを使用して状態情報を保存する不揮発性メモリ。
  3. 前記ページのデータ保存如何は、前記ページに該当する余分のストリンググループ内の前記状態情報を保存したセルの値で判断する請求項1に記載の複数のストリングを使用して状態情報を保存する不揮発性メモリ。
  4. 前記余分のストリンググループ内の同一ページに含まれた少なくとも一部のセルは、同じ状態情報を保存する請求項1に記載の複数のストリングを使用して状態情報を保存する不揮発性メモリ。
  5. 1ページについての状態情報を保存したセルのうち、同じ値を有するセルが存在する時、前記ページにデータが保存されたと判断される請求項4に記載の複数のストリングを使用して状態情報を保存する不揮発性メモリ。
  6. 前記不揮発性メモリは、フラッシュメモリを含む請求項1に記載の複数のストリングを使用して状態情報を保存する不揮発性メモリ。
  7. 前記フラッシュメモリは、NANDまたはAND型フラッシュメモリを含む請求項6に記載の複数のストリングを使用して状態情報を保存する不揮発性メモリ。
  8. 1ビット以上のデータが保存可能なセルと、
    前記2つ以上のセルが直列に連結された複数のストリングと、
    前記セルの集合である複数のページを含む不揮発性の保存部と、
    前記データを前記保存部のセルに保存時、前記セルを選択するメモリ制御部と、を備え、
    前記メモリ制御部は、前記複数のストリングが前記セルにデータを保存するストリングで構成されたメインストリンググループと前記メインストリンググループにデータが保存されたか否かの状態情報を保存する2つ以上のストリングと、を含む余分のストリンググループで構成されるように制御する複数のストリングを使用して状態情報を保存する不揮発性保存装置であって、
    前記余分のストリングは、前記状態情報を保存する1つのセルと前記状態情報を保存していない複数のセルとで連結され、
    1つのストリングには、1つのセクターについてのデータが保存されたか否かの状態情報だけを保存し、セクターのページが異なると、1つのストリングの異なる位置に保存する、複数のストリングを使用して状態情報を保存する不揮発性保存装置。
  9. 前記ページは、複数のセクターを含み、前記各余分のストリングは、前記複数のセクターのうち、少なくとも1つのセクターの状態情報を保存する1つのセルと状態情報を保存していない複数のセルとで連結された請求項8に記載の複数のストリングを使用して状態情報を保存する不揮発性保存装置。
  10. 前記メモリ制御部は、前記ページのデータ保存如何を、前記余分のストリンググループ内の前記状態情報を保存したセルの値で判断する請求項8に記載の複数のストリングを使用して状態情報を保存する不揮発性保存装置。
  11. 前記メモリ制御部は、前記余分のストリンググループ内の同一ページに含まれた少なくとも一部セルが同じ状態情報を保存する請求項8に記載の複数のストリングを使用して状態情報を保存する不揮発性保存装置。
  12. 前記メモリ保存部は、1ページについての状態情報を保存したセルのうち、同じ値を有するセルが存在する時、前記ページにデータが保存されたと判断する請求項11に記載の複数のストリングを使用して状態情報を保存する不揮発成保存装置。
  13. 前記不揮発性保存装置は、フラッシュメモリを含む請求項8に記載の複数のストリングを使用して状態情報を保存する不揮発性保存装置。
  14. 前記フラッシュメモリは、NANDまたはAND型フラッシュメモリを含む請求項13に記載の複数のストリングを使用して状態情報を保存する不揮発性保存装置。
  15. (a)データの保存のためのアドレス情報とデータとを受信する段階と、
    (b)メインストリンググループで前記アドレスを構成するセルに前記データを保存する段階と、
    (c)前記データが保存されたセルを含むページの状態情報を保存するために余分のストリンググループからセルを選択する段階と、
    (d)前記選択されたセルに前記状態情報を保存する段階と、を含み、
    前記余分のストリンググループは、前記メインストリンググループにデータが保存されたか否かの状態情報を保存するセルが含まれた2つ以上のストリングで構成された複数のストリングを使用して状態情報を保存する方法であって、
    前記セルは、1ビット以上のデータを保存でき、前記ストリングは2つ以上のセルが直列に連結されており、前記ページは、コントロールゲートが連結されたセルの集合であり、
    前記(d)段階は、前記状態情報を保存するセルが前記各ストリングに1つだけ存在するように保存する段階を含み、
    1つのストリングには、1つのセクターについてのデータが保存されたか否かの状態情報だけを保存し、セクターのページが異なると、1つのストリングの異なる位置に保存し
    ストリングは2つ以上のセルが直列に連結されており、前記ページは、コントロールゲートが連結されたセルの集合である、複数のストリングを使用して状態情報を保存する方法。
  16. 前記ページは、複数のセクターを含み、前記(d)段階は、前記セクターの状態情報を保存するセルが前記各余分のストリングに1つだけ存在するように保存する段階を含む請求項15に記載の複数のストリングを使用して状態情報を保存する方法。
  17. 前記状態情報を保存したセルの値で前記ページのデータ保存如何を判断する段階をさらに含む請求項15に記載の複数のストリングを使用して状態情報を保存する方法。
  18. 前記(d)段階は、複数のストリングの少なくとも一部セルに同じ前記状態情報を保存する段階を含む請求項15に記載の複数のストリングを使用して状態情報を保存する方法。
  19. 1ページについての状態情報を保存したセルのうち、同じ値を有するセルが存在する時、前記ページにデータが保存されたと判断する請求項18に記載の複数のストリングを使用して状態情報を保存する方法。
JP2006072733A 2005-03-25 2006-03-16 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置 Active JP4455524B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050024970A KR100704628B1 (ko) 2005-03-25 2005-03-25 다수의 스트링을 사용하여 상태 정보를 저장하는 방법 및비휘발성 저장 장치

Publications (2)

Publication Number Publication Date
JP2006277921A JP2006277921A (ja) 2006-10-12
JP4455524B2 true JP4455524B2 (ja) 2010-04-21

Family

ID=36579802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006072733A Active JP4455524B2 (ja) 2005-03-25 2006-03-16 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置

Country Status (7)

Country Link
US (1) US7457911B2 (ja)
EP (1) EP1708203B1 (ja)
JP (1) JP4455524B2 (ja)
KR (1) KR100704628B1 (ja)
CN (1) CN100550201C (ja)
AT (1) ATE396483T1 (ja)
DE (1) DE602006001237D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302342A (ja) * 2005-04-15 2006-11-02 Toshiba Corp 不揮発性半導体メモリ装置とメモリシステム
US7911834B2 (en) * 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US7639531B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7701797B2 (en) * 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
US7511646B2 (en) * 2006-05-15 2009-03-31 Apple Inc. Use of 8-bit or higher A/D for NAND cell value
US7852690B2 (en) * 2006-05-15 2010-12-14 Apple Inc. Multi-chip package for a flash memory
US7568135B2 (en) * 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US7551486B2 (en) * 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
JP4660520B2 (ja) * 2007-09-03 2011-03-30 株式会社東芝 不揮発性半導体記憶装置およびその駆動方法
US8261174B2 (en) 2009-01-13 2012-09-04 International Business Machines Corporation Protecting and migrating memory lines
KR101616099B1 (ko) * 2009-12-03 2016-04-27 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
CN105989898B (zh) * 2014-10-08 2018-11-27 光宝科技股份有限公司 存储器阵列中故障地址的数据结构及故障地址的编码方法
KR102438988B1 (ko) * 2016-04-07 2022-09-02 삼성전자주식회사 랜덤화 연산을 수행하는 불휘발성 메모리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3155847B2 (ja) 1993-01-13 2001-04-16 株式会社東芝 不揮発性半導体記憶装置およびこれを用いた記憶システム
JPH07122080A (ja) * 1993-08-31 1995-05-12 Sony Corp 半導体不揮発性記憶装置
US5603001A (en) 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
JP2848300B2 (ja) 1995-12-27 1999-01-20 日本電気株式会社 不揮発性半導体記憶装置
KR100206709B1 (ko) * 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
EP0952554A3 (en) * 1998-02-26 2003-01-08 Canon Kabushiki Kaisha Information processing apparatus and information processing method
JP3822081B2 (ja) 2001-09-28 2006-09-13 東京エレクトロンデバイス株式会社 データ書込装置、データ書込制御方法及びプログラム
KR100454119B1 (ko) 2001-10-24 2004-10-26 삼성전자주식회사 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들
US6740940B2 (en) 2001-11-27 2004-05-25 Samsung Electronics Co., Ltd. Semiconductor memory devices having dummy active regions
JP2003196142A (ja) 2001-12-25 2003-07-11 Sony Corp ライトワンス型メモリ装置及びファイル管理方法
US6549457B1 (en) 2002-02-15 2003-04-15 Intel Corporation Using multiple status bits per cell for handling power failures during write operations
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
KR100518777B1 (ko) * 2003-09-05 2005-10-06 한국원자력연구소 지진 안전성 평가시스템 및 그 방법

Also Published As

Publication number Publication date
US20060215454A1 (en) 2006-09-28
CN1838319A (zh) 2006-09-27
JP2006277921A (ja) 2006-10-12
KR100704628B1 (ko) 2007-04-09
CN100550201C (zh) 2009-10-14
DE602006001237D1 (de) 2008-07-03
EP1708203B1 (en) 2008-05-21
KR20060102908A (ko) 2006-09-28
US7457911B2 (en) 2008-11-25
EP1708203A1 (en) 2006-10-04
ATE396483T1 (de) 2008-06-15

Similar Documents

Publication Publication Date Title
JP4455524B2 (ja) 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置
US7679965B2 (en) Flash memory with improved programming precision
JP4270994B2 (ja) 不揮発性半導体記憶装置
KR101950758B1 (ko) 반도체 장치
US20060013048A1 (en) Memory systems including defective block management and related methods
US7697347B2 (en) Non-volatile memory device and method of driving the same
JP2005108273A (ja) 不揮発性半導体記憶装置
JP2010218637A (ja) 半導体記憶装置およびその制御方法
JP5336053B2 (ja) 不揮発性メモリ装置及びその動作方法
JP2011044200A (ja) 不揮発性半導体記憶装置
JP2006302342A (ja) 不揮発性半導体メモリ装置とメモリシステム
JP2011128984A (ja) メモリシステム
US20120063237A1 (en) Nonvolatile memory device and method of operating the same
US20080247231A1 (en) Nand flash memory device
US8971116B1 (en) Semiconductor device and method of operating the same
JP5731622B2 (ja) フラッシュメモリ、バッドブロックの管理方法および管理プログラム
US20110238889A1 (en) Semiconductor memory device from which data can be read at low power
JP4467371B2 (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の置換情報の設定方法
JP2009259326A (ja) 半導体記憶装置
JP2008158908A (ja) メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法
CN112037837A (zh) 存储器系统、存储器控制器和存储器设备
US11443814B1 (en) Memory structure with marker bit and operation method thereof
JP4332108B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
KR101081879B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2009003994A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4455524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250