JP2010218637A - 半導体記憶装置およびその制御方法 - Google Patents
半導体記憶装置およびその制御方法 Download PDFInfo
- Publication number
- JP2010218637A JP2010218637A JP2009064983A JP2009064983A JP2010218637A JP 2010218637 A JP2010218637 A JP 2010218637A JP 2009064983 A JP2009064983 A JP 2009064983A JP 2009064983 A JP2009064983 A JP 2009064983A JP 2010218637 A JP2010218637 A JP 2010218637A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- memory cell
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
Abstract
【課題】データリテンションの劣化によるデータの破壊を抑制できる半導体記憶装置およびその制御方法を提供する。
【解決手段】半導体記憶装置は、メモリセルアレイ11と、メモリセルに実際の読み出しレベルのパラメータで読み出しを行った、第1読み出しデータをラッチする第1データラッチ回路DL1と、前記メモリセルに前記実際の読み出しレベルより高くシフトさせたレベルのパラメータにて読み出しを行った、第2読み出しデータをラッチする第2データラッチ回路DL2と、前記第1,第2読み出しデータを演算する演算回路CBと、前記演算回路の演算結果において前記第1読み出しデータと前記第2読み出しデータとの差異の数データの数(N)をカウントするカウンタ回路BSと、前記数(N)と基準数(M)との大小比較を行い、N≧Mの場合は、フラグ情報を外部に出力するよう制御する制御回路17とを具備する。
【選択図】図3
【解決手段】半導体記憶装置は、メモリセルアレイ11と、メモリセルに実際の読み出しレベルのパラメータで読み出しを行った、第1読み出しデータをラッチする第1データラッチ回路DL1と、前記メモリセルに前記実際の読み出しレベルより高くシフトさせたレベルのパラメータにて読み出しを行った、第2読み出しデータをラッチする第2データラッチ回路DL2と、前記第1,第2読み出しデータを演算する演算回路CBと、前記演算回路の演算結果において前記第1読み出しデータと前記第2読み出しデータとの差異の数データの数(N)をカウントするカウンタ回路BSと、前記数(N)と基準数(M)との大小比較を行い、N≧Mの場合は、フラグ情報を外部に出力するよう制御する制御回路17とを具備する。
【選択図】図3
Description
この発明は、半導体記憶装置およびその制御方法に関し、例えば、NAND型フラッシュメモリ等に適用されるものである。
半導体記憶装置のうち、例えば、NAND型フラッシュメモリは、メモリセルを複数個直列に接続したものを基本単位(NAND unit)とし、その一端はセレクトゲート(SGD)を通してビット線に、他端はセレクトゲート(SGS)を通してソース線に接続されている。
データの読み出し、データ書込み動作は、1つのワード線につながる1ページと呼ばれる単位で一括して行われる。そしてビット線側セレクトゲート(SGD)とソース線側セレクトゲート(SGS)に挟まれたページの集合体がブロックを構成する。
ここで、NAND型フラッシュメモリのデータの記憶は、フローティングゲート内に電子を出し入れし、メモリセルの閾値を変動させることによって行う。フローティングゲートは、例えば、絶縁膜であるゲート間絶縁膜等によって周りが囲まれて絶縁されており、そのため、電気的に注入、若しくは、放出した後で電源を切っても、電子はフローティングゲート内に不揮発に保持される。
しかしながら、近年、データリテンションによるデータの破壊が問題になってきている(例えば、特許文献1参照)。データリテンションとは、メモリセルがより安定な状態に戻ろうとして、フローティングゲート内に注入された電子が漏れ出したり、新たに入ったりすることにより、メモリセルの閾値が変動してしまうことである。
この発明は、データリテンションの劣化によるデータの破壊を抑制する半導体記憶装置およびその制御方法を提供する。
この発明の一態様に係る半導体記憶装置は、複数のワード線と複数のビット線との交差位置にマトリクス状に配置される複数のメモリセルを備えるメモリセルアレイと、前記メモリセルに実際の読み出しレベルのパラメータで読み出しを行った、第1読み出しデータをラッチする第1データラッチ回路と、前記メモリセルに前記実際の読み出しレベルより高くシフトさせたレベルのパラメータにて読み出しを行った、第2読み出しデータをラッチする第2データラッチ回路と、前記第1,第2読み出しデータを演算する演算回路と、前記演算回路の演算結果において前記第1読み出しデータと前記第2読み出しデータとの差異の数(N)をカウントするカウンタ回路と、前記数(N)と基準数(M)との大小比較を行い、N≧Mの場合は、フラグ情報を外部に出力するよう制御する制御回路とを具備する。
この発明の一態様に係る半導体記憶装置の制御方法は、メモリセルに実際の読み出しレベルにて読み出しを行い、第1読み出しデータを取得し、前記メモリセルに前記実際の読み出しレベルより高くシフトさせたレベルにて読み出しを行い、第2読み出しデータを取得し、前記第1,第2読み出しデータを演算し、前記演算結果において前記第1読み出しデータと前記第2読み出しデータとの差異の数(N)をカウントし、前記数(N)と基準数(M)との大小比較を行い、N≧Mの場合は、フラグ情報を外部に出力することを具備する。
この発明によれば、データリテンションの劣化によるデータの破壊を抑制する半導体記憶装置およびその制御方法が得られる。
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。以下、この説明では、半導体記憶装置の一例として、NAND型フラッシュメモリを例に挙げて説明する。
[第1の実施形態(2値(SLC)の場合の一例)]
図1乃至図8を用いて、この発明の第1の実施形態に係る半導体記憶装置およびその制御方法を説明する。本例は、一つのメモリセルに1ビットデータを記憶可能な2値メモリセル(SLC:Single Level Cell)に関するものである。
<1.構成例>
1−1.全体構成例
まず、図1を用いて、第1の実施形態に係るNAND型フラッシュメモリの全体構成例について説明する。
図示するように、本例に係るNAND型フラッシュメモリは、メモリセルアレイ11,カラムデコーダ12,データ入出力バッファ14,データ入出力端子15,ワード線駆動回路16,制御回路17,および制御信号入力端子18,を備える。
図1乃至図8を用いて、この発明の第1の実施形態に係る半導体記憶装置およびその制御方法を説明する。本例は、一つのメモリセルに1ビットデータを記憶可能な2値メモリセル(SLC:Single Level Cell)に関するものである。
<1.構成例>
1−1.全体構成例
まず、図1を用いて、第1の実施形態に係るNAND型フラッシュメモリの全体構成例について説明する。
図示するように、本例に係るNAND型フラッシュメモリは、メモリセルアレイ11,カラムデコーダ12,データ入出力バッファ14,データ入出力端子15,ワード線駆動回路16,制御回路17,および制御信号入力端子18,を備える。
メモリセルアレイ11は、メモリセルアレイ領域11−1およびROMFUSEアレイ領域11−2からなり、複数のブロック(BLOCK1〜BLOCKn)により構成されている。複数のブロック(BLOCK1〜BLOCKn)のそれぞれは、複数のワード線および複数のビット線との交差位置にマトリクス状に配置される複数のメモリセルを備える。このメモリセルアレイ11には、ワード線を制御するワード線駆動回路16とビット線を制御するためのカラムデコーダ12、および制御回路17とが電気的に接続される。
メモリセルアレイ領域11−1は、本例の場合、複数のブロック(BLOCK2〜BLOCKn)を備え、ユーザデータ等の一般データを書込み、読み出し、消去される。
ROMFUSEアレイ領域11−2は、本例の場合、ROMFUSEブロック(BLOCK1)を備える。ROMFUSEブロックには、製造されたNAND型フラッシュメモリチップの製造起因による回路動作のばらつきに応じて、チップの初期回路設定を最適化したり、不良カラムや不良ブロックが生じた場合の、良品カラムやブロック(リダンダンシ)に置換する情報や、読み出しレベル(Vr0)に係るパラメータ等が記録されている。これらは、例えば、電源立ち上げ時に、そのROMFUSEブロックから読み出され、制御回路17のレジスタ回路Regに読み込まれ、NAND型フラッシュメモリの動作を最適化するために用いられる。これについては、後述するデータリフレッシュ制御動作の説明の際に、より詳しく説明する。
カラムデコーダ12は、ビット線を介してメモリセルアレイ11中のメモリセルのデータを読み出し、ビット線を介してメモリセルアレイ11中のメモリセルの状態を検出する。また、カラムデコーダ12は、制御回路17の制御に従い、ビット線を介してメモリセルアレイ11中のメモリセルに書込み制御電圧を印加してメモリセルに書込みを行なう。カラムデコーダ12には、データ入出力バッファ14が接続されている。カラムデコーダ12の構成については、後述する。
カラムデコーダ13によって選択され読み出されたメモリセルのデータは、データ入出力バッファ14を介してデータ入出力端子15から外部へ出力される。データ入出力端子15は、例えば、外部のメモリコントローラやホスト機器等に接続される。
ホスト機器は、例えば、マイクロコンピュータ等であって、データ入出力端子15から出力された読み出しデータを受ける。さらに、ホスト機器は、NAND型フラッシュメモリの動作を制御する各種コマンド(Command)、アドレス(Address)、および書込みデータ(Data)を出力する。ホスト機器からデータ入出力端子15に入力された書込みデータは、データ入出力バッファ14を介して、カラムデコーダ12内の選択されたデータ記憶回路(図示せず)に供給される。一方、各種コマンド(Command)およびアドレス(Address)は、制御回路17に供給される。
ワード線駆動回路16は、メモリセルアレイ11中のワード線を選択し、選択されたワード線に、データ読み出し、データ書込み、あるいは消去に必要な電圧を印加する。
制御回路17は、レジスタ回路Regおよびカウンタ回路BSを備え、電気的に接続される各回路に必要な制御信号および制御電圧を与える。制御回路17は、メモリセルアレイ11、カラムデコーダ12、データ入出力バッファ14、およびワード線駆動回路16に電気的に接続される。接続された上記構成回路は、制御回路17によって制御される。制御回路17は、制御信号入力端子18に接続され、ホスト機器から制御信号入力端子18を介して入力されるALE(アドレス・ラッチ・イネーブル)信号等の制御信号によって制御される。また、制御回路17は内部電圧発生回路を有し、接続された上記構成回路の動作に必要な制御電圧を供給する。
レジスタ回路Regは、後述するように、データリフレッシュ動作の際の、電源立ち上げ時にROMFUSEブロック(BLOCK1)から読み出される各パラメータに係るリダンダンシ情報等を記憶する。
カウンタ回路(ビットスキャン回路)BSは、例えば、後述するデータリフレッシュ制御動作の一ステップ(ST5)の際において、第3データラッチ回路DL3が格納するデータのうちの”0”データ数(第1読み出しデータと第2読み出しデータとの差異の数)(N)をカウントする。
ここで、上記カラムデコーダ12、データ入出力バッファ14、ワード線駆動回路16、制御回路17は、書込み回路、読み出し回路、および消去回路を構成している。
1−2.ブロック(BLOCK1)の構成例
次に、図2を用いて、第1の実施形態に係るメモリセルアレイ11を構成するブロック(BLOCK)の構成例について説明する。ここでは、図1中の一ブロック(BLOCK1(ROMFUSEブロック))を一例に挙げて説明する。また、このブロックBLOCK1中のメモリセルは、一括して消去される。そのため、ブロックは消去単位である。
次に、図2を用いて、第1の実施形態に係るメモリセルアレイ11を構成するブロック(BLOCK)の構成例について説明する。ここでは、図1中の一ブロック(BLOCK1(ROMFUSEブロック))を一例に挙げて説明する。また、このブロックBLOCK1中のメモリセルは、一括して消去される。そのため、ブロックは消去単位である。
ブロックBLOCK1は、ワード線方向(WL方向)に配置された複数のメモリセルユニットMUから構成される。メモリセルユニットMUは、ワード線と交差するビット線方向(BL方向)に配置され電流経路が直列接続される32個のメモリセルMTからなるNANDストリング(メモリセルストリング)と、NANDストリングの電流経路の一端に接続されるソース側の選択トランジスタS1と、NANDストリングの電流経路の他端に接続されるドレイン側の選択トランジスタS2とから構成される。
メモリセル(メモリセルトランジスタ)MTは、半導体基板上に、順次、ゲート絶縁膜,フローティングゲートFG,ゲート間絶縁膜,およびコントロールゲートCGが積層されてなる積層構造である。
ソース側の選択トランジスタS1の電流経路の他端はソース線SLに接続される。ドレイン側の選択トランジスタS2の電流経路の他端は、各メモリセルユニットMUに対応して複数のビット線BLのいずれかに接続される。
ワード線WL0〜WL31は、WL方向に延び、WL方向の複数のメモリセルの制御ゲート電極CGに共通に接続される。選択ゲート線SGSは、WL方向に延び、WL方向の複数の選択トランジスタS1に共通に接続される。選択ゲート線SGDも、WL方向に延び、WL方向の複数の選択トランジスタS2に共通に接続される。
ワード線WL0〜WL32ごとにページ(PAGE)が存在する。例えば、図中の破線で囲って示すように、ワード線WL1には、ページ(PAGE1)が存在する。このページごとに、読み出し動作、書込み動作が行われるため、ページは読み出し単位であり、書込み単位である。
また、上記のように、本例に係るBLOCK1(ROMFUSEブロック)のページは、製造されたフラッシュメモリチップの製造起因による回路動作のばらつきに応じて、チップの初期回路設定を最適化したり、不良カラムや不良ブロックが生じた場合、良品カラムや良品ブロックに置換するためのリダンダンシに関する情報(リダンダンシ情報)を記録する記憶回路として働く。リダンダンシ情報は、後述するデータリフレッシュ制御動作の際の電源立ち上げ時に、ROMFUSEブロックから読み出され、制御回路17のレジスタ回路Regに読み込まれ、フラッシュメモリチップの動作を最適化するために用いられる。
例えば、このROMFUSEブロックのページのいずれかに記憶されるパラメータに係るリダンダンシ情報は、下記の通りである。さらに、下記パラメータは、チップ毎(NAND型フラッシュメモリ10毎)、ブロックごと、さらにはページごとに可変である。
通常読み出し電圧レベル:Vr0
通常読み出しレベルからのシフト値:ΔVth0
許容不良数(基準数):M
尚、本例では、NANDストリングは、32個のメモリセルMTから構成されるが、2つ以上のメモリセル、例えば、8個、16個等から構成されていればよく、特に32個に限定されるというものではない。
通常読み出し電圧レベル:Vr0
通常読み出しレベルからのシフト値:ΔVth0
許容不良数(基準数):M
尚、本例では、NANDストリングは、32個のメモリセルMTから構成されるが、2つ以上のメモリセル、例えば、8個、16個等から構成されていればよく、特に32個に限定されるというものではない。
1−3.カラムデコーダの構成例
次に、図3を用いて、本例に係るカラムデコーダの構成例について説明する。
図示するように、本例に係るカラムデコーダ12は、センスアンプS/A,演算器CB,および第1乃至第3データラッチ回路DL1〜DL3を備える。尚、本例の場合、上記センスアンプS/A,演算器CB,第1乃至第3データラッチ回路DL1〜DL3は、各ビット線BLごとに存在する。そのため、例えば、データラッチ回路DL1〜DL3は、各ビット線BL毎に3つずつ存在することとなる。
次に、図3を用いて、本例に係るカラムデコーダの構成例について説明する。
図示するように、本例に係るカラムデコーダ12は、センスアンプS/A,演算器CB,および第1乃至第3データラッチ回路DL1〜DL3を備える。尚、本例の場合、上記センスアンプS/A,演算器CB,第1乃至第3データラッチ回路DL1〜DL3は、各ビット線BLごとに存在する。そのため、例えば、データラッチ回路DL1〜DL3は、各ビット線BL毎に3つずつ存在することとなる。
センスアンプS/Aは、メモリセルMTのデータを増幅し、読み出す。
演算器CBは、後述するデータリフレッシュ制御動作の際に、第1データラッチ回路DL1に格納されるデータと、第2データラッチ回路DL2に格納されるデータとの論理的排他和(XNOR)を演算する。
第1データラッチ回路DL1は、データリフレッシュ制御動作の一ステップ(ST1)の際のページデータ(第1読み出しデータ)を格納する。
第2データラッチ回路DL2は、データリフレッシュ制御動作の一ステップ(ST2)の際のページデータ(第2読み出しデータ)を格納する。
第3データラッチ回路DL3は、データリフレッシュ制御動作の一ステップ(ST4)の際において、演算器CBによる演算結果を格納する。尚、この第3データラッチ回路DL3は、データリフレッシュ制御動作において必ずしも必須のものではない。
1−4.閾値分布の例(SLC)
次に、図4を用いて、本例に係る.閾値分布の例(SLC)について説明する。図示するように、本例は、一つのメモリセル(MT)に1ビットデータを記憶可能な2値メモリセル(SLC)である。そのため、”1(E)”状態、および”0(A)”状態の2つの閾値分布が存在する。また、中性閾値電圧Vnと”0(A)”状態との間の位置に、”0(A)”状態を読み出すための読み出し電圧Vr0が設定される。
演算器CBは、後述するデータリフレッシュ制御動作の際に、第1データラッチ回路DL1に格納されるデータと、第2データラッチ回路DL2に格納されるデータとの論理的排他和(XNOR)を演算する。
第1データラッチ回路DL1は、データリフレッシュ制御動作の一ステップ(ST1)の際のページデータ(第1読み出しデータ)を格納する。
第2データラッチ回路DL2は、データリフレッシュ制御動作の一ステップ(ST2)の際のページデータ(第2読み出しデータ)を格納する。
第3データラッチ回路DL3は、データリフレッシュ制御動作の一ステップ(ST4)の際において、演算器CBによる演算結果を格納する。尚、この第3データラッチ回路DL3は、データリフレッシュ制御動作において必ずしも必須のものではない。
1−4.閾値分布の例(SLC)
次に、図4を用いて、本例に係る.閾値分布の例(SLC)について説明する。図示するように、本例は、一つのメモリセル(MT)に1ビットデータを記憶可能な2値メモリセル(SLC)である。そのため、”1(E)”状態、および”0(A)”状態の2つの閾値分布が存在する。また、中性閾値電圧Vnと”0(A)”状態との間の位置に、”0(A)”状態を読み出すための読み出し電圧Vr0が設定される。
<2.データリフレッシュ制御動作>
次に、図5乃至図8を用いて、本例に係るデータリフレッシュ制御動作について説明する。以下、この説明では、図5のフローに沿って、説明する。また、図6に示すように、ここでは、WL0に対応するページ0(NANDストリングの最もソース線SLに近い側のワード線)について、データリフレッシュ制御動作を行う場合を一例に挙げる。
<2.制御動作>
(ステップST0)
電源電圧が入力されると、まず、例えば、外部のコントローラ(図示せず)により、データリテンションのチェックを行いたいブロックのブロックアドレスと、動作実行コマンドが入力される。
次に、図5乃至図8を用いて、本例に係るデータリフレッシュ制御動作について説明する。以下、この説明では、図5のフローに沿って、説明する。また、図6に示すように、ここでは、WL0に対応するページ0(NANDストリングの最もソース線SLに近い側のワード線)について、データリフレッシュ制御動作を行う場合を一例に挙げる。
<2.制御動作>
(ステップST0)
電源電圧が入力されると、まず、例えば、外部のコントローラ(図示せず)により、データリテンションのチェックを行いたいブロックのブロックアドレスと、動作実行コマンドが入力される。
(ステップST1)
続いて、NAND型フラッシュメモリ側では、入力されたブロックアドレスのワード線WL0に対応するページ0(NANDストリングの最もソース線SLに近い側のワード線)から、通常の読み出し電圧レベルVr0にて、データ読み出しを行う。より具体的には、制御回路17の制御により、ROMFUSEブロックから通常の読み出し電圧レベルVr0に係るパラメータがレジスタ回路Regに読み込まれることより行う。その後、第1データラッチ回路DL1へ、上記読み出しデータ(第1読み出しデータ)を転送する。
続いて、NAND型フラッシュメモリ側では、入力されたブロックアドレスのワード線WL0に対応するページ0(NANDストリングの最もソース線SLに近い側のワード線)から、通常の読み出し電圧レベルVr0にて、データ読み出しを行う。より具体的には、制御回路17の制御により、ROMFUSEブロックから通常の読み出し電圧レベルVr0に係るパラメータがレジスタ回路Regに読み込まれることより行う。その後、第1データラッチ回路DL1へ、上記読み出しデータ(第1読み出しデータ)を転送する。
(ステップST2)
続いて、図7に示すように、上記ステップST1の際の通常の読み出し電圧レベル(Vr0)より少し高い電圧レベル(Vr0+ΔVth0)にてデータ読み出しを行い、この読み出しデータ(第2読み出しデータ)を第2データラッチ回路DL2へ転送する。これは、本例のように、中性閾値電圧(Vn)が、読み出し電圧レベル(Vr0)よりも低く、即ち、データリテンションが進んだ場合である。より具体的には、制御回路17の制御により、ROMFUSEブロックから通常の読み出し電圧レベルより少し高い電圧レベル(Vr0+ΔVth0)に係るパラメータがレジスタ回路Regに読み込まれること、より行う。
一方、このステップST2の際において、中性閾値電圧(Vn)が、読み出し電圧レベル(Vr0)よりも高い場合(データリテンションが、まだそれほど進んでいない場合)には、通常の読み出し電圧レベル(Vr0)より低い電圧レベル(Vr0−ΔVth0)にてデータ読み出しを行う。この場合のように、データリテンションによってセルの閾値が通常の読み出し電圧レベルより低い電圧レベル(Vr0−ΔVth0)よりも低くなっている場合には、読み出しデータを反転させた反転データを、第2データラッチ回路DL2へ転送する。
続いて、図7に示すように、上記ステップST1の際の通常の読み出し電圧レベル(Vr0)より少し高い電圧レベル(Vr0+ΔVth0)にてデータ読み出しを行い、この読み出しデータ(第2読み出しデータ)を第2データラッチ回路DL2へ転送する。これは、本例のように、中性閾値電圧(Vn)が、読み出し電圧レベル(Vr0)よりも低く、即ち、データリテンションが進んだ場合である。より具体的には、制御回路17の制御により、ROMFUSEブロックから通常の読み出し電圧レベルより少し高い電圧レベル(Vr0+ΔVth0)に係るパラメータがレジスタ回路Regに読み込まれること、より行う。
一方、このステップST2の際において、中性閾値電圧(Vn)が、読み出し電圧レベル(Vr0)よりも高い場合(データリテンションが、まだそれほど進んでいない場合)には、通常の読み出し電圧レベル(Vr0)より低い電圧レベル(Vr0−ΔVth0)にてデータ読み出しを行う。この場合のように、データリテンションによってセルの閾値が通常の読み出し電圧レベルより低い電圧レベル(Vr0−ΔVth0)よりも低くなっている場合には、読み出しデータを反転させた反転データを、第2データラッチ回路DL2へ転送する。
(ステップST3)
続いて、演算器CBにて、第1データラッチ回路DL1の格納データ(第1読み出しデータ)と、第2データラッチ回路DL2の格納データ(第2読み出しデータ)との論理的排他和XNORを演算し、演算結果を第3データラッチ回路DL3へ転送する。この際、第3データラッチ回路DL3に格納される演算結果データが、”1”データの場合は第1,第2データラッチ回路のデータが等しく(DL1=DL2)、”0”データの場合は第1,第2データラッチ回路のデータが異なる(DL1≠DL2)、とする。
続いて、演算器CBにて、第1データラッチ回路DL1の格納データ(第1読み出しデータ)と、第2データラッチ回路DL2の格納データ(第2読み出しデータ)との論理的排他和XNORを演算し、演算結果を第3データラッチ回路DL3へ転送する。この際、第3データラッチ回路DL3に格納される演算結果データが、”1”データの場合は第1,第2データラッチ回路のデータが等しく(DL1=DL2)、”0”データの場合は第1,第2データラッチ回路のデータが異なる(DL1≠DL2)、とする。
(ステップST4)
続いて、制御回路17の制御に従ったカウンタ回路BSが、第3データラッチ回路DL3に格納される演算結果データのうちの、”0”データの数(第1読み出しデータと第2読み出しデータとの差異の数)(N)をカウントする。
続いて、制御回路17の制御に従ったカウンタ回路BSが、第3データラッチ回路DL3に格納される演算結果データのうちの、”0”データの数(第1読み出しデータと第2読み出しデータとの差異の数)(N)をカウントする。
(ステップST5)
続いて、制御回路17は、上記ステップST5でカウントした”0”データの数(前記第1読み出しデータと前記第2読み出しデータとの差異の数)(N)と、あらかじめ、例えば、ROMFUSEブロックに記憶される基準数(許容不良数)(M)に係るパラメータとの大小比較による判定を行う。
続いて、制御回路17は、上記ステップST5でカウントした”0”データの数(前記第1読み出しデータと前記第2読み出しデータとの差異の数)(N)と、あらかじめ、例えば、ROMFUSEブロックに記憶される基準数(許容不良数)(M)に係るパラメータとの大小比較による判定を行う。
この際、”0”データの数(N)が基準数(M)以上(N≧M)である場合(FAIL)には、この判定結果を制御回路17内にあるレジスタRegに保持し、次のステップST6に進む。
一方、”0”データの数(N)が基準数(M)未満(N<M)である場合(PASS)には、この判定結果を制御回路17内にあるレジスタRegに保持し、この動作を終了する(End)。
(ステップST6)
続いて、外部のメモリコントローラ(図示せず)から所定のコマンドが入力されると、制御回路17の制御に従い、上記ステップST5の際のPASS/FAILデータを出力する。
続いて、外部のメモリコントローラ(図示せず)から所定のコマンドが入力されると、制御回路17の制御に従い、上記ステップST5の際のPASS/FAILデータを出力する。
より具体的には、図8に示すように、”0”データの数(N)が基準数(M)以上(N≧M)である場合(FAIL)には、単位記憶領域であるページの冗長領域34−1に、データの破壊が近づいているという”フラグ情報(1bitのデータ)37−1”を付加し、NAND型フラッシュメモリ側から外部のメモリコントローラに出力する。
続いて、外部のメモリコントローラは、上記”フラグ情報37−1”を確認すると、対応するリダンダンシ情報(例えば、アドレス、データ等)をNAND型フラッシュメモリ側に入力する。
続いて、制御回路17は、外部のメモリコントローラから入力された上記リダンダンシ情報に基づき、ROMFUSEアレイ領域11−2中のROMFUSEブロック(BLOCK1)に、リダンダンシ情報(例えば、アドレス、データ等)を記憶させる。
続いて、制御回路17は、ROMFUSEブロック(BLOCK1)からリダンダンシ情報を読み出し、他のページへ当該データをコピー(ブロックコピー)するいわゆる引越し書込みを行うように制御し、ページ0について本例のデータリフレッシュ制御動作を終了する。
以下、同様に、順次、ページ1,ページ2,…,ページnと、上記ステップST1〜ST6のデータリテンション動作に係るデータ読み出しチェック動作を自動的に行う。このように、本例では、ページ0側から、順次、自動的にデータ読み出しチェックが実行されるが、これは、本例のNAND型フラッシュメモリのデータ書込は、上記ページ0側から行われるためである。また、このような書込み順序から、ページ0のデータが、最もデータリテンションが進んでいる場合が多い。
そのため、このROMFUSEブロックに記憶される上記パラメータは、例えば、順次、ページ0,ページ1,…,ページnごとに小さくなるように、下記のような関係で、設定することが可能である。
通常読み出し電圧レベル:Vr0(ページ0)≧Vr0(ページ1)≧,…,≧Vr0(ページn):
通常読み出しレベルからのシフト値:ΔVth0(ページ0)≧ΔVth0(ページ1)≧,…,≧ΔVth0(ページn)
許容不良数:M(ページ0)≧M(ページ1)≧,…,≧M(ページn)
以上に説明したように、本例に係るデータリフレッシュ制御動作によれば、データリテンションによってデータが劣化した場合であっても、データが壊れる前に、データの破壊が近づいているという情報をフラグ情報(1bitのデータ)37−1として外部に出力し、データのリダンダンシを行うことができる。その結果、データリテンションによるデータの破壊を防止できる。
そのため、このROMFUSEブロックに記憶される上記パラメータは、例えば、順次、ページ0,ページ1,…,ページnごとに小さくなるように、下記のような関係で、設定することが可能である。
通常読み出し電圧レベル:Vr0(ページ0)≧Vr0(ページ1)≧,…,≧Vr0(ページn):
通常読み出しレベルからのシフト値:ΔVth0(ページ0)≧ΔVth0(ページ1)≧,…,≧ΔVth0(ページn)
許容不良数:M(ページ0)≧M(ページ1)≧,…,≧M(ページn)
以上に説明したように、本例に係るデータリフレッシュ制御動作によれば、データリテンションによってデータが劣化した場合であっても、データが壊れる前に、データの破壊が近づいているという情報をフラグ情報(1bitのデータ)37−1として外部に出力し、データのリダンダンシを行うことができる。その結果、データリテンションによるデータの破壊を防止できる。
尚、本例では、ブロック中の全ページ(ページ0,ページ1,…,ページn)について、データ読み出しチェック動作を行う例を一例に挙げたが、これに限られるものではない。例えば、全ページについてチェックするわけではなく、ブロック内で最もデータリテンションが進んだページ(ページ0)のみを、データ読み出しチェック動作することも同様に可能である。このような場合では、チェック動作の短時間化に対して有利である。また、NAND型フラッシュメモリの場合、消去単位がブロック単位であるため、データの引越し書込みも、ブロック単位となる。そのため、NAND型フラッシュメモリに適用した場合には、より短時間化に対して有利であると言える。
<3.作用効果>
この実施形態に係る半導体記憶装置およびその制御動作によれば、少なくとも下記(1)の効果が得られる。
この実施形態に係る半導体記憶装置およびその制御動作によれば、少なくとも下記(1)の効果が得られる。
(1)データリテンションの劣化によるデータの破壊を抑制する。
上記のように、本例に係る半導体記憶装置は、複数のワード線と複数のビット線との交差位置にマトリクス状に配置される複数のメモリセルMTを備えるメモリセルアレイ11と、メモリセルに実際の読み出しレベル(Vr0)のパラメータで読み出しを行った、第1読み出しデータをラッチする第1データラッチ回路DL1と、メモリセルに前記実際の読み出しレベルより高くシフトさせたレベル(Vr0+ΔVth0)のパラメータにて読み出しを行った第2読み出しデータをラッチする第2データラッチ回路DL2と、上記第1,第2読み出しデータの論理的排他和(XNOR)を演算する演算器CBと、演算回路の演算結果において”0”データの数(前記第1読み出しデータと前記第2読み出しデータとの差異の数)(N)をカウントするカウンタ回路BSと、数(N)と基準数(M)との大小比較を行い、N≧Mの場合は、フラグ情報37−1を外部に出力するよう制御する制御回路17と、を少なくとも備えるものである。
上記のように、本例に係る半導体記憶装置は、複数のワード線と複数のビット線との交差位置にマトリクス状に配置される複数のメモリセルMTを備えるメモリセルアレイ11と、メモリセルに実際の読み出しレベル(Vr0)のパラメータで読み出しを行った、第1読み出しデータをラッチする第1データラッチ回路DL1と、メモリセルに前記実際の読み出しレベルより高くシフトさせたレベル(Vr0+ΔVth0)のパラメータにて読み出しを行った第2読み出しデータをラッチする第2データラッチ回路DL2と、上記第1,第2読み出しデータの論理的排他和(XNOR)を演算する演算器CBと、演算回路の演算結果において”0”データの数(前記第1読み出しデータと前記第2読み出しデータとの差異の数)(N)をカウントするカウンタ回路BSと、数(N)と基準数(M)との大小比較を行い、N≧Mの場合は、フラグ情報37−1を外部に出力するよう制御する制御回路17と、を少なくとも備えるものである。
そのため、上記構成によれば、データリテンションによってデータが壊れる前に、データの破壊が近づいているという情報(フラグ情報(1bitのデータ)37−1)を、NAND型フラッシュメモリ側から外部(例えば、図示しないメモリコントローラ)へ出力することができる。換言すれば、書き込まれたセルの閾値電圧が、データリテンションによってある一定の変動量を越えたことを示すステータス(Status)データ(フラグ情報37−1)を出力する機能を有するものである。
これにより、データリテンションによってデータが壊れる前に、他ブロックへのデータ移行(引越し書込み)を行うことができる点で、データリテンションの劣化によるデータの破壊を抑制する。
さらに、本例に係るデータリフレッシュ制御動作を実行するに際し、占有面積が大きいその他の回路等を設ける必要がない。そのため、微細化および製造コストの低減に対して有利である。
[第2の実施形態(多値(MLC)の場合の一例)]
次に、第2の実施形態に係る半導体記憶装置およびその制御方法について、図9乃至図11を用いて説明する。この実施形態は、1つのメモリセルに複数ビットのデータを記憶可能な多値メモリセル(MLC:Mulch Level Cell)に適用した一例に関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。
次に、第2の実施形態に係る半導体記憶装置およびその制御方法について、図9乃至図11を用いて説明する。この実施形態は、1つのメモリセルに複数ビットのデータを記憶可能な多値メモリセル(MLC:Mulch Level Cell)に適用した一例に関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。
<構成例>
まず、図9を用いて、第2の実施形態に係る半導体記憶装置の構成例について説明する。
閾値分布の例(MLC)
図9に示すように、本例に係る半導体記憶装置は、1つのメモリセルMCに複数ビットのデータ(本例では、4値)を記憶可能な多値メモリセルである点で、上記第1の実施形態と相違する。
まず、図9を用いて、第2の実施形態に係る半導体記憶装置の構成例について説明する。
閾値分布の例(MLC)
図9に示すように、本例に係る半導体記憶装置は、1つのメモリセルMCに複数ビットのデータ(本例では、4値)を記憶可能な多値メモリセルである点で、上記第1の実施形態と相違する。
図示するように、”11(E)”状態,”01(A)”状態,”10(B)”状態,”00(C)”状態の4つの閾値分布が存在する。中性閾値電圧Vnと”01(A)”状態との間の位置に、”0(A)”状態を読み出すための読み出し電圧Vr01が設定される。”01(A)”状態と”10(B)”状態との間の位置に、”10(B)”状態を読み出すための読み出し電圧Vr10が設定される。”10(B)”状態と”00(C)”状態との間の位置に、”00(C)”状態を読み出すための読み出し電圧Vr00が設定される。
<データリフレッシュ制御動作>
次に、図10および図11を用いて、本例に係るデータリフレッシュ制御動作について説明する。この説明においては、上記第1の実施形態と重複する部分について省略する。
まず、上記ステップST0,ST1と同様の制御を行う。
次に、図10および図11を用いて、本例に係るデータリフレッシュ制御動作について説明する。この説明においては、上記第1の実施形態と重複する部分について省略する。
まず、上記ステップST0,ST1と同様の制御を行う。
(ステップST2:データリテンションの際の閾値分布)
続いて、図10に示すように、本例では、それぞれの閾値分布について、上記ステップST1の際の通常の読み出し電圧レベル(Vr01,Vr10,Vr00)より少し高い電圧レベル(Vr01+ΔVth01,Vr10+ΔVth10,Vr00+ΔVth00)にてデータ読み出しを行い、この読み出しデータを第2データラッチ回路DL2へ転送する。これは、上記のように、データリテンションが進んだ場合である。
このように、本例に係る多値の場合には、メモリセルの閾値分布は幾つも存在する。ここで、各閾値分布のデータリテンション量は同じではない。即ち、データリテンション量は、中性閾値(Vn)からの値が遠くなればなるほど大きくなるためである。換言すれば、本例では、データリテンション量は、順次、”A”状態から”A´”状態,”B”状態から”B´”状態,”C”状態から”C´”状態、となるにつれて小さくなる(データリテンション量:DRA<DRB<DRC)。
続いて、図10に示すように、本例では、それぞれの閾値分布について、上記ステップST1の際の通常の読み出し電圧レベル(Vr01,Vr10,Vr00)より少し高い電圧レベル(Vr01+ΔVth01,Vr10+ΔVth10,Vr00+ΔVth00)にてデータ読み出しを行い、この読み出しデータを第2データラッチ回路DL2へ転送する。これは、上記のように、データリテンションが進んだ場合である。
このように、本例に係る多値の場合には、メモリセルの閾値分布は幾つも存在する。ここで、各閾値分布のデータリテンション量は同じではない。即ち、データリテンション量は、中性閾値(Vn)からの値が遠くなればなるほど大きくなるためである。換言すれば、本例では、データリテンション量は、順次、”A”状態から”A´”状態,”B”状態から”B´”状態,”C”状態から”C´”状態、となるにつれて小さくなる(データリテンション量:DRA<DRB<DRC)。
従って、本例では、シフト電圧の値を、順次、”A”状態,”B”状態,”C”状態、となるにつれて小さくなるようにROMFUSEブロック中のメモリセルMTに記憶させるパラメータ(シフト電圧値:ΔVth01>Vr1>ΔVth10>ΔVth00)を設定しておく。
上記のように、データリテンション量は、中性閾値(Vn)からの値が遠くなればなるほど大きくなる。そのため、効果的な一制御として、このステップST2の際のデータリテンションチェックを行うための通常の読み出し電圧レベルよりも高くシフトさせた電圧レベルは、例えば、最もデータリテンションの影響が大きい最上位の閾値分布(”00(C)”)に対して行うようにしても良い。
より具体的には、このステップST2の際、最もデータリテンションの影響が大きい最上位の閾値分布(”00(C)”)に対して、通常の読み出し電圧レベルより少し高い電圧レベル(Vr00+ΔVth00)にてデータ読み出しを行い、この読み出しデータを第2データラッチ回路DL2へ転送する制御を行っても良い。しかしながら、閾値分布間の距離などは、世代によって設定が異なってくる。そのため、もっともデータリテンションの影響がシビアとなる閾値分布(本例では、”00(C)”)に対して行うことができるように、ROMFUSEブロック中のメモリセルMTに記憶させるパラメータ(Vr00+ΔVth00)を可変にしておく。
より具体的には、このステップST2の際、最もデータリテンションの影響が大きい最上位の閾値分布(”00(C)”)に対して、通常の読み出し電圧レベルより少し高い電圧レベル(Vr00+ΔVth00)にてデータ読み出しを行い、この読み出しデータを第2データラッチ回路DL2へ転送する制御を行っても良い。しかしながら、閾値分布間の距離などは、世代によって設定が異なってくる。そのため、もっともデータリテンションの影響がシビアとなる閾値分布(本例では、”00(C)”)に対して行うことができるように、ROMFUSEブロック中のメモリセルMTに記憶させるパラメータ(Vr00+ΔVth00)を可変にしておく。
続いて、上記ステップST3〜ST5と同様の制御を行う。
フラグ情報(MLC)
続いて、上記ステップST6の際、外部のメモリコントローラ(図示せず)から所定のコマンドが入力されると、制御回路17の制御に従い、上記ステップST5の際のPASS/FAILデータを出力する。
続いて、上記ステップST6の際、外部のメモリコントローラ(図示せず)から所定のコマンドが入力されると、制御回路17の制御に従い、上記ステップST5の際のPASS/FAILデータを出力する。
より具体的には、図11に示すように、”01(A)”状態,”10(B)”状態,または”00(C)”状態における、”0”データの数(前記第1読み出しデータと前記第2読み出しデータとの差異の数)(N)が基準数(M)以上(N≧M)である場合(FAIL)には、単位記憶領域であるページの冗長領域34−2に、データの破壊が近づいているという”フラグ情報(1bitのデータ)37−2”を付加し、NAND型フラッシュメモリ側から外部のメモリコントローラに出力する。
続いて、外部のメモリコントローラは、上記”フラグ情報37−2”を確認すると、対応するリダンダンシ情報(例えば、アドレス、データ等)をNAND型フラッシュメモリ側に入力する。
続いて、制御回路17は、外部のメモリコントローラから入力された上記リダンダンシ情報に基づき、ROMFUSEアレイ領域11−2中のROMFUSEブロック(BLOCK1)に、リダンダンシ情報(例えば、アドレス、データ等)を記憶させる。
続いて、制御回路17は、ROMFUSEブロック(BLOCK1)からリダンダンシ情報を読み出し、他のページへ当該データをコピー(ブロックコピー)するいわゆる引越し書込みを行うように制御し、選択したページ0について本例のデータリフレッシュ制御動作を終了する。
以下、同様に、順次、ページ1,ページ2,…,ページnと、上記ステップST1〜ST6のデータリテンション動作に係るデータ読み出しチェック動作を自動的に行う。
<作用効果>
上記のように、第2の実施形態に係る半導体記憶装置およびそのデータリフレッシュ制御動作によれば、少なくとも上記(1)と同様の効果が得られる。さらに、本例によれば、少なくとも下記(2)の効果が得られる。
上記のように、第2の実施形態に係る半導体記憶装置およびそのデータリフレッシュ制御動作によれば、少なくとも上記(1)と同様の効果が得られる。さらに、本例によれば、少なくとも下記(2)の効果が得られる。
(2)多値書き込み方式によって大容量化した場合に、データリテンションの劣化によるデータの破壊を抑制する効果がとくに高い。
上記のように、本例に係る半導体記憶装置およびそのデータリフレッシュ制御動作によれば、1つのメモリセルに複数ビットのデータを記憶可能な多値メモリセル(MLC)に対しても適用することができる。そのため、多値書き込み方式によって大容量化した場合に、データリテンションの劣化によるデータの破壊を抑制する効果がとくに高い。
上記のように、本例に係る半導体記憶装置およびそのデータリフレッシュ制御動作によれば、1つのメモリセルに複数ビットのデータを記憶可能な多値メモリセル(MLC)に対しても適用することができる。そのため、多値書き込み方式によって大容量化した場合に、データリテンションの劣化によるデータの破壊を抑制する効果がとくに高い。
さらに、本例の態様に限らず、例えば、同じメモリセルアレイ11中に、上記第1の実施形態に係る2値領域(SLC)と、本例に係る多値領域(MLC)とが混在する場合に対しても同様に適用可能である。この場合には、2値領域と多値領域とでは、信頼性のスペックが異なり、また、メモリセルMTの閾値分布も異なる。そこで、通常読み出しレベルからのシフト値ΔVthや、許容不良数(基準数)Mは、2値領域と多値領域とでそれぞれ独立に、ROMFUSEブロック(BLOCK1)に記憶し、また設定できるようにすることが可能である。
以上、第1、第2の実施形態を用いて本発明の説明を行ったが、この発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
11…メモリセルアレイ、11−1…メモリセルアレイ領域、11−2…ROMFUSE領域、12…カラムデコーダ、14…データ入出力バッファ、15…データ入出力端子、16…ワード線駆動回路、17…制御回路、18…制御端子入出力端子、Reg…レジスタ回路、BS…カウンタ回路。
Claims (5)
- 複数のワード線と複数のビット線との交差位置にマトリクス状に配置される複数のメモリセルを備えるメモリセルアレイと、
前記メモリセルに実際の読み出しレベルのパラメータで読み出しを行った、第1読み出しデータをラッチする第1データラッチ回路と、
前記メモリセルに前記実際の読み出しレベルより高くシフトさせたレベルのパラメータにて読み出しを行った、第2読み出しデータをラッチする第2データラッチ回路と、
前記第1,第2読み出しデータを演算する演算回路と、
前記演算回路の演算結果において前記第1読み出しデータと前記第2読み出しデータとの差異の数(N)をカウントするカウンタ回路と、
前記数(N)と基準数(M)との大小比較を行い、N≧Mの場合は、フラグ情報を外部に出力するよう制御する制御回路とを具備すること
を特徴とする半導体記憶装置。 - 前記演算回路の演算結果をラッチする第3データラッチ回路を更に具備すること
を特徴とする請求項1に記載の半導体記憶装置。 - 前記メモリセルは、1つのメモリセルに複数ビットのデータを記憶可能な多値メモリセルであって、
前記実際の読み出しレベルより高くシフトさせたレベルのパラメータは、前記複数ビットのデータに対応する複数の閾値電圧のうち、最上位の閾値分布に対して行うこと
を特徴とする請求項1または2に記載の半導体記憶装置。 - メモリセルに実際の読み出しレベルにて読み出しを行い、第1読み出しデータを取得し、
前記メモリセルに前記実際の読み出しレベルより高くシフトさせたレベルにて読み出しを行い、第2読み出しデータを取得し、
前記第1,第2読み出しデータを演算し、
前記演算結果において前記第1読み出しデータと前記第2読み出しデータとの差異の数(N)をカウントし、
前記数(N)と基準数(M)との大小比較を行い、N≧Mの場合は、フラグ情報を外部に出力することを具備すること
を特徴とする半導体記憶装置の制御方法。 - 前記フラグ情報を外部に出力した後に、リダンダンシ情報に従ったデータを、他のメモリセルにコピーする書込みを行うことを更に具備すること
を特徴とする請求項4に記載の半導体記憶装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009064983A JP2010218637A (ja) | 2009-03-17 | 2009-03-17 | 半導体記憶装置およびその制御方法 |
US12/724,882 US8189401B2 (en) | 2009-03-17 | 2010-03-16 | Semiconductor memory device and control method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009064983A JP2010218637A (ja) | 2009-03-17 | 2009-03-17 | 半導体記憶装置およびその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010218637A true JP2010218637A (ja) | 2010-09-30 |
Family
ID=42737467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009064983A Withdrawn JP2010218637A (ja) | 2009-03-17 | 2009-03-17 | 半導体記憶装置およびその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8189401B2 (ja) |
JP (1) | JP2010218637A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013003723A (ja) * | 2011-06-14 | 2013-01-07 | Nec Corp | 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム |
US9953709B2 (en) | 2016-09-06 | 2018-04-24 | Toshiba Memory Corporation | Semiconductor memory device and memory system |
JP2018163720A (ja) * | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | メモリシステム |
US10403358B2 (en) | 2017-09-08 | 2019-09-03 | Toshiba Memory Corporation | Semiconductor memory device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140030569A (ko) * | 2012-09-03 | 2014-03-12 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 그것의 동작 방법 |
US9007842B2 (en) * | 2013-03-12 | 2015-04-14 | Seagate Technology Llc | Retention detection and/or channel tracking policy in a flash memory based storage system |
US20150074490A1 (en) * | 2013-09-06 | 2015-03-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR102128406B1 (ko) | 2014-09-26 | 2020-07-10 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
US9295129B1 (en) * | 2015-04-02 | 2016-03-22 | Osram Sylvania Inc. | Turn on optimization |
KR102422478B1 (ko) | 2016-05-10 | 2022-07-19 | 삼성전자주식회사 | 불휘발성 메모리 장치의 독출 방법 |
JP6164712B1 (ja) * | 2016-08-18 | 2017-07-19 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060093A (ja) | 2001-08-16 | 2003-02-28 | Toshiba Corp | 半導体記憶装置 |
US6917542B2 (en) * | 2003-07-29 | 2005-07-12 | Sandisk Corporation | Detecting over programmed memory |
US7372730B2 (en) * | 2004-01-26 | 2008-05-13 | Sandisk Corporation | Method of reading NAND memory to compensate for coupling between storage elements |
JP2008047273A (ja) * | 2006-07-20 | 2008-02-28 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
JP4510060B2 (ja) * | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
JP2009123292A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
KR101066686B1 (ko) * | 2009-06-29 | 2011-09-21 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 이의 독출 방법 |
JP2011065693A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20120005826A (ko) * | 2010-07-09 | 2012-01-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이의 동작 방법 |
KR101139133B1 (ko) * | 2010-07-09 | 2012-04-30 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
-
2009
- 2009-03-17 JP JP2009064983A patent/JP2010218637A/ja not_active Withdrawn
-
2010
- 2010-03-16 US US12/724,882 patent/US8189401B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013003723A (ja) * | 2011-06-14 | 2013-01-07 | Nec Corp | 電子装置、フラッシュメモリ交換管理システム、方法およびプログラム |
US9953709B2 (en) | 2016-09-06 | 2018-04-24 | Toshiba Memory Corporation | Semiconductor memory device and memory system |
JP2018163720A (ja) * | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | メモリシステム |
US10403358B2 (en) | 2017-09-08 | 2019-09-03 | Toshiba Memory Corporation | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US20100238724A1 (en) | 2010-09-23 |
US8189401B2 (en) | 2012-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11817155B2 (en) | Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
US9455048B2 (en) | NAND flash word line management using multiple fragment pools | |
US7508704B2 (en) | Non-volatile semiconductor storage system | |
JP2010218637A (ja) | 半導体記憶装置およびその制御方法 | |
JP5330136B2 (ja) | 半導体記憶装置 | |
JP5289845B2 (ja) | フラッシュメモリ装置及びそれのプログラム復旧方法 | |
JP2008047273A (ja) | 半導体記憶装置およびその制御方法 | |
US10395753B2 (en) | Semiconductor memory device and programming method thereof | |
JP5238741B2 (ja) | 不揮発性半導体記憶装置 | |
JP2006114078A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP2012059349A (ja) | 半導体メモリ装置及びその動作方法 | |
JP6131207B2 (ja) | 半導体記憶装置 | |
JP2013118028A (ja) | 半導体記憶装置 | |
JP2006164408A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法。 | |
JP2019169205A (ja) | メモリシステム | |
TW201535400A (zh) | 半導體裝置及其操作方法 | |
US20140281678A1 (en) | Memory controller and memory system | |
KR20100004771A (ko) | 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템 | |
JP2012064290A (ja) | 不揮発性半導体メモリ | |
JP2009176372A (ja) | 半導体記憶装置 | |
JP2013246849A (ja) | メモリシステム | |
US10446258B2 (en) | Methods and apparatus for providing redundancy in memory | |
JP5710815B1 (ja) | 半導体記憶装置 | |
CN115346584A (zh) | Nand闪存、写入和读取方法及电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |