JP5238741B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5238741B2 JP5238741B2 JP2010064738A JP2010064738A JP5238741B2 JP 5238741 B2 JP5238741 B2 JP 5238741B2 JP 2010064738 A JP2010064738 A JP 2010064738A JP 2010064738 A JP2010064738 A JP 2010064738A JP 5238741 B2 JP5238741 B2 JP 5238741B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- word line
- write
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Description
まず、本実施形態に係る不揮発性半導体記憶装置の全体構成について説明する。
以下に、図4および図5を用いて、本実施形態に係る第1の書き込み方法について説明する。
上記第1の書き込み方法によれば、隣接する2つのメモリセル(偶数ワード線WLおよび奇数ワード線WLに接続されるメモリセル)の寸法が異なる場合、書き込み電圧または書き込みパス電圧を書き込み特性に応じて補正する。すなわち、例えば予めトリミングされた奇数ワード線WLに印加される書き込み電圧の補正値bに応じて、奇数ワード線WLに印加される書き込みパス電圧の補正値aを設定する。これにより、偶数ワード線WLおよび奇数ワード線WLに、最適な値の書き込みパス電圧が印加される。したがって、隣接する2つのメモリセル間のゲート電極の寸法差によって生じる不良ビット数を低減し、書き込み動作の信頼性を向上することができる。
以下に、図7乃至図9を用いて、本実施形態に係る第2の書き込み方法について説明する。第2の書き込み方法は、多値書き込みの場合に本実施形態を適用した場合である。ここでは、4値書き込みの場合について説明するが、これに限らず、8値以上においても適用可能である。
上記第2の書き込み方法によれば、隣接する2つの多値メモリセルのゲート電極の寸法が異なる場合、それぞれのメモリセルの第1ページ書き込みにおけるループ回数を比較することにより、書き込みパス電圧の補正値cを検出し、この補正値cに基づいて、例えば奇数ワード線WLに印加される書き込みパス電圧を設定している。この補正値cは、実際にメモリセルに書き込み動作を行うことによって、検知された値である。このため、テスト結果に基づき予めトリミングされた書き込み電圧の補正値bに応じて設定される補正値aよりも、補正値cは高精度に設定できる。したがって、第1の書き込み方法よりもさらなる書き込み動作の信頼性を向上することができる。
以下に、図10を用いて、本実施形態に係る読み出し方法について説明する。
上記読み出し方法によれば、隣接する2つのメモリセルの寸法が異なる場合、読み出しパス電圧を特性に応じて補正する。すなわち、例えば予めトリミングされた奇数ワード線に印加される書き込み電圧の補正値bに応じて、奇数ワード線に印加される読み出しパス電圧の補正値eを設定する。これにより、偶数ワード線および奇数ワード線に、最適な値の読み出しパス電圧が印加される。したがって、隣接する2つのメモリセル間の寸法差によって読み出しストレス後に生じる不良ビット数を低減し、読み出し動作の信頼性を向上することができる。
以下に、図11を用いて、本実施形態に係る消去方法について説明する。
上記消去方法によれば、隣接する2つのメモリセルの寸法が異なる場合、消去時のワード線WLの電圧を特性に応じて補正する。すなわち、例えば予めトリミングされた奇数ワード線WL(または偶数ワード線WL)に印加される書き込み電圧の補正値bに応じて、奇数ワード線WL(または偶数ワード線WL)に印加される消去時の電圧の補正値fを設定する。これにより、偶数ワード線WLおよび奇数ワード線WLに、最適な値の電圧が印加される。したがって、隣接する2つのメモリセル間の寸法差によって生じる消去後の閾値電圧の誤差を低減し、消去動作の信頼性を向上することができる。
Claims (6)
- 第1ワード線に接続された第1メモリセルと、
前記第1ワード線に隣接する第2ワード線に接続され、前記第1メモリセルと幅が異なる第2メモリセルと、
前記第1ワード線に第1電圧を印加し、前記第2ワード線に前記第1メモリセルの幅と前記第2メモリセルの幅との差に基づき補正された前記第1電圧と異なる第2電圧を印加する制御回路と、
を具備し、
前記第1電圧および前記第2電圧は、書き込み動作時に、前記第1メモリセルおよび前記第2メモリセルが非書き込み対象セルである場合に印加される書き込みパス電圧であり、
前記第2電圧は、前記書き込み動作時に、前記第2メモリセルが書き込み対象セルである場合に前記第2ワード線に印加される書き込み電圧に基づいて、補正された電圧である
ことを特徴とする不揮発性半導体記憶装置。 - 第1ワード線に接続された第1メモリセルと、
前記第1ワード線に隣接する第2ワード線に接続され、前記第1メモリセルと幅が異なる第2メモリセルと、
前記第1ワード線に第1電圧を印加し、前記第2ワード線に前記第1メモリセルの幅と前記第2メモリセルの幅との差に基づき補正された前記第1電圧と異なる第2電圧を印加する制御回路と、
を具備し、
前記第1電圧および前記第2電圧は、書き込み動作時に、前記第1メモリセルおよび前記第2メモリセルが非書き込み対象セルである場合に印加される書き込みパス電圧であり、
前記第2電圧は、前記書き込み動作時に、前記第1メモリセルおよび前記第2メモリセルが書き込み対象セルである場合に前記第1メモリセルおよび前記第2メモリセルの書き込みループ回数に基づいて、補正された電圧である
ことを特徴とする不揮発性半導体記憶装置。 - 第1ワード線に接続された第1メモリセルと、
前記第1ワード線に隣接する第2ワード線に接続され、前記第1メモリセルと幅が異なる第2メモリセルと、
前記第1ワード線に第1電圧を印加し、前記第2ワード線に前記第1メモリセルの幅と前記第2メモリセルの幅との差に基づき補正された前記第1電圧と異なる第2電圧を印加する制御回路と、
を具備し、
前記第1電圧および前記第2電圧は、読み出し動作時に、前記第1メモリセルおよび前記第2メモリセルが非読み出し対象セルである場合に印加される読み出しパス電圧であり、
前記第2電圧は、前記書き込み動作時に、前記第2メモリセルが書き込み対象セルである場合に前記第2ワード線に印加される書き込み電圧に基づいて、補正された電圧である
ことを特徴とする不揮発性半導体記憶装置。 - 第1ワード線に接続された第1メモリセルと、
前記第1ワード線に隣接する第2ワード線に接続され、前記第1メモリセルと幅が異なる第2メモリセルと、
前記第1ワード線に第1電圧を印加し、前記第2ワード線に前記第1メモリセルの幅と前記第2メモリセルの幅との差に基づき補正された前記第1電圧と異なる第2電圧を印加する制御回路と、
を具備し、
前記第1電圧および前記第2電圧は、消去動作時に印加される電圧であり、
前記第2電圧は、前記書き込み動作時に、前記第2メモリセルが書き込み対象セルである場合に前記第2ワード線に印加される書き込み電圧に基づいて、補正された電圧である
ことを特徴とする不揮発性半導体記憶装置。 - 第1ワード線に接続された第1メモリセルと、
前記第1ワード線に隣接する第2ワード線に接続され、前記第1メモリセルと幅が異なる第2メモリセルと、
前記第1ワード線に第1電圧を印加し、前記第2ワード線に前記第1メモリセルの幅と前記第2メモリセルの幅との差に基づき補正された前記第1電圧と異なる第2電圧を印加する制御回路と、
を具備し、
前記制御回路は、
nページ(nは自然数)書き込みにおいて、前記第1メモリセルおよび前記第2メモリセルが書き込み対象である場合の前記第1メモリセルおよび前記第2メモリセルの書き込みループ回数に基づき前記第2電圧を補正し、
mページ(mはnより大きい自然数)書き込みにおいて、補正された前記第2電圧を前記第2ワード線に印加する
ことを特徴とする不揮発性半導体記憶装置。 - 前記第2ワード線に隣接する第3ワード線に接続され、前記第1メモリセルおよび前記第2メモリセルと幅が異なる第3メモリセルをさらに具備し、
前記第3ワード線に前記第1メモリセルおよび前記第2メモリセルの幅と前記第3メモリセルとの差に基づき補正された前記第1電圧および前記第2電圧と異なる第3電圧が印加される
ことを特徴とする請求項1乃至請求項5のいずれか1項に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064738A JP5238741B2 (ja) | 2010-03-19 | 2010-03-19 | 不揮発性半導体記憶装置 |
US12/885,066 US8605514B2 (en) | 2010-03-19 | 2010-09-17 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064738A JP5238741B2 (ja) | 2010-03-19 | 2010-03-19 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011198413A JP2011198413A (ja) | 2011-10-06 |
JP5238741B2 true JP5238741B2 (ja) | 2013-07-17 |
Family
ID=44647156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010064738A Active JP5238741B2 (ja) | 2010-03-19 | 2010-03-19 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8605514B2 (ja) |
JP (1) | JP5238741B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10395723B2 (en) | 2017-03-07 | 2019-08-27 | Toshiba Memory Corporation | Memory system that differentiates voltages applied to word lines |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101406228B1 (ko) * | 2008-07-04 | 2014-06-12 | 삼성전자주식회사 | 프로그램 디스터브 현상을 개선하는 불휘발성 메모리 장치및 그 프로그램 방법 |
JP5238741B2 (ja) | 2010-03-19 | 2013-07-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5341965B2 (ja) | 2011-09-02 | 2013-11-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5450538B2 (ja) | 2011-09-05 | 2014-03-26 | 株式会社東芝 | 半導体記憶装置 |
TWI534810B (zh) | 2011-12-09 | 2016-05-21 | Toshiba Kk | Nonvolatile semiconductor memory device |
JP2013157070A (ja) | 2012-01-31 | 2013-08-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8804425B2 (en) * | 2012-03-26 | 2014-08-12 | Sandisk Technologies Inc. | Selected word line dependent programming voltage |
JP2013229080A (ja) * | 2012-04-26 | 2013-11-07 | Toshiba Corp | 半導体記憶装置および半導体記憶装置のテスト方法 |
KR102396116B1 (ko) * | 2015-09-25 | 2022-05-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US9548124B1 (en) | 2015-10-14 | 2017-01-17 | Sandisk Technologies Llc | Word line dependent programming in a memory device |
US11805636B2 (en) * | 2020-06-18 | 2023-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6175522B1 (en) * | 1999-09-30 | 2001-01-16 | Advanced Micro Devices, Inc. | Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device |
JP4005895B2 (ja) * | 2002-09-30 | 2007-11-14 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
KR100672984B1 (ko) * | 2004-12-14 | 2007-01-24 | 삼성전자주식회사 | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 |
JP4832767B2 (ja) * | 2005-02-03 | 2011-12-07 | 株式会社東芝 | 半導体集積回路装置及びそのデータプログラム方法 |
US7355888B2 (en) * | 2005-12-19 | 2008-04-08 | Sandisk Corporation | Apparatus for programming non-volatile memory with reduced program disturb using modified pass voltages |
ATE450043T1 (de) | 2005-12-19 | 2009-12-15 | Sandisk Corp | Verfahren zur programmierung eines nicht flüchtigen speichers mit verminderter programmstörung über modizifierte durchgangsspannungen |
US7436709B2 (en) * | 2006-05-05 | 2008-10-14 | Sandisk Corporation | NAND flash memory with boosting |
KR100764053B1 (ko) * | 2006-08-10 | 2007-10-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
US7414891B2 (en) * | 2007-01-04 | 2008-08-19 | Atmel Corporation | Erase verify method for NAND-type flash memories |
US7675783B2 (en) * | 2007-02-27 | 2010-03-09 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and driving method thereof |
JP2009176372A (ja) * | 2008-01-25 | 2009-08-06 | Toshiba Corp | 半導体記憶装置 |
JP5214393B2 (ja) * | 2008-10-08 | 2013-06-19 | 株式会社東芝 | 半導体記憶装置 |
KR101662276B1 (ko) * | 2010-03-09 | 2016-10-04 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 프로그램 및 읽기 방법들 |
JP5238741B2 (ja) | 2010-03-19 | 2013-07-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4922464B1 (ja) | 2011-05-02 | 2012-04-25 | 株式会社東芝 | 半導体記憶装置 |
JP5341965B2 (ja) | 2011-09-02 | 2013-11-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2010
- 2010-03-19 JP JP2010064738A patent/JP5238741B2/ja active Active
- 2010-09-17 US US12/885,066 patent/US8605514B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10395723B2 (en) | 2017-03-07 | 2019-08-27 | Toshiba Memory Corporation | Memory system that differentiates voltages applied to word lines |
Also Published As
Publication number | Publication date |
---|---|
US20110228608A1 (en) | 2011-09-22 |
US8605514B2 (en) | 2013-12-10 |
JP2011198413A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5238741B2 (ja) | 不揮発性半導体記憶装置 | |
US11817155B2 (en) | Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
US7508704B2 (en) | Non-volatile semiconductor storage system | |
CN106024061B (zh) | 半导体器件及其操作方法 | |
JP5172555B2 (ja) | 半導体記憶装置 | |
TWI424436B (zh) | 於非揮發性儲存器中在讀取操作時耦合的補償 | |
KR102376505B1 (ko) | 불휘발성 메모리 장치 내 소거 불량 워드라인 검출 방법 | |
US20080019182A1 (en) | Semiconductor memory device and control method of the same | |
JP2006114078A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP4709867B2 (ja) | 半導体記憶装置 | |
JP2009016021A (ja) | Nand型フラッシュメモリ | |
US20160012916A1 (en) | Semiconductor memory device and memory system | |
JP2010160871A (ja) | 不揮発性半導体記憶装置 | |
JP2009176372A (ja) | 半導体記憶装置 | |
US20110235414A1 (en) | Semiconductor memory device | |
CN113345503A (zh) | 半导体存储装置以及读出方法 | |
JP2011118984A (ja) | 不揮発性半導体記憶装置 | |
JP2011198415A (ja) | 不揮発性半導体記憶装置 | |
JP2011175715A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5238741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |