JP2006114078A - 不揮発性半導体記憶装置及びその動作方法 - Google Patents
不揮発性半導体記憶装置及びその動作方法 Download PDFInfo
- Publication number
- JP2006114078A JP2006114078A JP2004297605A JP2004297605A JP2006114078A JP 2006114078 A JP2006114078 A JP 2006114078A JP 2004297605 A JP2004297605 A JP 2004297605A JP 2004297605 A JP2004297605 A JP 2004297605A JP 2006114078 A JP2006114078 A JP 2006114078A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- transistor
- dummy
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ダミーセルのデータ変化により、メモリセルのしきい値シフトを検出し、メモリセルの書き込み動作、読み出し動作を実行する。
【解決手段】カラム方向に延伸する複数のビット線BLj-1,BLj,…とロウ方向に延伸する複数のワード線WL0〜WL15との交差部に配置され、コントロールゲート,フローティングゲートからなる積層構造を有するメモリセルトランジスタM0〜M15と、カラム方向に延伸するダミービット線DBLと複数のワード線との交差部に配置され、メモリセルトランジスタに接続されるワード線と共通に接続されるダミーセルトランジスタDC0〜DC15と、ダミーセルの読み出しデータをダミーセルに書き込まれた既知のパターンデータと比較し、ダミーセルのしきい値電圧シフトに応じて、メモリセルの読み出ししきい値電圧を調整するワード線電圧トリミング回路12とを備える不揮発性半導体記憶装置及びその動作方法。
【選択図】図3
【解決手段】カラム方向に延伸する複数のビット線BLj-1,BLj,…とロウ方向に延伸する複数のワード線WL0〜WL15との交差部に配置され、コントロールゲート,フローティングゲートからなる積層構造を有するメモリセルトランジスタM0〜M15と、カラム方向に延伸するダミービット線DBLと複数のワード線との交差部に配置され、メモリセルトランジスタに接続されるワード線と共通に接続されるダミーセルトランジスタDC0〜DC15と、ダミーセルの読み出しデータをダミーセルに書き込まれた既知のパターンデータと比較し、ダミーセルのしきい値電圧シフトに応じて、メモリセルの読み出ししきい値電圧を調整するワード線電圧トリミング回路12とを備える不揮発性半導体記憶装置及びその動作方法。
【選択図】図3
Description
本発明は、不揮発性半導体記憶装置及びその動作方法に関し、特に複数個のダミーセルトランジスタのデータ変化により、データを保持するメモリセルトランジスタのしきい値シフトを検出する機能を有する不揮発性半導体記憶装置及びその動作方法に関する。例えば、NAND型フラッシュメモリにおいて、書き込み動作、読み出し動作に使用されるものである。
コントロールゲートとフローティングゲートからなるMOSトランジスタによりメモリセルトランジスタを構成するNAND型フラッシュメモリ等の不揮発性半導体記憶装置は、フローティングゲートに蓄えられる電荷量によりメモリセルトランジスタをターン・オンさせるために必要なコントロールゲートの印加電圧(しきい値電圧:Vth)を変化させ、“1”,“0”のデータを識別する。フローティングゲートはその周辺にあるノードからは絶縁されており、蓄えられた電荷は不揮発性半導体記憶装置の電源電圧をオフにしてもフローティングゲート中に維持され、記憶されたデータを保持し続ける。
しかしながら、フローティングゲートへの電荷の注入が過剰に行なわれることにより、正しいデータに合致した電荷量を超えてしまうこと(オーバープログラム)や、逆に微小なリークにより蓄えられた電荷が抜けて行き、正しいデータに合致した電荷量が不足してしまうことがある。
フローティングゲートへの電荷の注入が過剰に行なわれることや、逆に微小なリークにより蓄えられた電荷が抜けて正しいデータに合致した電荷量が不足してしまうことが原因となり、メモリセルトランジスタのしきい値電圧が本来あるべきレベルよりも高くなったり、あるいは逆に低くなったりする、しきい値シフトにより、正しいデータを読み出せなくなる不具合が発生することがある。
従来、オーバープログラムの影響を受けない良好な書き換え特性を有する半導体記憶装置を提供することを目的とし、メモリセル配列と、メモリセル配列のデータがオーバープログラム状態であるか否かを判定するための比較対象である基準レベルを提供する参照セルを含むことを特徴とし、バーチャルグラウンドアレイで形成されるNOR型不揮発性半導体記憶装置については、既に開示されている(例えば、特許文献1参照)。
世界知的所有権機関 国際事務局 国際公開第WO02/50843A1号パンフレット
本発明は、複数個のダミーセルトランジスタのデータ変化により、データを保持するメモリセルトランジスタのしきい値シフトを検出し、検出結果に基づいて、メモリセルトランジスタの書き込み動作、読み出し動作を実行する、不揮発性半導体記憶装置及びその動作方法を提供する。
本発明の実施の形態の第1の特徴は、(イ)カラム方向に延伸する複数のビット線及びダミービット線と、(ロ)ロウ方向に延伸する複数のワード線と、(ハ)ビット線とワード線との交差部に配置され、ワード線に接続されたコントロールゲート,フローティングゲート及びコントロールゲートとフローティングゲートの間のゲート間絶縁膜を含む積層構造を有するメモリセルトランジスタと、(ニ)ダミービット線とワード線との交差部に配置され、ワード線に接続されたダミーセルコントロールゲート,ダミーセルフローティングゲート及びダミーセルコントロールゲートとダミーセルフローティングゲートとの間のダミーセルゲート間絶縁膜を含む積層構造を有するダミーセルトランジスタと、(ホ)ダミーセルトランジスタの読み出しデータをダミーセルトランジスタに書き込まれた既知のパターンデータと比較し、ダミーセルトランジスタのしきい値電圧シフトの方向を把握し、しきい値シフトに応じて、メモリセルトランジスタの読み出ししきい値電圧を調整するワード線電圧トリミング回路とを備える不揮発性半導体記憶装置であることを要旨とする。
本発明の実施の形態の第2の特徴は、(イ)メモリセルトランジスタのデータを読み出すステップと、(ロ)メモリセルトランジスタと共通のワード線に接続されたダミーセルトランジスタのデータを読み出し、特定のデータパターンを書き込まれたダミーセルトランジスタのデータの変化を比較するステップと、(ハ)メモリセルトランジスタから正しいメモリセルデータが読み出せるかどうかを判断するステップと、(ニ)正しいメモリセルデータが読み出せない場合には、検出された結果により、読み出しワード線電圧を調整して、再度読み出しを行うステップと、(ホ)正しいメモリセルデータが読み出せる場合には、メモリセルトランジスタから正しいメモリセルデータが読み出されたとして終了するステップ
とを備える不揮発性半導体記憶装置の動作方法であることを要旨とする。
とを備える不揮発性半導体記憶装置の動作方法であることを要旨とする。
本発明により、複数個のダミーセルトランジスタのデータ変化により、データを保持するメモリセルトランジスタのしきい値シフトを検出し、検出結果に基づいて、メモリセルトランジスタの書き込み動作、読み出し動作を実行する不揮発性半導体記憶装置及びその動作方法を提供することができる。
次に、図面を参照して、本発明の第1乃び第5の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第1及び第5の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
ダミーセルトランジスタの読み出しデータを既知の特定データパターンと比較することにより、同一ページ上或いは同一ワード線上にある本体メモリセルトランジスタにしきい値シフトによりエラーが発生したか否かを検出することが可能になる。ダミーセルトランジスタのエラーパターンにより本体メモリセルトランジスタのしきい値シフトの方向を検出し、ワード線に接続されたコントロールゲートに印加される電圧を微調整して再読み出しすることにより、正しい本体メモリセルトランジスタのデータに訂正することが可能になる。
結果として、複数個のダミーセルトランジスタのデータ変化により、ダミーセルトランジスタと同一ページ上或いは同一ワード線上にある、データを保持するメモリセルトランジスタのしきい値シフトを検出する機能を有する不揮発性半導体記憶装置及びその動作方法を提供する。
以下の第1の実施の形態に係る不揮発性半導体記憶装置及びその動作方法の説明においては、主としてNAND型フラッシュメモリについて説明するが、回路構成がNAND型に限定されないことは勿論である。例えば、以下の第2乃至第5の実施の形態に係る不揮発性半導体記憶装置及びその動作方法の説明にある通り、NOR型、AND型、2トランジスタ/セル型,3トランジスタ/セル型であっても良い。即ち、複数個のダミーセルトランジスタのデータ変化により、ダミーセルトランジスタと同一ページ上或いは同一ワード線上にある、データを保持するメモリセルトランジスタのしきい値シフトを検出する機能を有する不揮発性半導体装置であれば良い。
[第1の実施の形態]
(NAND型メモリセルアレイ)
本発明の第1の実施の形態に係る不揮発性半導体記憶装置として、NAND型のメモリセルアレイの回路構成は、図1に示すように、カラム方向に延伸する複数のビット線…BLj-1,BLj,…及びダミービット線DBLと、ロウ方向に延伸する複数のワード線WL0〜WL15と、ビット線…BLj-1,BLj,…とワード線WL0〜WL15との交差部に配置され、ワード線WL0〜WL15に接続されたコントロールゲート,フローティングゲート及びコントロールゲートとフローティングゲートの間のゲート間絶縁膜を含む積層構造を有するメモリセルトランジスタM0〜M15と、ダミービット線DBLとワード線WL0〜WL15との交差部に配置され、ワード線WL0〜WL15に接続されたダミーセルコントロールゲート,ダミーセルフローティングゲート及びダミーセルコントロールゲートとダミーセルフローティングゲートとの間のダミーセルゲート間絶縁膜を含む積層構造を有するダミーセルトランジスタDC0〜DC15とを備える。ここで、「コントロールゲート」,「フローティングゲート」及び「コントロールゲート」と「フローティングゲート」の間の「ゲート間絶縁膜」はいずれも通常の積層構造からなるスタックゲート構造を有する不揮発性半導体記憶装置のメモリセルトランジスタの構成要素に対応しているため、詳細な説明は省略する。又、「ダミーセルコントロールゲート」,「ダミーセルフローティングゲート」及び「ダミーセルコントロールゲート」と「ダミーセルフローティングゲート」との間の「ダミーセルゲート間絶縁膜」はいずれも通常の積層構造からなるスタックゲート構造を有する不揮発性半導体記憶装置のメモリセルトランジスタの構成要素と同様の構成要素に対応しているため、詳細な説明は省略する。
(NAND型メモリセルアレイ)
本発明の第1の実施の形態に係る不揮発性半導体記憶装置として、NAND型のメモリセルアレイの回路構成は、図1に示すように、カラム方向に延伸する複数のビット線…BLj-1,BLj,…及びダミービット線DBLと、ロウ方向に延伸する複数のワード線WL0〜WL15と、ビット線…BLj-1,BLj,…とワード線WL0〜WL15との交差部に配置され、ワード線WL0〜WL15に接続されたコントロールゲート,フローティングゲート及びコントロールゲートとフローティングゲートの間のゲート間絶縁膜を含む積層構造を有するメモリセルトランジスタM0〜M15と、ダミービット線DBLとワード線WL0〜WL15との交差部に配置され、ワード線WL0〜WL15に接続されたダミーセルコントロールゲート,ダミーセルフローティングゲート及びダミーセルコントロールゲートとダミーセルフローティングゲートとの間のダミーセルゲート間絶縁膜を含む積層構造を有するダミーセルトランジスタDC0〜DC15とを備える。ここで、「コントロールゲート」,「フローティングゲート」及び「コントロールゲート」と「フローティングゲート」の間の「ゲート間絶縁膜」はいずれも通常の積層構造からなるスタックゲート構造を有する不揮発性半導体記憶装置のメモリセルトランジスタの構成要素に対応しているため、詳細な説明は省略する。又、「ダミーセルコントロールゲート」,「ダミーセルフローティングゲート」及び「ダミーセルコントロールゲート」と「ダミーセルフローティングゲート」との間の「ダミーセルゲート間絶縁膜」はいずれも通常の積層構造からなるスタックゲート構造を有する不揮発性半導体記憶装置のメモリセルトランジスタの構成要素と同様の構成要素に対応しているため、詳細な説明は省略する。
更に、本発明の第1の実施の形態に係る不揮発性半導体記憶装置は、上述のNAND型のメモリセルアレイに対して、ダミーセルトランジスタDC0〜DC15の読み出しデータをダミーセルトランジスタDC0〜DC15に書き込まれた既知のパターンデータと比較し、ダミーセルトランジスタDC0〜DC15のしきい値電圧シフトの方向を把握し、しきい値シフトに応じて、モリセルトランジスタM0〜M15の読み出ししきい値電圧を調整するワード線電圧トリミング回路12(図3及び図6乃至図8参照)とを備える。
NANDセルユニット24は、図1に詳細に示すように、メモリセルトランジスタM0〜M15と、選択ゲートトランジスタSG1、SG2から構成される。選択ゲートトランジスタSG1のドレインは、ビット線コンタクトCBを介して、ビット線…BLj-1,BLj,…に対して接続され、選択ゲートトランジスタSG2のソースは、ソース線コンタクトCSを介して、共通のソース線SLに接続されている。
一方、NANDダミーセルユニット25は、図1に詳細に示すように、ダミーセルトランジスタDC0〜DC15と、選択ゲートトランジスタSG1、SG2から構成される。選択ゲートトランジスタSG1のドレインは、ビット線コンタクトCBを介して、ダミービット線DBLに対して接続され、選択ゲートトランジスタSG2のソースは、ソース線コンタクトCSを介して、共通のソース線SLに接続されている。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置では、NAND型フラッシュEEPROMの構造を基本構造としており、pウェル若しくは半導体基板上に形成されたゲート絶縁膜をトンネル絶縁膜とし、更にゲート絶縁膜上に配置されたフローティングゲート、ゲート間絶縁膜、コントロールゲートからなるスタックゲート構造のメモリセルトランジスタを備えている。各メモリセルトランジスタM0〜M15のソース・ドレイン拡散層を介して複数個のメモリセルトランジスタM0〜M15がビット線…BLj-1,BLj,…が延伸するカラム方向に直列に接続される。更に、NANDセルユニット24は、ビット線…BLj-1,BLj,…に直交するワード線WL0〜WL15が延伸するロウ方向に複数並列に配置されている。
NANDダミーセルユニット25に関してもNAND型フラッシュEEPROMの構造を基本構造としており、pウェル若しくは半導体基板上に形成されたゲート絶縁膜をトンネル絶縁膜とし、更にゲート絶縁膜上に配置されたフローティングゲート、ゲート間絶縁膜、コントロールゲートからなるスタックゲート構造のメモリセルを備えている。各ダミーセルトランジスタDC0〜DC15のソース・ドレイン拡散層を介して複数個のダミーセルトランジスタDC0〜DC15がダミービット線DBLが延伸するカラム方向に直列に接続される。図1の例では、NANDダミーセルユニット25は1個配置されている例が示されているが、NANDダミーセルユニット25は、ビット線…BLj-1,BLj,…に直交するワード線WL0〜WL15が延伸するロウ方向に複数並列に配置されていても良い。
又、図1から明らかなように、選択ゲートトランジスタSG1のゲート電極には選択ゲート線SGDが接続され、選択ゲートトランジスタSG2のゲート電極には選択ゲート線SGSが接続される。図1に示すように、選択ゲート線SGD,SGSは、NANDセルユニット24,NANDダミーセルユニット25に対して、共通に接続されている。
同様に、ワード線WL0〜WL15は、図1に示すように、NANDセルユニット24,NANDダミーセルユニット25に対して、共通に接続されている。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置によれば、書き込み又は消去の対象となるメモリセルトランジスタM0〜M15と、ダミーセルトランジスタDC0〜DC15が、それぞれ同一のワード線WL0〜WL15に接続される点が特徴的な構成である。ダミーセルトランジスタDC0〜DC15を読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタM0〜M15を読み出す際の読み出ししきい値電圧をシフトさせる。
ダミーセルトランジスタDC0〜DC15の読み出しデータを既知の特定データパターンと比較することにより、同一ページ上にある本体メモリセルトランジスタM0〜M15にしきい値シフトによりエラーが発生したか否かを検出することが可能になる。ダミーセルトランジスタDC0〜DC15のエラーパターンにより本体メモリセルトランジスタM0〜M15のしきい値シフトの方向を検出し、ワード線WL0〜WL15に接続されたコントロールゲートに印加される電圧を微調整して再読み出しすることにより、正しい本体メモリセルトランジスタM0〜M15のデータに訂正することが可能になる。
結果として、複数個のダミーセルトランジスタDC0〜DC15のデータ変化により、データを保持するメモリセルトランジスタM0〜M15のしきい値シフトを検出する機能を有する不揮発性半導体記憶装置を提供することができる。
尚、第1の実施の形態に係る不揮発性半導体記憶装置の例では、図1に示すように、NANDセルユニット24内で接続されるメモリセルトランジスタM0〜M15の数は16個の例が示されているが、16個に限定される必要は無く、32個、64個、128個、256個等であっても、或いは8個、4個、2個等であっても良いことは勿論である。NANDダミーセルユニット25内で接続されるダミーセルトランジスタDC0〜DC15の数は、NANDセルユニット24内で接続されるメモリセルトランジスタM0〜M15の数に対応していることが望ましい。更に又、配置されるダミーセルユニット25の数は1個に限定必要は無く、メモリセルトランジスタM0〜M15のしきい値シフトの検出性能を高くする上では、複数個並列に配列した方が良い。
図2は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置において、NANDメモリセル領域26とNANDダミーセル領域27の配置を模式的に示すブロック構成図である。NANDメモリセル領域26は、図1に示したNANDセルユニット24をロウ方向に複数個並列に配置した構成を備え、NANDダミーセル領域27は、図1に示したNANDダミーセルユニット25をロウ方向に複数個並列に配置した構成を備える。図2(a)は、NANDダミーセル領域27をNANDメモリセル領域26の片側にまとめて配置する構成例である。図2(b)は、NANDメモリセル領域26を複数個のブロックに分割し、各々分割されたNANDメモリセル領域26毎にNANDダミーセル領域27を配置する構成例を示す。
(全体ブロック構成)
本発明の第1の実施の形態に係る不揮発性半導体記憶装置10の全体構成は、図3に示される。本発明の第1の実施の形態に係る不揮発性半導体記憶装置10の主要な構成は、メモリセル領域18とダミーセル領域20を備えるメモリセルアレイ1と、ワード線電圧トリミング回路12とを備える。ワード線電圧トリミング回路12は、ダミーセルデータを既知のパターンデータと比較する比較回路3と、これらの比較データを蓄積するROM9を内蔵し,メモリセル領域18の読み出ししきい値シフトを制御するCPU7とを備える。図3の不揮発性半導体記憶装置10は、例えば、外部のホスト回路22に接続されてメモリカードを構成することができる。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置10の全体構成は、図3に示される。本発明の第1の実施の形態に係る不揮発性半導体記憶装置10の主要な構成は、メモリセル領域18とダミーセル領域20を備えるメモリセルアレイ1と、ワード線電圧トリミング回路12とを備える。ワード線電圧トリミング回路12は、ダミーセルデータを既知のパターンデータと比較する比較回路3と、これらの比較データを蓄積するROM9を内蔵し,メモリセル領域18の読み出ししきい値シフトを制御するCPU7とを備える。図3の不揮発性半導体記憶装置10は、例えば、外部のホスト回路22に接続されてメモリカードを構成することができる。
不揮発性半導体記憶装置10において、メモリセルアレイ1は図1及び図2に示したようなNAND型のEEPROMセルからなる電気的にデータを書き換え可能なメモリセルトランジスタがロウ方向及びカラム方向にマトリックス状に配置されている。メモリセルアレイ1内はメモリセル領域18とダミーセル領域20に分割されている。メモリセル領域18は図2に示したNANDメモリセル領域26に対応し、ダミーセル領域20はNANDダミーセル領域27に対応する。分割の方法は2分割に限らず、複数個に分割されていても良いことは、図2(b)に示す例と同様である。
このメモリセルアレイ1には、ビット線を制御するためのビット線制御回路2と、ワード線を制御するためのワード線制御回路6が接続されている。
ビット線制御回路2は、ビット線…BLj-1,BLj,…に接続された複数のセンスアンプを含んでいる。このビット線制御回路2は、ビット線…BLj-1,BLj,…を介してメモリセルアレイ1中のメモリセルトランジスタM0〜M15のデータを読み出したり、ビット線を介してメモリセルアレイ1中のメモリセルトランジスタの状態を検出したり、ビット線を介してメモリセルアレイ1中のメモリセルトランジスタに書き込み電圧を印加してメモリセルトランジスタに書き込みを行う。
ビット線制御回路2には、カラムデコーダ13、データ入出力バッファ4が接続されている。ビット線制御回路2内のセンスアンプはカラムデコーダ13によって選択される。センスアンプに読み出されたメモリセルトランジスタM0〜M15のデータは、データ入出力バッファ4を介してデータ入出力端子5から外部のホスト回路22へ出力される。
また、外部からデータ入出力端子5に入力された書き込みデータは、データ入出力バッファ4を介して、カラムデコーダ13によって選択されたビット線制御回路2に入力される。
ワード線制御回路6は、メモリセルアレイ1中のワード線WL0〜WL15を選択し、選択されたワード線WL0〜WL15に読み出し、書き込みあるいは消去に必要な電圧を印加する。
図3に示すように、メモリセルアレイ1、ビット線制御回路2、カラムデコーダ13、データ入出力バッファ4、及びワード線制御回路6は、CPU7に接続され、このCPU7によって制御される。又、CPU7は、制御信号入力端子8に接続され、外部のホスト回路22から制御信号入力端子8を介して入力される制御信号によって制御される。
比較回路3は、ビット線制御回路2に接続され、ダミーセル領域20のダミーセルデータを既知のパターンデータと比較し、比較した結果をCPU7内のROM9に蓄積する。CPU7は、ROM9内に蓄積された比較データに基づいて、メモリセル領域18の読み出ししきい値シフトを制御する。具体的には、書き込み又は消去の対象となるメモリセルトランジスタM0〜M15と、ダミーセルトランジスタDC0〜DC15が、それぞれ同一のワード線WL0〜WL15に接続されることから、ダミーセルトランジスタDC0〜DC15のデータを読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタM0〜M15を読み出す際の読み出ししきい値電圧をシフトさせる。
ビット線制御回路2、カラムデコーダ13、ワード線制御回路6、及びCPU7は書き込み回路、及び読み出し回路を構成している。
又、ROM9を含むCPU7及び比較回路7は、メモリセルアレイ1内のダミーセル領域20と共に、メモリセル領域18内のメモリセルトランジスタのワード線電圧トリミング回路を構成する。
メモリセルアレイ1は、複数のブロックBLKを含んでいる。各ブロックは、複数のNANDセルユニット24により構成され、このブロック単位でデータが消去される。
更に、メモリセルトランジスタM0〜M15に対するデータの書き込み、読み出しは外部アドレスに応じて、ワード線WL0〜WL15の内、例えば1本のワード線WLが選択され、1ページ毎に行われる。1ページ分のメモリセルトランジスタから読み出されたデータは各ビット線…BLj-1,BLj,…を介して対応するセンスアンプにより検出される。
(NAND型フラッシュメモリのフォーマット)
図4は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置10に適用する、例えば、128MビットのNAND型フラッシュメモリのフォーマットを示している。このNAND型フラッシュメモリは、例えば1024個の物理的なメモリブロックに分割されている。1ページはデータの書き込み及び読み出しの基本的な単位である。1ページは528バイトにより構成され、この内512バイトはユーザが使用可能なデータ領域DRであり、残りの16バイトは冗長領域RDRである。この冗長領域RDRはエラー訂正符号及び管理情報等の格納に使用される。又、冗長領域RDRの一部のリザーブド領域にダミーセルトランジスタのダミーデータを蓄積することができる。或いは又、図4には図示されていないが、ダミーセルトランジスタのダミーデータを蓄積する領域としてαバイト分を余分に設定し、1ページを(512+16+α)バイトにより設定することができる。
図4は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置10に適用する、例えば、128MビットのNAND型フラッシュメモリのフォーマットを示している。このNAND型フラッシュメモリは、例えば1024個の物理的なメモリブロックに分割されている。1ページはデータの書き込み及び読み出しの基本的な単位である。1ページは528バイトにより構成され、この内512バイトはユーザが使用可能なデータ領域DRであり、残りの16バイトは冗長領域RDRである。この冗長領域RDRはエラー訂正符号及び管理情報等の格納に使用される。又、冗長領域RDRの一部のリザーブド領域にダミーセルトランジスタのダミーデータを蓄積することができる。或いは又、図4には図示されていないが、ダミーセルトランジスタのダミーデータを蓄積する領域としてαバイト分を余分に設定し、1ページを(512+16+α)バイトにより設定することができる。
図5(a),(b)は、図4に示すNAND型フラッシュメモリの物理フォーマットの一例を示している。図5(a)は、データ領域DRの構成を示し、図5(b)は、冗長領域RDRに書き込まれるシステムの管理データの例を示している。図5(b)の例では、冗長領域RDR内のリザーブド領域にダミーセルトランジスタのダミーデータを蓄積することができる。図5(b)の冗長領域RDR内のリザーブド領域を利用する場合には、ダミーセルトランジスタのダミーデータを蓄積する領域として4バイト分を冗長領域RDRの内部に設定し、1ページを(512+16)バイトにより設定することができる。
尚、図5(c)は、図5(b)におけるダミーセルトランジスタのダミーデータを蓄積するリザーブド領域を、例えば、外部のROM9内に蓄積し、追加されたリザーブド領域RDRAとして構成するフォーマット例を示している。図5(c)の追加されたリザーブド領域RDRAを利用する場合には、ダミーセルトランジスタのダミーデータを蓄積する領域としてmバイト分を余分に設定し、NAND型フラッシュメモリ全体として、(512+16+m)バイトとすることができる。
図5(b)において、冗長領域RDRは、更に、データステータスフラグ、ブロックアドレス領域1,2を有している。このブロックステータスフラグは、1ブロックが32ページにより構成されている場合、1ブロックについて32ビット設けられている。即ち、各ページに1ビットのブロックステータスフラグが配置されている。このブロックステータスフラグに、対応するブロックが正常ブロックであるか、不良ブロックであるかを示すデータが書き込まれる。正常ブロックの場合、ブロックステータスフラグに“FFh”が書き込まれる。
又、ブロックステータスフラグのデータに2ビット以上のデータ“0”が含まれた場合、そのブロックは不良ブロックであるものと判断するように定義されている。更に、出荷時に不良ブロックと判断された場合、ブロックステータスフラグに“00h”が書き込まれる。ユーザが使用中に後発的に不良ブロックが発生した場合、そのブロックに対応するブロックステータスフラグに“F0h”が書き込まれ、正常なブロックと区別される。ユーザ使用時において、メモリセルトランジスタに対して、例えば、書き込み或いは消去が正常に行われなかったと判断された場合、このメモリセルトランジスタを含む領域は、不良ブロックであると認識され、ブロックステータスフラグに不良ブロックである旨のデータが格納される。このため、不良ブロックを示すデータが書き込まれたブロックに格納されたデータは参照されなくなる。
又、冗長領域RDRは、エラー訂正用の符号を格納するECC領域1及びECC領域2を有し、このエラー訂正用の符号を用いて、リード時にデータが正常か否かを判断できるようになされている。このエラー訂正用の符号を用いてデータが訂正不可能である場合、このデータを含む領域は不良ブロックとして認識され、ブロックステータスフラグに不良ブロックである旨のマーキングが施される。このため、このブロックに格納されているデータは以後参照されなくなる。
(ワード線電圧トリミング回路)
本発明の第1の実施の形態に係る不揮発性半導体記憶装置において、ワード線電圧トリミング機能を実現するためのワード線電圧トリミング回路12は、図6に示すように、メモリセル領域18とダミーセル領域20を備えるメモリセルアレイ1に接続され、比較回路3を含むCPU7とCPU7に接続されるROM9とを備える。CPU7内の比較回路3は、ダミーセルデータを既知のパターンデータと比較し、比較した結果をCPU7に接続されたROM9に蓄積する。CPU7は、ROM9内に蓄積された比較データに基づいて、メモリセル領域18の読み出ししきい値シフトを制御する。具体的には、書き込み又は消去の対象となるメモリセルトランジスタM0〜M15と、ダミーセルトランジスタDC0〜DC15が、それぞれ同一のワード線WL0〜WL15に接続されることから、ダミーセルトランジスタDC0〜DC15のデータを読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタM0〜M15を読み出す際の読み出ししきい値電圧をシフトさせる。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置において、ワード線電圧トリミング機能を実現するためのワード線電圧トリミング回路12は、図6に示すように、メモリセル領域18とダミーセル領域20を備えるメモリセルアレイ1に接続され、比較回路3を含むCPU7とCPU7に接続されるROM9とを備える。CPU7内の比較回路3は、ダミーセルデータを既知のパターンデータと比較し、比較した結果をCPU7に接続されたROM9に蓄積する。CPU7は、ROM9内に蓄積された比較データに基づいて、メモリセル領域18の読み出ししきい値シフトを制御する。具体的には、書き込み又は消去の対象となるメモリセルトランジスタM0〜M15と、ダミーセルトランジスタDC0〜DC15が、それぞれ同一のワード線WL0〜WL15に接続されることから、ダミーセルトランジスタDC0〜DC15のデータを読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタM0〜M15を読み出す際の読み出ししきい値電圧をシフトさせる。
図7は、図3に示した本発明の第1の実施の形態に係る不揮発性半導体記憶装置10内から、図6とは別のワード線電圧トリミング回路12を抽出して示したブロック構成図である。図6の構成との差は、比較回路3をCPU7の外部に配置し、ROM9をCPU7の内部に配置した点である。変形例として、比較回路3及びROM9を共にCPU7の内部に配置しても良い。或いは又、比較回路3及びROM9を共にCPU7の外部に配置しても良いことは勿論である。更に又、図6及び図7の例では、ROM9を配置しているが、図5(b)において示したように、冗長領域RDR内のリザーブド領域を利用することもできる。この場合には、特にROM9を配置する必要はないため、構成が簡略化されるという利点がある。
更に別のワード線電圧トリミング回路12のブロック構成例は、図8に示すように、メモリセル領域18とダミーセル領域20を備えるメモリセルアレイ1に接続され、参照回路21とコマンド回路23と備える。図8に示すワード線電圧トリミング回路12では、不揮発性半導体記憶装置10の外部にコマンド回路23を配置し、不揮発性半導体記憶装置10の内部に配置された参照回路21において比較参照されたダミーセルトランジスタのダミーデータに基づいて外部のコマンド回路23を動作させて、メモリセル領域18内のメモリセルトランジスタに印加するワード線電圧をトリミングする機能を有する。図8の例では、図5(b)において示したように、冗長領域RDR内のリザーブド領域を利用することから、ROM9を配置していない。尚、図8の参照回路21は、図7における比較回路3と同様に構成しても良い。又、コマンド回路23は、CPU7と同様に構成しても良い。
(ワード線電圧トリミング動作)
NAND型フラッシュメモリにおいてオーバープログラムや微小リークによりメモリセルトランジスタのしきい値がシフトする場合、同一ページ上にあるメモリセルトランジスタのしきい値は同じ方向にシフトする傾向がある。このことから、各ページ毎に、データを記憶する本体メモリセルトランジスタとは別に、複数個のダミーセルトランジスタを配置し、特定のデータパターンを書き込む。このダミーセルトランジスタのデータがどのように変化するかをモニターし、本体メモリセルトランジスタから正しいメモリセルデータが読み出せなくなったときにそのページのメモリセルトランジスタのしきい値が高くなる方向にシフトしたのか、低くなる方向にシフトしたのかを検出する。検出された結果により、データを読み出すときにコントロールゲートに接続されたワード線WLに印加される電圧を微調整して再度読み出しを行う。
NAND型フラッシュメモリにおいてオーバープログラムや微小リークによりメモリセルトランジスタのしきい値がシフトする場合、同一ページ上にあるメモリセルトランジスタのしきい値は同じ方向にシフトする傾向がある。このことから、各ページ毎に、データを記憶する本体メモリセルトランジスタとは別に、複数個のダミーセルトランジスタを配置し、特定のデータパターンを書き込む。このダミーセルトランジスタのデータがどのように変化するかをモニターし、本体メモリセルトランジスタから正しいメモリセルデータが読み出せなくなったときにそのページのメモリセルトランジスタのしきい値が高くなる方向にシフトしたのか、低くなる方向にシフトしたのかを検出する。検出された結果により、データを読み出すときにコントロールゲートに接続されたワード線WLに印加される電圧を微調整して再度読み出しを行う。
複数個のNANDダミーセルユニットを含むNANDダミーセル領域27を、NANDメモリセル領域26の片側に配置する本発明の第1の実施の形態に係る不揮発性半導体装置のメモリセルアレイの回路構成を図9に示す。
NAND型フラッシュメモリでは、NANDメモリセル領域26からなる本体セル部分に関しては、通常1ページあたりのデータサイズは528バイト(データ部512バイト+冗長部16バイト)、或いは2112バイト(データ部2048バイト+冗長部64バイト)となっている。本発明の第1の実施の形態に係る不揮発性半導体装置においては、このようなNANDメモリセル領域26に対して、複数個のNANDダミーセルユニットを含むNANDダミーセル領域27を、例えばαバイト分追加して1ページを構成する。したがって、メモリセルフォーマットは、データ部512バイト+冗長部16バイト+ダミーセル部αバイト或いは、データ部2048バイト+冗長部64バイト+ダミーセル部4αバイトとして構成することができる。
(消去動作時)
NANDメモリセル領域26からなる本体メモリセルトランジスタ部分のメモリブロックが消去される際には、そのメモリブロックに含まれるすべてのページのダミーセルトランジスタも同じように消去される。
NANDメモリセル領域26からなる本体メモリセルトランジスタ部分のメモリブロックが消去される際には、そのメモリブロックに含まれるすべてのページのダミーセルトランジスタも同じように消去される。
(書き込み動作時)
図10に本発明の第1の実施の形態に係る不揮発性半導体装置に適用するデータ書き込み例を示す。NANDメモリセル領域26からなる本体メモリセルトランジスタ部分が書き込みされた際には、書き込まれたデータがどんなデータにも関わらず、同一ページのダミーセルトランジスタには、“0”と“1”の両データからなる既知のデータが書き込まれる。同一ページのダミーセルトランジスタのデータ書き込みとしては、例えば、“0101010101010101・・・・・”,或いは、“0000000011111111・・・・・”のようなパターンを利用することができる。
図10に本発明の第1の実施の形態に係る不揮発性半導体装置に適用するデータ書き込み例を示す。NANDメモリセル領域26からなる本体メモリセルトランジスタ部分が書き込みされた際には、書き込まれたデータがどんなデータにも関わらず、同一ページのダミーセルトランジスタには、“0”と“1”の両データからなる既知のデータが書き込まれる。同一ページのダミーセルトランジスタのデータ書き込みとしては、例えば、“0101010101010101・・・・・”,或いは、“0000000011111111・・・・・”のようなパターンを利用することができる。
(読み出し動作時)
図11に、データ“0”,“1”それぞれのメモリセルトランジスタのしきい値電圧Vthの分布と、読み出し時のワード線電圧VWLの例を示す。それぞれのデータのしきい値電圧分布の中間のワード線電圧VWLをワード線WLに印加することにより、データ“0”のメモリセルトランジスタはオフ、データ“1”のメモリセルトランジスタはオンとなり、“0”,“1”それぞれのデータを正しく識別することができる。
図11に、データ“0”,“1”それぞれのメモリセルトランジスタのしきい値電圧Vthの分布と、読み出し時のワード線電圧VWLの例を示す。それぞれのデータのしきい値電圧分布の中間のワード線電圧VWLをワード線WLに印加することにより、データ“0”のメモリセルトランジスタはオフ、データ“1”のメモリセルトランジスタはオンとなり、“0”,“1”それぞれのデータを正しく識別することができる。
図12に、メモリセルトランジスタのしきい値電圧Vthが低レベルシフトしたときの分布例を示す。この例では、データ“0”の分布が読み出し時のワード線電圧VWLを越える(下回る)ところまでシフトしており、一部のデータ“0”のメモリセルトランジスタがデータ“1”のメモリセルトランジスタとして誤って読み出される。
図13に、ワード線電圧VWL1をワード線電圧VWL2に微調整して再読み出しする例を示す。ダミーセルトランジスタのデータの変化をモニターして、そのページのメモリセルトランジスタのしきい値Vthがどのようにシフトしたかを検出する。その結果により、
本発明の第1の実施の形態に係る不揮発性半導体記憶装置が備えるワード線電圧トリミング回路のトリミング機能を用いて、シフトしたデータ“0”,“1”それぞれの分布の中間にワード線電圧VWL2を設定することにより、データ“0”と“1”が正しく読み出されるようになる。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置が備えるワード線電圧トリミング回路のトリミング機能を用いて、シフトしたデータ“0”,“1”それぞれの分布の中間にワード線電圧VWL2を設定することにより、データ“0”と“1”が正しく読み出されるようになる。
図14に、メモリセルトランジスタのしきい値電圧Vthが高レベルシフトしたときの別の分布例を示す。この例では、データ“1”の分布が読み出し時のワード線電圧VREADを越える(上回る)ところまでシフトしており、一部のデータ“1”のメモリセルトランジスタがデータ“0”のメモリセルトランジスタとして誤って読み出される。したがって、(a)の状態から(b)の状態に示すように、読み出し時のワード線電圧VREADを微調整して再読み出しする。ダミーセルトランジスタのデータの変化をモニターして、そのページのメモリセルトランジスタのしきい値Vthがどのようにシフトしたかを検出する。その結果により、本発明の第1の実施の形態に係る不揮発性半導体記憶装置が備えるワード線電圧トリミング回路のトリミング機能を用いて、シフトしたデータ“0”,“1”それぞれの分布の中間にワード線電圧VREADを設定することにより、データ“0”と“1”が正しく読み出されるようになる。
(コントロール手法の例)
以下に、ダミーセルトランジスタによりメモリセルトランジスタのしきい値のシフトを検出する手法を用いたデータ読み出し手順の例を示す。
以下に、ダミーセルトランジスタによりメモリセルトランジスタのしきい値のシフトを検出する手法を用いたデータ読み出し手順の例を示す。
NANDメモリセル領域26に含まれる本体メモリセルトランジスタを読み出すときには、誤り訂正符号回路(ECC)或いは誤り検出符号回路(EDC)で少数ビットのエラーの訂正、検出を行う。それと同時にダミーセルトランジスタのデータも読み出し、書き込まれていた既知の特定データに誤りがないか検証する。
ダミーセルトランジスタのエラービット数が、あらかじめ設定しておいた基準値をこえていた場合、そのページのメモリセルトランジスタ全体に共通のデータ破壊が生じたと判断し、以下の処置を行う。
ダミーセルトランジスタのデータのうち特定数を超える複数の“0”データ(“1”データ)がエラーとなっていた場合、そのページ全体のメモリセルトランジスタのしきい値が、データ“0”→“1”(“1”→“0”)となる方向にシフトしたと判断する。そして、データを読み出すページのワード線WLに印加されるワード線電圧を微調整し、トリミング動作前のワード線電圧レベルよりも“1”データ(“0”データ)のしきい値に近づく方向へシフトさせて、再度本体メモリセルトランジスタとダミーセルトランジスタのデータを読み出す。
ダミーセルトランジスタのエラービット数が、基準値を下回っていた場合、本体メモリセルトランジスタのデータも修正されて正しいデータが読み出されたと判断する。
本発明の第1の実施の形態に係る半導体記憶装置によれば、少数ビットのエラーの訂正、検出を行うECC、EDCでは対処できないような、ダミーセルトランジスタのエラービット数が、あらかじめ設定しておいた基準値をこえていた場合にも対処することができ、あらかじめ設定しておいた基準値をこえたエラーの救済も可能である。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置のトリミング動作は、図15に示す様に簡略化されたフローチャート図として表すことができる。
即ち、本発明の第1の実施の形態に係る不揮発性半導体記憶装置の動作方法は、例えば、共通のワード線WL0〜WL15に接続したメモリセルトランジスタM0〜M15とダミーセルトランジスタDC0〜DC15とを備える不揮発性半導体記憶装置において、以下のステップを有する。
(a)まず、ステップS0において、メモリセルトランジスタ及びダミーセルトランジスタの読み出し命令を開始する。
(b)次に、ステップS1において、メモリセルトランジスタのデータを読み出す。
(c)次に、ステップS2において、メモリセルトランジスタと共通のワード線に接続されたダミーセルトランジスタのデータを読み出し、特定のデータパターンを書き込まれたダミーセルトランジスタのデータがどのように変化するかを比較しモニターする。
(d)次に、ステップS3において、本体メモリセルトランジスタから正しいメモリセルデータが読み出せるかどうかを判断する。
(e)ステップS3において、NOである場合には、ステップS4に移行し、検出された結果により、データを読み出すときにコントロールゲートに接続されたワード線WLに印加されるワード線電圧を微調整して、ステップS1に移行し、再度読み出しを行う。
(f)ステップS3において、YESである場合には、ステップS5に移行し、本体メモリセルトランジスタから正しいメモリセルデータが読み出されたとして終了する。
或いは又、本発明の第1の実施の形態に係る不揮発性半導体記憶装置のトリミング動作は、図16に示すように、図15に比較し更に詳細なフローチャート図として表すことができる。
(a)まず、ステップS0において、メモリセルトランジスタ及びダミーセルトランジスタの読み出し命令を開始する。
(b)次に、ステップS1において、メモリセルトランジスタのデータを読み出す。
(c)次に、ステップS2において、ダミーセルトランジスタのデータを読み出し、特定のデータパターンを書き込まれたダミーセルトランジスタのデータがどのように変化するかを比較しモニターする。
(d)次に、ステップS3において、本体メモリセルトランジスタから正しいメモリセルデータが読み出せるかどうかを判断する。
(e)ステップS3において、NOである場合には、ステップS6に移行し、検出された結果により、データ“0”がデータ“1”と読み出し誤動作しているかどうかを判断する。
(f1)次に、ステップS6において、YESであるならば、読み出しワード線電圧VWLを微調整し、“1”データ側にシフトするようにトリミングし、ステップS1へ移行し、再度読み出しを行う。
(f2)ステップS6において、NOであるならば、読み出しワード線電圧VWLを微調整し、“0”データ側にシフトするようにトリミングし、ステップS1に移行し、再度読み出しを行う。
(g)ステップS3において、YESである場合には、ステップS5に移行し、本体メモリセルトランジスタから正しいメモリセルデータが読み出されたとして終了する。
(多値論理動作)
本発明の第1の実施の形態に係る不揮発性半導体記憶装置は、多値論理データを取り扱うこともできる。例えば、図17に示すように、“01”,“00”,“10”,“11”で表される4値論理のしきい値電圧分布を利用することによって、4値論理データを取り扱うことができる。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置は、多値論理データを取り扱うこともできる。例えば、図17に示すように、“01”,“00”,“10”,“11”で表される4値論理のしきい値電圧分布を利用することによって、4値論理データを取り扱うことができる。
更に又、本発明の第1の実施の形態に係る不揮発性半導体記憶装置に適用する多値NAND型不揮発性メモリの動作方法として、図17内に示すように、偶数ページを割り当てる下位ビットに常にデータ“1”を書き込み、奇数ページを割り当てる上位ビットにデータを格納するようにすれば、4値のメモリセルを2値として使用することもできる。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置に適用する多値NAND型不揮発性メモリの構成は、例えば、2値コードを記憶する領域と4値ユーザデータを記憶する領域とから構成することもできる。2値コードを記憶する領域内においては、奇数ページは不使用とし、偶数ページにのみ2値データとしてのコード情報を記憶する。一方、4値ユーザデータを記憶する領域内においては、4値データとしてユーザデータを偶数ページ,奇数ページのいずれにも記憶する構成を採用する。
図18は、4値論理データを適用する本発明の第1の実施の形態に係る不揮発性半導体記憶装置のトリミング動作において、連続するメモリセルユニット46に対して、“11”,“10”,“00”,“01”で表される繰り返しパターンを配置する例を示す。
複数個のNANDダミーセルユニットを含むNANDダミーセル領域27を、NANDメモリセル領域26の片側に配置する本発明の第1の実施の形態に係る不揮発性半導体装置のメモリセルアレイの回路構成において、NANDダミーセルユニットに対して、“11”,“10”,“00”,“01”で表される4値論理の繰り返しパターンの配置例を図19に示す。
4値論理のNAND型フラッシュメモリにおいても、NANDメモリセル領域26からなる本体メモリセルトランジスタ部分に関しては、通常1ページあたりのデータサイズは528バイト(データ部512バイト+冗長部16バイト)、或いは2112バイト(データ部2048バイト+冗長部64バイト)となっている。本発明の第1の実施の形態に係る不揮発性半導体装置においては、このような4値論理のNANDメモリセル領域26に対して、複数個のNANDダミーセルユニットを含む4値論理のNANDダミーセル領域27を、例えばαバイト分追加して1ページを構成する。したがって、メモリセルフォーマットは、データ部512バイト+冗長部16バイト+ダミーセル部αバイト或いは、データ部2048バイト+冗長部64バイト+ダミーセル部4αバイトとして構成する。
(メモリカードへの適用例)
本発明の第1の実施の形態に係る不揮発性半導体記憶装置のメモリカードへの適用例は、図20に示す様に表される。図20は、ホスト回路22とメモリカード16を含む構成を示すブロック図である。ホスト回路22は、接続されるメモリカード16に対してアクセスを行うためのハードウェア及びソフトウェア(システム)を備えている。ここで、NAND型フラッシュメモリのメモリセルアレイ1は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置の構成を示す図9或いは図19と同様に、NANDメモリセル領域26とNANDダミーセル領域27に分割されているが、ここでは図示を省略する。
本発明の第1の実施の形態に係る不揮発性半導体記憶装置のメモリカードへの適用例は、図20に示す様に表される。図20は、ホスト回路22とメモリカード16を含む構成を示すブロック図である。ホスト回路22は、接続されるメモリカード16に対してアクセスを行うためのハードウェア及びソフトウェア(システム)を備えている。ここで、NAND型フラッシュメモリのメモリセルアレイ1は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置の構成を示す図9或いは図19と同様に、NANDメモリセル領域26とNANDダミーセル領域27に分割されているが、ここでは図示を省略する。
メモリカード16は、ホスト回路22に接続されたときに電源供給を受けて動作し、ホスト回路22からのアクセスに応じた処理を行う。このメモリカード16は、更にコントローラ15を備える。
NAND型フラッシュメモリのメモリセルアレイ1は、NANDメモリセル領域26とNANDダミーセル領域27を含み、例えば、0.09μmプロセス技術を用いて製作される。即ち、NAND型フラッシュメモリのデザインルールは、0.01μm未満となっている。
コントローラ15は、CPU7及びROM9の他に、メモリインタフェース部130、ホストインタフェース部120、バッファ14、及びRAM11を搭載している。CPU7は、図6と同様に比較回路3を内蔵している。また、コントローラ15は、NAND型フラッシュメモリ1内部の物理状態(何処の物理ブロックアドレスに、何番目の論理セクタアドレスデータが含まれているか、或いは、何処のブロックが消去状態であるか)を管理するものとして構築されている。
メモリインタフェース部130は、コントローラ15とメモリセルアレイ1との間のインタフェース処理を行うものである。ホストインタフェース部120は、コントローラ15とホスト回路22との間のインタフェース処理を行うものである。
バッファ14は、ホスト回路22から送られてくるデータをメモリセルアレイ1へ書き込む際に、一定量のデータ(例えば1ページ分)を一時的に記憶したり、メモリセルアレイ1から読み出されるデータをホスト回路22へ送り出す際に、一定量のデータを一時的に記憶したりするものである。
CPU7は、メモリカード16全体の動作を制御し、例えば、メモリカード16が電源供給を受けた際に、ROM9の中に格納されている制御プログラム等のファームウェアに従って所定の処理を実行することにより、各種のテーブルをRAM11上で作成したり、ホスト回路22から書き込みコマンド,読み出しコマンド,消去コマンドを受けてメモリセルアレイ1のNANDメモリセル領域26上の該当領域に対するアクセスを実行したり、バッファ14を通じたデータ処理を制御したりする。
ROM9は、CPU7により使用される制御プログラム等を格納するメモリである。
比較回路3は、ダミーセルデータを既知のパターンデータと比較し、比較した結果をCPU7に接続されたROM9に蓄積する。CPU7は、ROM9内に蓄積された比較データに基づいて、NANDメモリセル領域26の読み出ししきい値シフトを制御する。具体的には、書き込み又は消去の対象となるメモリセルトランジスタと、ダミーセルトランジスタが、それぞれ同一のワード線に接続されることから、ダミーセルトランジスタのデータを読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタを読み出す際の読み出ししきい値電圧をシフトさせる。
RAM11は、CPU7の作業エリアとして使用され、各種のテーブルを記憶するメモリである。
NANDメモリセル領域26に関しては、通常1ページあたりのデータサイズは528バイト(データ部512バイト+冗長部16バイト)、或いは2112バイト(データ部2048バイト+冗長部64バイト)となっている。当然のことながら、図5(b)において説明したように、ダミーセルトランジスタのダミーデータを蓄積する領域として4バイト分を冗長領域RDRの内部に設定し、NAND型フラッシュメモリ全体として、528バイト(データ部512バイト+冗長部16バイト)、或いは2112バイト(データ部2048バイト+冗長部64バイト)とすることができる。更に又、このようなNANDメモリセル領域26に対して、複数個のNANDダミーセルユニットを含むNANDダミーセル領域27を、例えばαバイト分追加して1ページを構成しても良い。この場合、メモリセルフォーマットは、データ部512バイト+冗長部16バイト+ダミーセル部αバイト或いは、データ部2048バイト+冗長部64バイト+ダミーセル部4αバイトとして構成することができる。
[第2の実施の形態]
(AND型メモリセルアレイ)
本発明の第2の実施の形態に係る不揮発性半導体記憶装置として、AND型のメモリセルアレイの回路構成を図21に示す。ANDセルユニット28は、図21に示すように、ビット線・・・BLj-1,BLj,・・・が延伸するカラム方向に並列に接続されたメモリセルトランジスタM0〜M15と、選択ゲートトランジスタSG1、SG2から構成される。選択ゲートトランジスタSG1のドレインは、ビット線コンタクトCBを介して、ビット線・・・BLj-1,BLj,・・・に対して接続され、選択ゲートトランジスタSG2のソースは、ソース線コンタクトCSを介して、共通のソース線SLに接続されている。ANDセルユニット28内において、メモリセルトランジスタM0〜M15の各ドレイン領域を共通接続し、又各ソース領域を共通接続し、その一方側に1つのビット線側選択トランジスタSG1、他方側に1つのソース線側選択トランジスタSG2が接続されている。各メモリセルトランジスタM0〜M15のゲートには、ワード線WL0〜WL15がそれぞれ1対1で接続されている。ANDセルユニット28は、ビット線・・・BLj-1,BLj,・・・に対して直交するワード線WL0〜WL15が延伸するロウ方向に複数個並列に配置されて、ANDメモリセル領域30を構成する。
(AND型メモリセルアレイ)
本発明の第2の実施の形態に係る不揮発性半導体記憶装置として、AND型のメモリセルアレイの回路構成を図21に示す。ANDセルユニット28は、図21に示すように、ビット線・・・BLj-1,BLj,・・・が延伸するカラム方向に並列に接続されたメモリセルトランジスタM0〜M15と、選択ゲートトランジスタSG1、SG2から構成される。選択ゲートトランジスタSG1のドレインは、ビット線コンタクトCBを介して、ビット線・・・BLj-1,BLj,・・・に対して接続され、選択ゲートトランジスタSG2のソースは、ソース線コンタクトCSを介して、共通のソース線SLに接続されている。ANDセルユニット28内において、メモリセルトランジスタM0〜M15の各ドレイン領域を共通接続し、又各ソース領域を共通接続し、その一方側に1つのビット線側選択トランジスタSG1、他方側に1つのソース線側選択トランジスタSG2が接続されている。各メモリセルトランジスタM0〜M15のゲートには、ワード線WL0〜WL15がそれぞれ1対1で接続されている。ANDセルユニット28は、ビット線・・・BLj-1,BLj,・・・に対して直交するワード線WL0〜WL15が延伸するロウ方向に複数個並列に配置されて、ANDメモリセル領域30を構成する。
一方、ANDダミーセルユニット29は、図21に示すように、ダミービット線DBLが延伸するカラム方向に並列に接続されたダミーセルトランジスタDC0〜DC15と、選択ゲートトランジスタSG1、SG2から構成される。選択ゲートトランジスタSG1のドレインは、ビット線コンタクトCBを介して、ダミービット線DBLに対して接続され、選択ゲートトランジスタSG2のソースは、ソース線コンタクトCSを介して、共通のソース線SLに接続されている。ANDダミーセルユニット29内において、ダミーセルトランジスタDC0〜DC15の各ドレイン領域を共通接続し、又各ソース領域を共通接続し、その一方側に1つのビット線側選択トランジスタSG1、他方側に1つのソース線側選択トランジスタSG2が接続されている。各ダミーセルトランジスタDC0〜DC15のゲートには、ワード線WL0〜WL15がそれぞれ1対1で接続されている。図21の例では、ANDダミーセルユニット29は1個配置されているが、ワード線WL0〜WL15が延伸するロウ方向に複数並列に配置されていても良い。この場合、ANDダミーセルユニット29は、ワード線WL0〜WL15が延伸するロウ方向に複数個並列に配置されて、ANDダミーセル領域31を構成する。
又、図21から明らかなように、選択ゲートトランジスタSG1のゲート電極には選択ゲート線SGDが接続され、選択ゲートトランジスタSG2のゲート電極には選択ゲート線SGSが接続される。選択ゲート線SGD,SGSは、ANDセルユニット28,ANDダミーセルユニット29に対して、共通に接続されている。
同様に、ワード線WL0〜WL15は、ANDセルユニット28,ANDダミーセルユニット29に対して、共通に接続されている。
本発明の第2の実施の形態に係る不揮発性半導体記憶装置における全体構成、ワード線電圧トリミング回路及びワード線電圧トリミング動作、メモリセルフォーマット等も、本発明の第1の実施の形態に係る不揮発性半導体記憶装置と同様に構成することができる。
本発明の第2の実施の形態に係る不揮発性半導体記憶装置によれば、書き込み又は消去の対象となるメモリセルトランジスタM0〜M15と、ダミーセルトランジスタDC0〜DC15が、それぞれ同一のワード線WL0〜WL15に接続される点が特徴的な構成である。ダミーセルトランジスタDC0〜DC15を読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタM0〜M15を読み出す際の読み出ししきい値電圧をシフトさせる。
ダミーセルトランジスタDC0〜DC15の読み出しデータを既知の特定データパターンと比較することにより、同一ページ上にある本体メモリセルトランジスタM0〜M15にしきい値シフトによりエラーが発生したか否かを検出することが可能になる。ダミーセルトランジスタDC0〜DC15のエラーパターンにより本体メモリセルトランジスタM0〜M15のしきい値シフトの方向を検出し、ワード線WL0〜WL15に接続されたコントロールゲートに印加されるワード線電圧を微調整して再読み出しすることにより、正しい本体メモリセルトランジスタM0〜M15のデータに訂正することが可能になる。
結果として、複数個のダミーセルトランジスタDC0〜DC15のデータ変化により、データを保持するメモリセルトランジスタM0〜M15のしきい値シフトを検出する機能を有する不揮発性半導体記憶装置を提供することができる。
尚、第2の実施の形態に係る不揮発性半導体記憶装置の例では、図21に示すように、ANDセルユニット28内で接続されるメモリセルトランジスタM0〜M15の数は16個の例が示されているが、16個に限定される必要は無く、32個、64個、128個、256個等であっても、或いは8個、4個、2個等であっても良いことは勿論である。ANDダミーセルユニット29内で接続されるダミーセルトランジスタDC0〜DC15の数は、ANDセルユニット28内で接続されるメモリセルトランジスタM0〜M15の数に対応していることが望ましい。更に又、配置されるANDダミーセルユニット29の数は1個に限定する必要は無く、メモリセルトランジスタM0〜M15のしきい値シフトの検出性能を高くする上では、複数個並列に配列した方が良い。
図22は、本発明の第2の実施の形態に係る不揮発性半導体記憶装置において、ANDメモリセル領域30とANDダミーセル領域31の配置を模式的に示すブロック構成図である。ANDメモリセル領域30は、図21に示したANDセルユニット28をロウ方向に複数個並列に配置した構成を備え、ANDダミーセル領域31は、図21に示したANDダミーセルユニット29をロウ方向に複数個並列に配置した構成を備える。図22(a)は、ANDダミーセル領域31をANDメモリセル領域30の片側にまとめて配置する構成例である。図22(b)は、ANDメモリセル領域30を複数個のブロックに分割し、各々分割されたANDメモリセル領域30毎にANDダミーセル領域31を配置する構成例を示す。
[第3の実施の形態]
(NOR型メモリセルアレイ)
本発明の第3の実施の形態に係る半導体記憶装置として、NOR型のメモリセルアレイの回路構成を図23に示す。
(NOR型メモリセルアレイ)
本発明の第3の実施の形態に係る半導体記憶装置として、NOR型のメモリセルアレイの回路構成を図23に示す。
図23において、点線で囲まれた32がNORセルユニットを示す。NORセルユニット32内において、隣接する2つのメモリセルトランジスタM0,M1,M2,…の共通ソース領域はソース線コンタクトCSを介してソース線SLに接続され、共通ドレイン領域はビット線コンタクトCBを介してビット線…BLj-2,BLj-1,…に接続されている。更に、ビット線…BLj-2,BLj-1,…に直交するワード線…WLi-1,WLi,WLi+1…が延伸するロウ方向にNORセルユニット32が並列配列されており、各ワード線…WLi-1,WLi,WLi+1…が複数のNORセルユニット32間で、メモリセルトランジスタM0,M1,M2,…のゲートを共通に接続している。NORセルユニット32は、ワード線…WLi-1,WLi,WLi+1…が延伸するロウ方向に並列配列されて、NORメモリセル領域34を構成する。
同様に、図23において、点線で囲まれた33がNORダミーセルユニットを示す。NORダミーセルユニット33内において、隣接する2つのダミーセルトランジスタDC0,DC1,DC2,…の共通ソース領域はソース線コンタクトCSを介してソース線SLに接続され、共通ドレイン領域はビット線コンタクトCBを介してダミービット線DBL0,DBL1,DBL2…に接続されている。更にダミービット線DBL0,DBL1,DBL2…に直交するワード線…WLi-1,WLi,WLi+1…が延伸するロウ方向にNORダミーセルユニット33が並列配列されており、各ワード線…WLi-1,WLi,WLi+1…が複数のNORダミーセルユニット33間で、ダミーセルトランジスタDC0,DC1,DC2,…のゲートを共通に接続している。NORダミーセルユニット33は、ワード線…WLi-1,WLi,WLi+1…が延伸するロウ方向に複数個並列に配置されて、NORダミーセル領域35を構成する。
NOR型回路構成による不揮発性半導体記憶装置では、NAND型構成に比べ高速読み出しができるという特徴を有する。
本発明の第3の実施の形態に係る不揮発性半導体記憶装置における全体構成、ワード線電圧トリミング回路及びワード線電圧トリミング動作、メモリセルフォーマット等も、本発明の第1の実施の形態に係る不揮発性半導体記憶装置と同様に構成することができる。
本発明の第3の実施の形態に係る不揮発性半導体記憶装置によれば、書き込み又は消去の対象となるメモリセルトランジスタM0,M1,M2,…と、ダミーセルトランジスタDC0,DC1,DC2,…が、それぞれ同一のワード線…WLi-1,WLi,WLi+1…に接続される点が特徴的な構成である。ダミーセルトランジスタDC0,DC1,DC2,…を読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタM0,M1,M2,…を読み出す際の読み出ししきい値電圧をシフトさせる。
ダミーセルトランジスタDC0,DC1,DC2,…の読み出しデータを既知の特定データパターンと比較することにより、同一ページ上にある本体メモリセルトランジスタM0,M1,M2,…にしきい値シフトによりエラーが発生したか否かを検出することが可能になる。ダミーセルトランジスタDC0,DC1,DC2,…のエラーパターンにより本体メモリセルトランジスタM0,M1,M2,…のしきい値シフトの方向を検出し、ワード線…WLi-1,WLi,WLi+1…に接続されたコントロールゲートに印加される電圧を微調整して再読み出しすることにより、正しい本体メモリセルトランジスタM0,M1,M2,…のデータに訂正することが可能になる。
結果として、複数個のダミーセルトランジスタDC0,DC1,DC2,…のデータ変化により、データを保持するメモリセルトランジスタM0,M1,M2,…のしきい値シフトを検出する機能を有する不揮発性半導体記憶装置を提供することができる。
尚、第3の実施の形態に係る不揮発性半導体記憶装置の例では、図23に示すように、NORセルユニット32内で接続されるメモリセルトランジスタM0,M1,M2,…の数は、NORダミーセルユニット33内で接続されるダミーセルトランジスタDC0,DC1,DC2…の数に対応していることが望ましい。更に又、配置されるNORダミーセルユニット33の数は1個に限定する必要は無く、メモリセルトランジスタM0,M1,M2,…のしきい値シフトの検出性能を高くする上では、複数個並列に配列した方が良い。
図24は、本発明の第3の実施の形態に係る不揮発性半導体記憶装置において、NORメモリセル領域34とNORダミーセル領域35の配置を模式的に示すブロック構成図である。NORメモリセル領域34は、図23に示したNORセルユニット32をロウ方向に複数個並列に配置した構成を備え、NORダミーセル領域35は、図23に示したNORダミーセルユニット33をロウ方向に複数個並列に配置した構成を備える。図24(a)は、NORダミーセル領域35をNORメモリセル領域34の片側にまとめて複数個配置する構成例を示す。図24(b)は、NORメモリセル領域34を複数個のブロックに分割し、各々分割されたNORメモリセル領域34毎にNORダミーセル領域35を配置する構成例を示す。
[第4の実施の形態]
(2トランジスタ/セル型のメモリセルアレイ)
本発明の第4の実施の形態に係る不揮発性半導体記憶装置として、2トランジスタ/セル型のメモリセルアレイの回路構成を図25に示す。
(2トランジスタ/セル型のメモリセルアレイ)
本発明の第4の実施の形態に係る不揮発性半導体記憶装置として、2トランジスタ/セル型のメモリセルアレイの回路構成を図25に示す。
本発明の第4の実施の形態に係る不揮発性半導体記憶装置の例では、2トランジスタ/セル型の構造を基本構造としており、pウェル若しくは半導体基板上に形成されたゲート絶縁膜をトンネル絶縁膜とし、更にゲート絶縁膜上に配置されたフローティングゲート、ゲート間絶縁膜、コントロールゲートからなるスタックゲート構造のメモリセルを備えている。メモリセルトランジスタMTのドレイン領域は拡散層を介してビット線コンタクトCBに接続され、メモリセルトランジスタMTのソース領域は拡散層を介して選択トランジスタSTのドレイン領域に接続されている。又、選択トランジスタSTのソース領域は、拡散層を介してソース線コンタクトCSに接続されている。このような2トランジスタ/セル型のメモリセルがソース線SLを中心線として、ビット線BL0,BL1,BL2,BL3…が延伸するカラム方向に折り返して配置される。このように折り返して配置される2段の2トランジスタ/セル型のメモリセルトランジスタが、更にビット線BL0,BL1,BL2,BL3…が延伸するカラム方向に複数個直列に配置されて、2トランジスタ/セル・セルユニット36を構成する。更に、2トランジスタ/セル・セルユニット36は、ビット線BL0,BL1,BL2,BL3…に対して直交して配置されるワード線…WLi-2,WLi-1,WLi,WLi+1…が延伸するロウ方向に並列に配置されて、図25に示すように、2トランジスタ/セル・メモリセル領域38を構成している。
本発明の第4の実施の形態に係る不揮発性半導体記憶装置の例では、図25に示すように、2トランジスタ/セル・ダミーセル領域39を2トランジスタ/セル・メモリセル領域38に隣接して配置している。2トランジスタ/セル・ダミーセル領域39においても、同様に2トランジスタ/セル方式の構造を基本構造としており、pウェル若しくは半導体基板上に形成されたゲート絶縁膜をトンネル絶縁膜とし、更にゲート絶縁膜上に配置されたフローティングゲート、ゲート間絶縁膜、コントロールゲートからなるスタックゲート構造のダミーセルトランジスタDCTを備えている。ダミーセルトランジスタDCTのドレイン領域は拡散層を介してビット線コンタクトCBに接続され、ダミーセルトランジスタDCTのソース領域は拡散層を介してダミー選択トランジスタDSTのドレイン領域に接続されている。又、ダミー選択トランジスタDSTのソース領域は、拡散層を介してソース線コンタクトCSに接続されている。このような2トランジスタ/セル型のダミーセルがソース線SLを中心線として、ダミービット線DBL0,DBL1…が延伸するカラム方向に折り返して配置される。このように折り返して配置される2段の2トランジスタ/セル型のダミーセルが、更にダミービット線DBL0,DBL1…が延伸するカラム方向に複数個直列に配置されて、2トランジスタ/セル・ダミーセルユニット37を構成する。更に、2トランジスタ/セル・ダミーセルユニット37は、ダミービット線DBL0,DBL1…に対して直交して配置されるワード線…WLi-2,WLi-1,WLi,WLi+1…が延伸するロウ方向に並列に配置されて、図25に示すように、2トランジスタ/セル・ダミーセル領域39を構成している。
メモリセルトランジスタMTと選択トランジスタSTからなる2トランジスタ/セル型のメモリセルに着目すると、2トランジスタ/セル型のメモリセルは、ワード線…WLi-2,WLi-1,WLi,WLi+1…が延伸するロウ方向に並列に配置されて、メモリセルブロック44を構成する。1つのメモリセルブロック44内ではワード線WLi-2がメモリセルトランジスタMTのコントロールゲートに共通に接続され、ページ単位45を構成している。尚、複数のメモリセルブロック44内のページをまとめてページ単位とすることもあることは勿論である。更に、選択トランジスタST及びダミー選択トランジスタDSTのゲートに対しては選択ゲート線SGSが共通に接続されている。
本発明の第4の実施の形態に係る不揮発性半導体記憶装置における全体構成、ワード線電圧トリミング回路及びワード線電圧トリミング動作、メモリセルフォーマット等も、本発明の第1の実施の形態に係る不揮発性半導体記憶装置と同様に構成することができる。
本発明の第4の実施の形態に係る不揮発性半導体記憶装置によれば、書き込み又は消去の対象となるメモリセルトランジスタMTと、ダミーセルトランジスタDCTが、それぞれ同一のワード線…WLi-2,WLi-1,WLi,WLi+1…に接続される点が特徴的な構成である。ダミーセルトランジスタDCTを読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタMTを読み出す際の読み出ししきい値電圧をシフトさせる。
ダミーセルトランジスタDCTの読み出しデータを既知の特定データパターンと比較することにより、同一ページ上にある本体メモリセルトランジスタMTにしきい値シフトによりエラーが発生したか否かを検出することが可能になる。ダミーセルトランジスタDCTのエラーパターンにより本体メモリセルトランジスタMTのしきい値シフトの方向を検出し、ワード線…WLi-2,WLi-1,WLi,WLi+1…に接続されたコントロールゲートに印加されるワード線電圧を微調整して再読み出しすることにより、正しい本体メモリセルトランジスタMTのデータに訂正することが可能になる。
結果として、複数個のダミーセルトランジスタDCTのデータ変化により、データを保持するメモリセルトランジスタMTのしきい値シフトを検出する機能を有する不揮発性半導体記憶装置を提供することができる。
図26は、本発明の第4の実施の形態に係る不揮発性半導体記憶装置において、2トランジスタ/セル・メモリセル領域38と2トランジスタ/セル・ダミーセル領域39の配置を模式的に示すブロック構成図である。2トランジスタ/セル・メモリセル領域38は、図25に示した2トランジスタ/セル・セルユニット36をロウ方向に複数個並列に配置した構成を備え、2トランジスタ/セル・ダミーセル領域39は、図25に示した2トランジスタ/セル・ダミーセルユニット37をロウ方向に複数個並列に配置した構成を備える。図26(a)は、2トランジスタ/セル・ダミーセル領域39を2トランジスタ/セル・メモリセル領域38の片側にまとめて配置する構成例を示す。図26(b)は、2トランジスタ/セル・メモリセル領域38を複数個のブロックに分割し、各々分割された2トランジスタ/セル・メモリセル領域38毎に2トランジスタ/セル・ダミーセル領域39を配置する構成例を示す。
[第5の実施の形態]
(3トランジスタ/セル型のメモリセルアレイ)
本発明の第5の実施の形態に係る不揮発性半導体記憶装置として、3トランジスタ/セル型のメモリセルアレイの回路構成を図27に示す。
(3トランジスタ/セル型のメモリセルアレイ)
本発明の第5の実施の形態に係る不揮発性半導体記憶装置として、3トランジスタ/セル型のメモリセルアレイの回路構成を図27に示す。
本発明の第5の実施の形態に係る不揮発性半導体記憶装置の例では、3トランジスタ/セル型の構造を基本構造としており、pウェル若しくは半導体基板上に形成されたゲート絶縁膜をトンネル絶縁膜とし、更にゲート絶縁膜上に配置されたフローティングゲート、ゲート間絶縁膜、コントロールゲートからなるスタックゲート構造のメモリセルを備えている。メモリセルトランジスタMTの両側には、選択トランジスタST1,ST2が配置されている。メモリセルトランジスタMTのドレイン領域はビット線側選択トランジスタST1を介してビット線コンタクトCBに接続され、メモリセルトランジスタMTのソース領域はソース線側選択トランジスタST2を介してソース線コンタクトCSに接続されている。
このような3トランジスタ/セル型のメモリセルがソース線SLを中心線として、ビット線BL0,BL1,BL2,BL3…が延伸するカラム方向に折り返して配置される。このように折り返して配置される2段の3トランジスタ/セル型のメモリセルトランジスタが、更にビット線BL0,BL1,BL2,BL3…が延伸するカラム方向に複数個直列に配置されて、3トランジスタ/セル・セルユニット40を構成する。更に、3トランジスタ/セル・セルユニット40は、ビット線BL0,BL1,BL2,BL3…に対して直交して配置されるワード線…WLi-2,WLi-1,WLi,WLi+1…が延伸するロウ方向に並列に配置されて、図27に示すように、3トランジスタ/セル・メモリセル領域42を構成している。
本発明の第5の実施の形態に係る不揮発性半導体記憶装置の例では、図27に示すように、3トランジスタ/セル・ダミーセル領域43を3トランジスタ/セル・メモリセル領域42に隣接して配置している。3トランジスタ/セル・ダミーセル領域43においても、同様に3トランジスタ/セル型の構造を基本構造としており、pウェル若しくは半導体基板上に形成されたゲート絶縁膜をトンネル絶縁膜とし、更にゲート絶縁膜上に配置されたフローティングゲート、ゲート間絶縁膜、コントロールゲートからなるスタックゲート構造のダミーセルトランジスタDCTを備えている。ダミーセルトランジスタDCTの両側には、ダミー選択トランジスタDST1,DST2が配置されている。ダミーセルトランジスタDCTのドレイン領域はビット線側ダミー選択トランジスタST1を介してビット線コンタクトCBに接続され、ダミーセルトランジスタDCTのソース領域はソース線側ダミー選択トランジスタST2を介してソース線コンタクトCSに接続されている。このような3トランジスタ/セル型のダミーセルがソース線SLを中心線として、ダミービット線DBL0,DBL1…が延伸するカラム方向に折り返して配置される。このように折り返して配置される2段の3トランジスタ/セル型のダミーセルが、更にダミービット線DBL0,DBL1…が延伸するカラム方向に複数個直列に配置されて、3トランジスタ/セル・ダミーセルユニット41を構成する。更に、3トランジスタ/セル・ダミーセルユニット41は、ダミービット線DBL0,DBL1…に対して直交して配置されるワード線…WLi-2,WLi-1,WLi,WLi+1…が延伸するロウ方向に並列に配置されて、図27に示すように、3トランジスタ/セル・ダミーセル領域43を構成している。
メモリセルトランジスタMTと選択トランジスタST1,ST2からなる3トランジスタ/セル型のメモリセルに着目すると、3トランジスタ/セル型のメモリセルは、ワード線…WLi-2,WLi-1,WLi,WLi+1…が延伸するロウ方向に並列に配置されて、メモリセルブロック44を構成する。1つのメモリセルブロック44内ではワード線WLi-2がメモリセルトランジスタMTのコントロールゲートに共通に接続され、ページ単位45を構成している。尚、複数のメモリセルブロック44内のページをまとめてページ単位とすることもあることは勿論である。更に、選択トランジスタST1及びダミー選択トランジスタDST1のゲートに対しては選択ゲート線SGDが共通に接続され、選択トランジスタST2及びダミー選択トランジスタDST2のゲートに対しては選択ゲート線SGSが共通に接続されている。
本発明の第5の実施の形態に係る不揮発性半導体記憶装置における全体構成、ワード線電圧トリミング回路及びワード線電圧トリミング動作、メモリセルフォーマット等も、本発明の第1の実施の形態に係る不揮発性半導体記憶装置と同様に構成することができる。
本発明の第5の実施の形態に係る不揮発性半導体記憶装置によれば、書き込み又は消去の対象となるメモリセルトランジスタMTと、ダミーセルトランジスタDCTが、それぞれ同一のワード線…WLi-2,WLi-1,WLi,WLi+1…に接続される点が特徴的な構成である。ダミーセルトランジスタDCTを読み出して、しきい値電圧シフトの方向を把握し、このしきい値シフトに応じて、本体のメモリセルトランジスタMTを読み出す際の読み出ししきい値電圧をシフトさせる。
ダミーセルトランジスタDCTの読み出しデータを既知の特定データパターンと比較することにより、同一ページ上にある本体メモリセルトランジスタMTにしきい値シフトによりエラーが発生したか否かを検出することが可能になる。ダミーセルトランジスタDCTのエラーパターンにより本体メモリセルトランジスタMTのしきい値シフトの方向を検出し、ワード線…WLi-2,WLi-1,WLi,WLi+1…に接続されたコントロールゲートに印加されるワード線電圧を微調整して再読み出しすることにより、正しい本体メモリセルトランジスタMTのデータに訂正することが可能になる。
結果として、複数個のダミーセルトランジスタDCTのデータ変化により、データを保持するメモリセルトランジスタMTのしきい値シフトを検出する機能を有する不揮発性半導体記憶装置を提供することができる。
図28は、本発明の第5の実施の形態に係る不揮発性半導体記憶装置において、3トランジスタ/セル・メモリセル領域42と3トランジスタ/セル・ダミーセル領域43の配置を模式的に示すブロック構成図である。3トランジスタ/セル・メモリセル領域42は、図27に示した3トランジスタ/セル・セルユニット40をロウ方向に複数個並列に配置した構成を備え、3トランジスタ/セル・ダミーセル領域43は、図27に示した3トランジスタ/セル・ダミーセルユニット41をロウ方向に複数個並列に配置した構成を備える。図28(a)は、3トランジスタ/セル・ダミーセル領域43を3トランジスタ/セル・メモリセル領域42の片側にまとめて複数個配置する構成例を示す。図28(b)は、3トランジスタ/セル・メモリセル領域42を複数個のブロックに分割し、各々分割された3トランジスタ/セル・メモリセル領域42毎に3トランジスタ/セル・ダミーセル領域43を配置する構成例を示す。
[その他の実施の形態]
上記のように、本発明は第1乃至第5の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
上記のように、本発明は第1乃至第5の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、本発明の第1の実施の形態の説明においては、2値及び4値論理をデータとして取り扱う例について説明した。更に、3値或いはn値論理(n≧5)をデータとして取り扱うこともできる。同様に、本発明の第2乃至第5の実施の形態においても、2値に限らず多値論理をデータとして取り扱うことができる。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1…メモリセルアレイ
3…比較回路
7…CPU
9…ROM
10…不揮発性半導体記憶装置
12…ワード線電圧トリミング回路
18…メモリセル領域
20…ダミーセル領域
21…参照回路
23…コマンド回路
BLj-1,BLj,…ビット線
DBL…ダミービット線
WL0〜WL15…ワード線
M0〜M15…メモリセルトランジスタ
DC0〜DC15…ダミーセルトランジスタ
3…比較回路
7…CPU
9…ROM
10…不揮発性半導体記憶装置
12…ワード線電圧トリミング回路
18…メモリセル領域
20…ダミーセル領域
21…参照回路
23…コマンド回路
BLj-1,BLj,…ビット線
DBL…ダミービット線
WL0〜WL15…ワード線
M0〜M15…メモリセルトランジスタ
DC0〜DC15…ダミーセルトランジスタ
Claims (5)
- カラム方向に延伸する複数のビット線及びダミービット線と、
ロウ方向に延伸する複数のワード線と、
前記ビット線と前記ワード線との交差部に配置され、前記ワード線に接続されたコントロールゲート,フローティングゲート及び前記コントロールゲートと前記フローティングゲートの間のゲート間絶縁膜を含む積層構造を有するメモリセルトランジスタと、
前記ダミービット線と前記ワード線との交差部に配置され、前記ワード線に接続されたダミーセルコントロールゲート,ダミーセルフローティングゲート及び前記ダミーセルコントロールゲートと前記ダミーセルフローティングゲートとの間のダミーセルゲート間絶縁膜を含む積層構造を有するダミーセルトランジスタと、
前記ダミーセルトランジスタの読み出しデータを前記ダミーセルトランジスタに書き込まれた既知のパターンデータと比較し、前記ダミーセルトランジスタのしきい値電圧シフトの方向を把握し、前記しきい値シフトに応じて、前記メモリセルトランジスタの読み出ししきい値電圧を調整するワード線電圧トリミング回路
とを備えることを特徴とする不揮発性半導体記憶装置。 - 前記ワード線電圧トリミング回路は、
前記ダミーセルトランジスタの読み出しデータを既知のパターンデータと比較する比較回路と、
前記メモリセルトランジスタの読み出ししきい値シフトを制御するCPU
とを備えることを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記ワード線電圧トリミング回路は、
前記ダミーセルトランジスタの読み出しデータを既知のパターンデータと比較する比較回路と、
前記比較した結果を蓄積するROMと、
前記メモリセルトランジスタの読み出ししきい値シフトを制御するCPU
とを備えることを特徴とする請求項1記載の不揮発性半導体記憶装置。 - メモリセルトランジスタのデータを読み出すステップと、
前記メモリセルトランジスタと共通のワード線に接続されたダミーセルトランジスタのデータを読み出し、特定のデータパターンを書き込まれたダミーセルトランジスタのデータの変化を比較するステップと、
メモリセルトランジスタから正しいメモリセルデータが読み出せるかどうかを判断するステップと、
正しいメモリセルデータが読み出せない場合には、検出された結果により、読み出しワード線電圧を調整して、再度読み出しを行うステップと、
正しいメモリセルデータが読み出せる場合には、メモリセルトランジスタから正しいメモリセルデータが読み出されたとして終了するステップ
とを備えることを特徴とする不揮発性半導体記憶装置の動作方法。 - 前記読み出しワード線電圧を調整し再度読み出しを行うステップは、
データ“0”がデータ“1”と読み出し誤動作しているならば、読み出しワード線電圧を、“1”データ側にシフトするようにトリミングし、データ“1”がデータ“0”と読み出し誤動作しているならば、読み出しワード線電圧を、“0”データ側にシフトするようにトリミングするステップ
とを備えることを特徴とする請求項4記載の不揮発性半導体記憶装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004297605A JP2006114078A (ja) | 2004-10-12 | 2004-10-12 | 不揮発性半導体記憶装置及びその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004297605A JP2006114078A (ja) | 2004-10-12 | 2004-10-12 | 不揮発性半導体記憶装置及びその動作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006114078A true JP2006114078A (ja) | 2006-04-27 |
Family
ID=36382490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004297605A Pending JP2006114078A (ja) | 2004-10-12 | 2004-10-12 | 不揮発性半導体記憶装置及びその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006114078A (ja) |
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007323731A (ja) * | 2006-05-31 | 2007-12-13 | Toshiba Corp | 半導体記憶装置 |
JP2008102982A (ja) * | 2006-10-17 | 2008-05-01 | Toshiba Corp | 強誘電体メモリ |
JP2008165955A (ja) * | 2006-12-27 | 2008-07-17 | Hynix Semiconductor Inc | 不揮発性メモリ素子とその自己補償方法 |
JP2009009688A (ja) * | 2007-06-28 | 2009-01-15 | Samsung Electronics Co Ltd | 高温ストレスによる読み出しマージンの減少を補正するためのフラッシュメモリ装置及びそれの読み出し電圧調整方法 |
JP2009032347A (ja) * | 2007-07-30 | 2009-02-12 | Mega Chips Corp | 不揮発性半導体記憶装置 |
KR100885914B1 (ko) * | 2007-02-13 | 2009-02-26 | 삼성전자주식회사 | 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법 |
US7545677B2 (en) | 2007-06-14 | 2009-06-09 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and methods of programming and reading the same |
JP2009140564A (ja) * | 2007-12-06 | 2009-06-25 | Toshiba Corp | Nand型フラッシュメモリおよびメモリシステム |
JP2009158061A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体記憶装置 |
JP2009272026A (ja) * | 2008-05-12 | 2009-11-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010526397A (ja) * | 2007-05-02 | 2010-07-29 | マイクロン テクノロジー, インク. | 基準セルのデータ読み出しを備えた不揮発性マルチレベルメモリセル |
JP2010534896A (ja) * | 2007-07-13 | 2010-11-11 | フリースケール セミコンダクター インコーポレイテッド | メモリの動的電圧調整 |
JP2011502322A (ja) * | 2007-10-31 | 2011-01-20 | アギア システムズ インコーポレーテッド | マルチレベルフラッシュメモリの系統誤差訂正 |
JP2011505649A (ja) * | 2007-12-04 | 2011-02-24 | マイクロン テクノロジー, インク. | メモリセルの感知 |
JP2011096353A (ja) * | 2009-10-01 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
JP2011521393A (ja) * | 2008-05-13 | 2011-07-21 | サムスン エレクトロニクス カンパニー リミテッド | メモリ装置およびメモリプログラミング方法 |
JP2011150461A (ja) * | 2010-01-20 | 2011-08-04 | Sony Corp | 記憶装置およびデータの書込み方法 |
JP2011204299A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011238346A (ja) * | 2011-06-16 | 2011-11-24 | Sandisk Il Ltd | フラッシュメモリ内のエラーから復旧するための方法 |
JP2012504842A (ja) * | 2008-09-30 | 2012-02-23 | エルエスアイ コーポレーション | 基準セルを使用する、メモリ・デバイスの軟データ生成の方法および装置 |
JP2012079403A (ja) * | 2010-10-04 | 2012-04-19 | Samsung Electronics Co Ltd | 不揮発性メモリ装置の読み出し方法及びメモリコントローラの動作方法並びにメモリシステムの動作方法 |
CN102473460A (zh) * | 2009-08-25 | 2012-05-23 | 桑迪士克以色列有限公司 | 将数据恢复到闪存器件中 |
JP2012517068A (ja) * | 2009-02-05 | 2012-07-26 | インディリンクス カンパニー リミテッド | メモリ装置、メモリ管理装置、およびメモリ管理方法 |
JP2012164420A (ja) * | 2006-03-06 | 2012-08-30 | Ramot At Tel Aviv University Ltd | 非全単射写像を使用するマルチビットセルフラッシュメモリ装置 |
US8379456B2 (en) | 2009-10-14 | 2013-02-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having dummy cell and bias methods thereof |
US20130176778A1 (en) * | 2011-03-14 | 2013-07-11 | Lsi Corporation | Cell-level statistics collection for detection and decoding in flash memories |
US8570808B2 (en) | 2010-08-09 | 2013-10-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with 3D memory cell array |
JP2013246849A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | メモリシステム |
KR101391362B1 (ko) | 2008-07-23 | 2014-05-07 | 삼성전자주식회사 | 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법 |
JP2014179077A (ja) * | 2006-08-05 | 2014-09-25 | Benhov Gmbh Llc | 固体記憶素子及び方法 |
US8848442B2 (en) | 2006-03-06 | 2014-09-30 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
US9064585B2 (en) | 2009-08-31 | 2015-06-23 | Sandisk Il Ltd. | Preloading data into a flash storage device |
US9269447B1 (en) | 2014-09-05 | 2016-02-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US9292377B2 (en) | 2011-01-04 | 2016-03-22 | Seagate Technology Llc | Detection and decoding in flash memories using correlation of neighboring bits and probability based reliability values |
CN105518799A (zh) * | 2013-09-04 | 2016-04-20 | 株式会社东芝 | 半导体存储装置 |
US9898361B2 (en) | 2011-01-04 | 2018-02-20 | Seagate Technology Llc | Multi-tier detection and decoding in flash memories |
JP2018142391A (ja) * | 2017-02-28 | 2018-09-13 | ラピスセミコンダクタ株式会社 | 半導体記憶装置及びデータ読出方法 |
US10734082B2 (en) | 2018-02-26 | 2020-08-04 | Samsung Electronics Co., Ltd. | Non-volatile memory device, operating method thereof, and storage device including the non-volatile memory device |
US11049547B1 (en) | 2020-08-05 | 2021-06-29 | Samsung Electronics Co., Ltd. | Non-volatile memory device, operating method thereof, and storage device including the non-volatile memory device |
JP2021517332A (ja) * | 2018-03-22 | 2021-07-15 | マイクロン テクノロジー,インク. | サブスレッショルド電圧リーク電流追跡 |
JP7329151B2 (ja) | 2020-01-03 | 2023-08-17 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 人工ニューラルネットワーク内のアナログニューラルメモリにおけるデータドリフトを補償するための回路 |
-
2004
- 2004-10-12 JP JP2004297605A patent/JP2006114078A/ja active Pending
Cited By (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164420A (ja) * | 2006-03-06 | 2012-08-30 | Ramot At Tel Aviv University Ltd | 非全単射写像を使用するマルチビットセルフラッシュメモリ装置 |
US8804423B2 (en) | 2006-03-06 | 2014-08-12 | Ramot At Tel-Aviv University Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
US8848442B2 (en) | 2006-03-06 | 2014-09-30 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
JP2007323731A (ja) * | 2006-05-31 | 2007-12-13 | Toshiba Corp | 半導体記憶装置 |
JP2014179077A (ja) * | 2006-08-05 | 2014-09-25 | Benhov Gmbh Llc | 固体記憶素子及び方法 |
JP2008102982A (ja) * | 2006-10-17 | 2008-05-01 | Toshiba Corp | 強誘電体メモリ |
JP2008165955A (ja) * | 2006-12-27 | 2008-07-17 | Hynix Semiconductor Inc | 不揮発性メモリ素子とその自己補償方法 |
JP2013033591A (ja) * | 2006-12-27 | 2013-02-14 | Sk Hynix Inc | 不揮発性メモリ素子とその自己補償方法 |
KR100885914B1 (ko) * | 2007-02-13 | 2009-02-26 | 삼성전자주식회사 | 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법 |
US8023323B2 (en) | 2007-02-13 | 2011-09-20 | Samsung Electronics Co., Ltd. | Non-volatile memory device having monitoring memory cell and related method of driving using variable read voltage |
JP2010526397A (ja) * | 2007-05-02 | 2010-07-29 | マイクロン テクノロジー, インク. | 基準セルのデータ読み出しを備えた不揮発性マルチレベルメモリセル |
US7545677B2 (en) | 2007-06-14 | 2009-06-09 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and methods of programming and reading the same |
KR100891005B1 (ko) * | 2007-06-28 | 2009-03-31 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법 |
JP2009009688A (ja) * | 2007-06-28 | 2009-01-15 | Samsung Electronics Co Ltd | 高温ストレスによる読み出しマージンの減少を補正するためのフラッシュメモリ装置及びそれの読み出し電圧調整方法 |
JP2013140670A (ja) * | 2007-06-28 | 2013-07-18 | Samsung Electronics Co Ltd | 高温ストレスによる読み出しマージンの減少を補正するためのフラッシュメモリ装置及びそれの読み出し電圧調整方法 |
US8040725B2 (en) | 2007-06-28 | 2011-10-18 | Samsung Electronics Co., Ltd. | Flash memory device and method for adjusting read voltage of flash memory device |
TWI490873B (zh) * | 2007-07-13 | 2015-07-01 | Freescale Semiconductor Inc | 供電一記憶體之方法及用於一記憶體的動態電壓調整之系統 |
JP2010534896A (ja) * | 2007-07-13 | 2010-11-11 | フリースケール セミコンダクター インコーポレイテッド | メモリの動的電圧調整 |
KR101498514B1 (ko) * | 2007-07-13 | 2015-03-04 | 프리스케일 세미컨덕터, 인크. | 메모리용 동적 전압 조정 |
JP2009032347A (ja) * | 2007-07-30 | 2009-02-12 | Mega Chips Corp | 不揮発性半導体記憶装置 |
JP2011502322A (ja) * | 2007-10-31 | 2011-01-20 | アギア システムズ インコーポレーテッド | マルチレベルフラッシュメモリの系統誤差訂正 |
US8565024B2 (en) | 2007-12-04 | 2013-10-22 | Micron Technology, Inc. | Sensing memory cells |
US9093162B2 (en) | 2007-12-04 | 2015-07-28 | Micron Technology, Inc. | Sensing memory cells |
JP2011505649A (ja) * | 2007-12-04 | 2011-02-24 | マイクロン テクノロジー, インク. | メモリセルの感知 |
JP2009140564A (ja) * | 2007-12-06 | 2009-06-25 | Toshiba Corp | Nand型フラッシュメモリおよびメモリシステム |
US8406054B2 (en) | 2007-12-27 | 2013-03-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device with improved ECC efficiency |
JP2009158061A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体記憶装置 |
JP2009272026A (ja) * | 2008-05-12 | 2009-11-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011521393A (ja) * | 2008-05-13 | 2011-07-21 | サムスン エレクトロニクス カンパニー リミテッド | メモリ装置およびメモリプログラミング方法 |
KR101391362B1 (ko) | 2008-07-23 | 2014-05-07 | 삼성전자주식회사 | 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법 |
US9378835B2 (en) | 2008-09-30 | 2016-06-28 | Seagate Technology Llc | Methods and apparatus for soft data generation for memory devices based using reference cells |
JP2012504842A (ja) * | 2008-09-30 | 2012-02-23 | エルエスアイ コーポレーション | 基準セルを使用する、メモリ・デバイスの軟データ生成の方法および装置 |
JP2012517068A (ja) * | 2009-02-05 | 2012-07-26 | インディリンクス カンパニー リミテッド | メモリ装置、メモリ管理装置、およびメモリ管理方法 |
CN102473460A (zh) * | 2009-08-25 | 2012-05-23 | 桑迪士克以色列有限公司 | 将数据恢复到闪存器件中 |
US9064585B2 (en) | 2009-08-31 | 2015-06-23 | Sandisk Il Ltd. | Preloading data into a flash storage device |
JP2011096353A (ja) * | 2009-10-01 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
US8379456B2 (en) | 2009-10-14 | 2013-02-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having dummy cell and bias methods thereof |
JP2011150461A (ja) * | 2010-01-20 | 2011-08-04 | Sony Corp | 記憶装置およびデータの書込み方法 |
JP2011204299A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8570808B2 (en) | 2010-08-09 | 2013-10-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with 3D memory cell array |
KR101727704B1 (ko) | 2010-10-04 | 2017-04-18 | 삼성전자주식회사 | 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들 |
JP2012079403A (ja) * | 2010-10-04 | 2012-04-19 | Samsung Electronics Co Ltd | 不揮発性メモリ装置の読み出し方法及びメモリコントローラの動作方法並びにメモリシステムの動作方法 |
US10929221B2 (en) | 2011-01-04 | 2021-02-23 | Seagate Technology Llc | Multi-tier detection and decoding in flash memories utilizing data from additional pages or wordlines |
US9292377B2 (en) | 2011-01-04 | 2016-03-22 | Seagate Technology Llc | Detection and decoding in flash memories using correlation of neighboring bits and probability based reliability values |
US9898361B2 (en) | 2011-01-04 | 2018-02-20 | Seagate Technology Llc | Multi-tier detection and decoding in flash memories |
US9502117B2 (en) * | 2011-03-14 | 2016-11-22 | Seagate Technology Llc | Cell-level statistics collection for detection and decoding in flash memories |
US20130176778A1 (en) * | 2011-03-14 | 2013-07-11 | Lsi Corporation | Cell-level statistics collection for detection and decoding in flash memories |
JP2011238346A (ja) * | 2011-06-16 | 2011-11-24 | Sandisk Il Ltd | フラッシュメモリ内のエラーから復旧するための方法 |
JP2013246849A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | メモリシステム |
US9613720B2 (en) | 2013-09-04 | 2017-04-04 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
JPWO2015033404A1 (ja) * | 2013-09-04 | 2017-03-02 | 株式会社東芝 | 半導体記憶装置 |
CN105518799A (zh) * | 2013-09-04 | 2016-04-20 | 株式会社东芝 | 半导体存储装置 |
CN105518799B (zh) * | 2013-09-04 | 2018-11-02 | 东芝存储器株式会社 | 半导体存储装置 |
US9269447B1 (en) | 2014-09-05 | 2016-02-23 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2018142391A (ja) * | 2017-02-28 | 2018-09-13 | ラピスセミコンダクタ株式会社 | 半導体記憶装置及びデータ読出方法 |
US10734082B2 (en) | 2018-02-26 | 2020-08-04 | Samsung Electronics Co., Ltd. | Non-volatile memory device, operating method thereof, and storage device including the non-volatile memory device |
JP2021517332A (ja) * | 2018-03-22 | 2021-07-15 | マイクロン テクノロジー,インク. | サブスレッショルド電圧リーク電流追跡 |
US11361801B2 (en) | 2018-03-22 | 2022-06-14 | Micron Technology, Inc. | Sub-threshold voltage leakage current tracking |
JP7329151B2 (ja) | 2020-01-03 | 2023-08-17 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 人工ニューラルネットワーク内のアナログニューラルメモリにおけるデータドリフトを補償するための回路 |
US11049547B1 (en) | 2020-08-05 | 2021-06-29 | Samsung Electronics Co., Ltd. | Non-volatile memory device, operating method thereof, and storage device including the non-volatile memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006114078A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP4734110B2 (ja) | 不揮発性半導体記憶装置 | |
TWI608490B (zh) | 三維記憶體的可適性操作 | |
JP5085939B2 (ja) | 書き込み/消去失敗検出機構を有するフラッシュ記憶システム | |
US8125825B2 (en) | Memory system protected from errors due to read disturbance and reading method thereof | |
US7650541B2 (en) | Memory block quality identification in a memory device | |
TWI625728B (zh) | 在三維非揮發性記憶體中用於冗餘計算的資料之選擇 | |
JP6991084B2 (ja) | 不揮発性メモリデバイス及び制御方法 | |
US20090201726A1 (en) | Non-volatile semiconductor storage system | |
JP5238741B2 (ja) | 不揮発性半導体記憶装置 | |
US8107301B2 (en) | Memory controller | |
US8520434B2 (en) | Method of storing E-fuse data in flash memory device | |
JP5550386B2 (ja) | 不揮発性半導体記憶装置及びメモリシステム | |
US8964467B1 (en) | Systems and methods for partial page programming of multi level cells | |
US9471418B2 (en) | Memory system that detects bit errors due to read disturbance and methods thereof | |
JP6131207B2 (ja) | 半導体記憶装置 | |
JP2010218637A (ja) | 半導体記憶装置およびその制御方法 | |
JP4709867B2 (ja) | 半導体記憶装置 | |
JP2009016021A (ja) | Nand型フラッシュメモリ | |
US9177661B2 (en) | Semiconductor memory device | |
US20160012916A1 (en) | Semiconductor memory device and memory system | |
JP4491000B2 (ja) | メモリシステム | |
JP5710815B1 (ja) | 半導体記憶装置 |