JP6131207B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP6131207B2 JP6131207B2 JP2014051227A JP2014051227A JP6131207B2 JP 6131207 B2 JP6131207 B2 JP 6131207B2 JP 2014051227 A JP2014051227 A JP 2014051227A JP 2014051227 A JP2014051227 A JP 2014051227A JP 6131207 B2 JP6131207 B2 JP 6131207B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error detection
- correction
- circuit
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/1052—Bypassing or disabling error detection or correction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/202—Non-volatile memory
- G06F2212/2022—Flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/21—Employing a record carrier using a specific recording technology
- G06F2212/214—Solid state disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/222—Non-volatile memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/40—Specific encoding of data in memory or cache
- G06F2212/403—Error protection encoding, e.g. using parity or ECC codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Description
110:入出力バッファ 120:ECC回路
130:アドレスレジスタ 140:制御部
150:ワード線選択回路 160:ページバッファ/センス回路
180:列選択回路 190:内部電圧発生正回路
200:転送回路 300:レギュラー領域
310:スペア領域
Claims (6)
- メモリアレイと、
前記メモリアレイから読み出したデータを保持し、または前記メモリアレイに書込むデータを保持するデータ保持手段と、
入力手段と、
データの誤り検出訂正を行う誤り検出訂正手段と、
前記入力手段からの入力データを前記データ保持手段および前記誤り検出訂正手段に並列に供給する供給手段と、
前記誤り検出訂正手段が前記供給手段からのデータを処理することにより生成された誤り訂正符号を前記データ保持手段に書込む書込み手段と、
前記データ保持手段と前記誤り検出訂正手段との間で双方向のデータ転送を可能にする並列に接続された複数の転送用トランジスタを含むデータ転送手段と、
外部からのコマンドに基づきプログラム動作および読出し動作を制御する制御手段とを有し、
前記供給手段は、前記入力手段と前記誤り検出訂正手段との間に並列に接続された複数の供給用トランジスタを含み、
前記制御手段は、前記入力手段から入力データが入力されるとき、前記転送用トランジスタの各ゲートに共通に接続される第1のゲート信号を介して前記転送用トランジスタを非導通にさせ、かつ前記供給用トランジスタの各ゲートに共通に接続される第2のゲート信号を介して前記供給用トランジスタを導通させ、読出し動作が行われるとき、前記第1のゲート信号を介して前記転送用トランジスタを導通させ、かつ前記第2のゲート信号を介して前記供給用トランジスタをオフさせ、
前記データ保持手段は、前記メモリアレイから読み出したデータまたは前記メモリアレイに書込むデータを保持するレギュラー領域と、前記レギュラー領域に保持されるデータの誤り訂正符号を保持するスペア領域とを含み、前記書込み手段は、プログラム動作が行われるとき、前記スペア領域に前記誤り訂正符号を書込み、
さらに前記データ転送手段は、前記誤り訂正符号が書込まれたスペア領域のデータを前記誤り検出訂正手段に転送し、前記書込み手段は、前記スペア領域のデータの誤り訂正符号を前記スペア領域に書込む、半導体記憶装置。 - 半導体記憶装置はさらに、前記書込み手段により誤り訂正符号が書込みされた後、前記データ保持手段に保持されたデータをメモリアレイにプログラムするプログラム手段を含む、請求項1に記載の半導体記憶装置。
- 前記データ保持手段が複数のセクタに分割されるとき、前記供給手段は、前記供給用トランジスタを介してセクタ単位のデータを前記誤り検出訂正手段へ提供し、前記誤り検出訂正手段は、セクタ単位のデータの誤り検出訂正を行う、請求項1または2に記載の半導体記憶装置。
- 前記書込み手段は、前記セクタ単位の誤り訂正符号を、前記セクタに割り当てられた前記データ保持手段のスペア領域に書込む、請求項1に記載の半導体記憶装置。
- 前記メモリアレイは、NAND型メモリアレイである、請求項1ないし4いずれか1つに記載の半導体記憶装置。
- NAND型フラッシュメモリの誤り検出訂正方法であって、
外部から入力されたコマンドに基づきプログラム動作か読出し動作かを判定するステップと、
プログラム動作のコマンドであると判定されたとき、外部端子から入力された複数のセクタのプログラムデータをページバッファおよび誤り検出訂正回路に並列にロードし、かつ前記ページバッファと前記誤り検出訂正回路との間の転送回路を非導通にして前記ページバッファから前記誤り検出訂正回路へプログラムデータが転送されないようにするステップと、
前記誤り検出訂正回路は、ページバッファの1つのセクタと等しいバイト数のデータの誤り訂正符号を生成することが可能であり、前記誤り検出訂正回路は、セクタ単位でプログラムデータの誤り訂正符号を生成し、前記誤り検出訂正回路によって生成された誤り訂正符号を前記ページバッファの誤り検出訂正されたセクタの対応するスペア領域に書込む第1の書込みステップと、
前記スペア領域のデータを前記転送回路を介して前記誤り検出訂正回路に転送し、前記誤り検出訂正回路は、転送された前記スペア領域のデータの誤り訂正符号を生成し、前記スペア領域のデータの誤り訂正符号を前記スペア領域に書込む第2の書込みステップと、
全てのセクタのプログラムデータの誤り訂正符号の生成が終了するまで上記第1の書込みステップおよび第2の書込みステップを行い、全てのセクタのプログラムデータの誤り訂正符号の生成が終了した後、前記ページバッファに保持されたプログラムデータおよび前記誤り訂正符号をメモリアレイの選択されたページにプログラムするステップと、
読出し動作のコマンドであると判定されたとき、メモリアレイの選択されたページから読み出されたデータを前記ページバッファへ転送し、前記転送回路を導通させて前記ページバッファから前記誤り検出訂正回路へ各セクタの読出しデータおよび前記スペア領域の誤り訂正符号の転送を可能にし、かつ前記誤り検出訂正回路によって誤り検出訂正されたデータが前記転送回路を介して前記ページバッファへ転送されることを可能にし、全てのセクタの誤り訂正が終了した後、前記ページバッファに保持された読出しデータを前記外部端子を介して出力させるステップと、を有する誤り検出訂正方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051227A JP6131207B2 (ja) | 2014-03-14 | 2014-03-14 | 半導体記憶装置 |
TW103135458A TWI537970B (zh) | 2014-03-14 | 2014-10-14 | 半導體記憶裝置及nand型快閃記憶體的程式化方法 |
CN201410621476.7A CN104916332B (zh) | 2014-03-14 | 2014-11-06 | 半导体存储装置及nand型快闪存储器的程序化方法 |
KR1020140156192A KR101731576B1 (ko) | 2014-03-14 | 2014-11-11 | 반도체 기억장치 및 nand 플래시 메모리의 프로그램 방법 |
US14/642,391 US10068659B2 (en) | 2014-03-14 | 2015-03-09 | Semiconductor memory device and programming method of NAND flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051227A JP6131207B2 (ja) | 2014-03-14 | 2014-03-14 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015176616A JP2015176616A (ja) | 2015-10-05 |
JP6131207B2 true JP6131207B2 (ja) | 2017-05-17 |
Family
ID=54069004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014051227A Active JP6131207B2 (ja) | 2014-03-14 | 2014-03-14 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10068659B2 (ja) |
JP (1) | JP6131207B2 (ja) |
KR (1) | KR101731576B1 (ja) |
CN (1) | CN104916332B (ja) |
TW (1) | TWI537970B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7335701B2 (ja) | 2016-06-24 | 2023-08-30 | エルメス セリエ | ベルトバックルおよびこのようなバックルを含むベルト |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6115740B1 (ja) * | 2015-12-17 | 2017-04-19 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP2017157257A (ja) | 2016-03-01 | 2017-09-07 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
JP6258399B2 (ja) * | 2016-05-16 | 2018-01-10 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
JP6164712B1 (ja) * | 2016-08-18 | 2017-07-19 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリ |
JP6293846B2 (ja) * | 2016-11-02 | 2018-03-14 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
CN109213436B (zh) * | 2017-06-30 | 2021-08-24 | 慧荣科技股份有限公司 | 降低快闪储存介面中传收数据错误方法及装置 |
US20210306006A1 (en) * | 2019-09-23 | 2021-09-30 | SK Hynix Inc. | Processing-in-memory (pim) devices |
JP7018089B2 (ja) * | 2020-04-02 | 2022-02-09 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および読出し方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4890287A (en) * | 1988-03-09 | 1989-12-26 | Magnetic Peripherals Inc. | On-the-fly error correction |
KR940004820B1 (ko) | 1991-12-30 | 1994-06-01 | 포항종합제철 주식회사 | 스테인레스강 정련로 슬래그의 분화방지방법 |
JP2003076605A (ja) * | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | ブロック消去型不揮発メモリを搭載した半導体記憶装置とそのデータの書込み・読出し方法 |
JP4113225B2 (ja) * | 2006-04-28 | 2008-07-09 | 株式会社東芝 | 半導体装置 |
KR100845529B1 (ko) | 2007-01-03 | 2008-07-10 | 삼성전자주식회사 | 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템 |
US7861139B2 (en) * | 2007-01-26 | 2010-12-28 | Micron Technology, Inc. | Programming management data for NAND memories |
US20090070655A1 (en) * | 2007-09-11 | 2009-03-12 | Silicon Motion, Inc. | Method for Generating an ECC Code for a Memory Device |
JP2010009141A (ja) * | 2008-06-24 | 2010-01-14 | Toshiba Corp | データ転送方法 |
JP2010079486A (ja) | 2008-09-25 | 2010-04-08 | Panasonic Corp | 半導体記録装置 |
JP2010146654A (ja) * | 2008-12-19 | 2010-07-01 | Toshiba Corp | メモリ装置 |
US8595593B2 (en) * | 2008-12-24 | 2013-11-26 | Hynix Semiconductor Inc. | Nonvolatile memory device having a copy back operation and method of operating the same |
JP2010152989A (ja) | 2008-12-25 | 2010-07-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4793741B2 (ja) | 2009-07-24 | 2011-10-12 | エヌイーシーコンピュータテクノ株式会社 | 誤り訂正回路、誤り訂正方法 |
JP2013522779A (ja) | 2010-03-22 | 2013-06-13 | モサイド・テクノロジーズ・インコーポレーテッド | 誤り訂正を有する複合半導体メモリデバイス |
JP2012133843A (ja) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | 半導体記憶装置 |
-
2014
- 2014-03-14 JP JP2014051227A patent/JP6131207B2/ja active Active
- 2014-10-14 TW TW103135458A patent/TWI537970B/zh active
- 2014-11-06 CN CN201410621476.7A patent/CN104916332B/zh active Active
- 2014-11-11 KR KR1020140156192A patent/KR101731576B1/ko active IP Right Grant
-
2015
- 2015-03-09 US US14/642,391 patent/US10068659B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7335701B2 (ja) | 2016-06-24 | 2023-08-30 | エルメス セリエ | ベルトバックルおよびこのようなバックルを含むベルト |
Also Published As
Publication number | Publication date |
---|---|
KR20150107575A (ko) | 2015-09-23 |
US10068659B2 (en) | 2018-09-04 |
KR101731576B1 (ko) | 2017-04-28 |
US20150261605A1 (en) | 2015-09-17 |
CN104916332B (zh) | 2018-10-30 |
CN104916332A (zh) | 2015-09-16 |
TWI537970B (zh) | 2016-06-11 |
JP2015176616A (ja) | 2015-10-05 |
TW201535399A (zh) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6131207B2 (ja) | 半導体記憶装置 | |
KR101368375B1 (ko) | 소거된 섹터 검출 메커니즘 | |
US7406649B2 (en) | Semiconductor memory device and signal processing system | |
US10395753B2 (en) | Semiconductor memory device and programming method thereof | |
JP6258399B2 (ja) | 半導体装置 | |
US8891304B2 (en) | Nonvolatile semiconductor memory device and memory system | |
JP5657079B1 (ja) | 半導体記憶装置 | |
JP2008027511A (ja) | 半導体記憶装置およびその制御方法 | |
JP6178909B1 (ja) | 不揮発性半導体記憶装置 | |
JP6164712B1 (ja) | フラッシュメモリ | |
JP6115740B1 (ja) | 半導体記憶装置 | |
US20160012916A1 (en) | Semiconductor memory device and memory system | |
JP2010152989A (ja) | 不揮発性半導体記憶装置 | |
JP2009080884A (ja) | 不揮発性半導体記憶装置 | |
KR101651573B1 (ko) | 반도체 기억장치 및 그 프로그래밍 방법 | |
JP5710815B1 (ja) | 半導体記憶装置 | |
JP6293846B2 (ja) | 半導体記憶装置 | |
TWI521530B (zh) | 半導體記憶裝置及其編程方法 | |
JP2012133854A (ja) | 半導体記憶装置 | |
JP2013025827A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160203 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160217 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20160311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6131207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |