JP6115740B1 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP6115740B1 JP6115740B1 JP2015246083A JP2015246083A JP6115740B1 JP 6115740 B1 JP6115740 B1 JP 6115740B1 JP 2015246083 A JP2015246083 A JP 2015246083A JP 2015246083 A JP2015246083 A JP 2015246083A JP 6115740 B1 JP6115740 B1 JP 6115740B1
- Authority
- JP
- Japan
- Prior art keywords
- program
- selected page
- data
- bits
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000012937 correction Methods 0.000 claims description 67
- 239000000872 buffer Substances 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 19
- 238000012795 verification Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
120:入出力バッファ 130:ECC回路
140:アドレスレジスタ 150:制御部
160:ワード線選択回路 170:ページバッファ/センス回路
180:列選択回路 190:内部電圧発生正回路
300:レギュラー領域 310:スペア領域
Claims (8)
- 誤り検出訂正回路を備えたNAND型フラッシュメモリのプログラム方法であって、
外部端子からプログラムすべきデータをページバッファのレギュラー領域に受け取るステップと、
前記誤り検出訂正回路により、前記ページバッファのレギュラー領域で受け取ったプログラムすべきデータについての第1の誤り訂正符号を生成し、かつ前記第1の誤り訂正符号についての第2の誤り訂正符号を生成し、生成した第1および第2の誤り訂正符号を前記ページバッファのスペア領域に格納するステップと、
選択ページのレギュラー領域にプログラムすべきデータをプログラムし、かつ前記選択ページのスペア領域に前記第1および第2の誤り訂正符号をプログラムするため、前記選択ページにプログラムパルスを印加するステップと、
前記プログラムパルス印加後にベリファイを行い、ベリファイ結果に基づき選択ページのプログラムの合否を判定するステップと、
全ビットが合格と判定されたとき、プログラムを終了し、全ビットが合格でないと判定されたとき、プログラムパルスの印加回数がプログラムの許容最大値よりも小さい最適値に到達していない場合には、選択ページにさらにプログラムパルスを印加し、プログラムパルスの印加回数が前記最適値に到達している場合には、選択ページが予め決められた不合格ビット数であれば疑似合格と判定するステップとを有する、プログラム方法。 - プログラム方法はさらに、選択ページが予め決められた不合格ビット数よりも多い場合には、プログラムパルスの印加回数が前記許容最大値に到達しているか否かを判定し、前記許容最大値に到達していない場合には、選択ページにさらにプログラムパルスを印加し、前記許容最大値に到達している場合には、プログラム失敗としてプログラムを終了するステップを含む、請求項1に記載のプログラム方法。
- 前記許容最大値は、選択ページのプログラムに許容されるプログラムパルスの最大印加回数である、請求項2に記載のプログラム方法。
- 前記予め決められた不合格ビット数は、誤り検出・訂正によって救済可能なビット数以下である、請求項1に記載のプログラム方法。
- 前記最適値は、外部のコントローラによって設定可能である、請求項1または2に記載のプログラム方法。
- メモリアレイと、
外部端子と、
前記メモリアレイにプログラムすべきデータまたは前記メモリアレイから読み出されたデータを保持するページバッファと、
前記外部端子から前記ページバッファのレギュラー領域に受け取ったプログラムすべきデータについての第1の誤り訂正符号、および前記第1の誤り訂正符号についての第2の誤り訂正符号を生成し、生成した第1および第2の誤り訂正符号を前記ページバッファのスペア領域に格納する誤り検出・訂正手段と、
前記プログラムすべきデータおよび前記第1および第2の誤り訂正符号を前記メモリアレイの選択ページのレギュラー領域およびスペア領域にそれぞれにプログラムするプログラム手段とを含み、
前記プログラム手段は、
選択ページにプログラムパルスを印加した後にベリファイを行い、ベリファイ結果に基づき全ビットが合格したか否かを判定し、全ビットが合格と判定されたとき、プログラムを終了し、全ビットが合格でないと判定したとき、プログラムパルスの印加回数がプログラムの許容最大値よりも小さい最適値に到達していない場合には、選択ページにさらにプログラムパルスを印加し、プログラムパルスの印加回数が前記最適値に到達している場合には、選択ページが予め決められた不合格ビット数であれば疑似合格と判定する処理を実行する、半導体記憶装置。 - 前記プログラム手段はさらに、選択ページが予め決められた不合格ビット数よりも多い場合には、プログラムパルスの印加回数が前記許容最大値に到達しているか否かを判定し、前記許容最大値に到達していない場合には、選択ページにさらにプログラムパルスを印加し、前記許容最大値に到達している場合には、プログラム失敗としてプログラムを終了する、請求項6に記載の半導体記憶装置。
- 前記予め決められた不合格ビット数は、前記誤り検出・訂正によって救済可能なビット数以下である、請求項6に記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015246083A JP6115740B1 (ja) | 2015-12-17 | 2015-12-17 | 半導体記憶装置 |
TW105104424A TWI602055B (zh) | 2015-12-17 | 2016-02-16 | 半導體儲存裝置及其編程方法 |
CN201610140202.5A CN106898378B (zh) | 2015-12-17 | 2016-03-11 | 半导体存储装置及与非型快闪存储器的编程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015246083A JP6115740B1 (ja) | 2015-12-17 | 2015-12-17 | 半導体記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016214999A Division JP6293846B2 (ja) | 2016-11-02 | 2016-11-02 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6115740B1 true JP6115740B1 (ja) | 2017-04-19 |
JP2017111846A JP2017111846A (ja) | 2017-06-22 |
Family
ID=58666812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015246083A Active JP6115740B1 (ja) | 2015-12-17 | 2015-12-17 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6115740B1 (ja) |
CN (1) | CN106898378B (ja) |
TW (1) | TWI602055B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114047880A (zh) * | 2021-11-16 | 2022-02-15 | 深圳忆联信息系统有限公司 | 多Pass编程的NAND写入功耗优化方法、装置及计算机设备 |
JP7430482B2 (ja) | 2017-10-30 | 2024-02-13 | 三星電子株式会社 | ライト動作方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6115740B1 (ja) * | 2015-12-17 | 2017-04-19 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
KR20190007252A (ko) * | 2017-07-12 | 2019-01-22 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
KR102524916B1 (ko) * | 2018-03-13 | 2023-04-26 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003036693A (ja) * | 2001-05-16 | 2003-02-07 | Fujitsu Ltd | 多値半導体メモリの誤り検出・訂正方法および誤り検出・訂正機能を有する多値半導体メモリ |
JP2007066386A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体記憶装置 |
JP2008293555A (ja) * | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | 半導体集積回路装置およびメモリ制御方法 |
JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
JP2012234240A (ja) * | 2011-04-28 | 2012-11-29 | Buffalo Inc | 記憶装置、コンピュータ装置、コンピュータの制御方法、およびコンピュータプログラム |
JP2013225830A (ja) * | 2012-03-19 | 2013-10-31 | Toshiba Corp | メモリコントローラ、記憶装置、誤り訂正装置および誤り訂正方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7304893B1 (en) * | 2006-06-30 | 2007-12-04 | Sandisk Corporation | Method of partial page fail bit detection in flash memory devices |
US7861139B2 (en) * | 2007-01-26 | 2010-12-28 | Micron Technology, Inc. | Programming management data for NAND memories |
US7630249B2 (en) * | 2007-06-21 | 2009-12-08 | Sandisk Corporation | Intelligent control of program pulse duration |
WO2011007599A1 (ja) * | 2009-07-17 | 2011-01-20 | 株式会社 東芝 | メモリ管理装置 |
TWI476590B (zh) * | 2012-05-31 | 2015-03-11 | Phison Electronics Corp | 記憶體管理方法、記憶體控制器與記憶體儲存裝置 |
US9053819B2 (en) * | 2012-07-11 | 2015-06-09 | Sandisk Technologies Inc. | Programming method to tighten threshold voltage width with avoiding program disturb |
JP6131207B2 (ja) * | 2014-03-14 | 2017-05-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
CN104951405B (zh) * | 2014-03-28 | 2019-09-06 | 三星电子株式会社 | 存储系统以及对存储系统执行和验证写保护的方法 |
JP6115740B1 (ja) * | 2015-12-17 | 2017-04-19 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
-
2015
- 2015-12-17 JP JP2015246083A patent/JP6115740B1/ja active Active
-
2016
- 2016-02-16 TW TW105104424A patent/TWI602055B/zh active
- 2016-03-11 CN CN201610140202.5A patent/CN106898378B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003036693A (ja) * | 2001-05-16 | 2003-02-07 | Fujitsu Ltd | 多値半導体メモリの誤り検出・訂正方法および誤り検出・訂正機能を有する多値半導体メモリ |
JP2007066386A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体記憶装置 |
JP2008293555A (ja) * | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | 半導体集積回路装置およびメモリ制御方法 |
JP2012069180A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
JP2012234240A (ja) * | 2011-04-28 | 2012-11-29 | Buffalo Inc | 記憶装置、コンピュータ装置、コンピュータの制御方法、およびコンピュータプログラム |
JP2013225830A (ja) * | 2012-03-19 | 2013-10-31 | Toshiba Corp | メモリコントローラ、記憶装置、誤り訂正装置および誤り訂正方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7430482B2 (ja) | 2017-10-30 | 2024-02-13 | 三星電子株式会社 | ライト動作方法 |
CN114047880A (zh) * | 2021-11-16 | 2022-02-15 | 深圳忆联信息系统有限公司 | 多Pass编程的NAND写入功耗优化方法、装置及计算机设备 |
CN114047880B (zh) * | 2021-11-16 | 2023-07-04 | 深圳忆联信息系统有限公司 | 多Pass编程的NAND写入功耗优化方法、装置及计算机设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2017111846A (ja) | 2017-06-22 |
TWI602055B (zh) | 2017-10-11 |
CN106898378A (zh) | 2017-06-27 |
CN106898378B (zh) | 2021-03-02 |
TW201723840A (zh) | 2017-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5085939B2 (ja) | 書き込み/消去失敗検出機構を有するフラッシュ記憶システム | |
KR101368375B1 (ko) | 소거된 섹터 검출 메커니즘 | |
US7508704B2 (en) | Non-volatile semiconductor storage system | |
CN107045889B (zh) | 半导体存储装置、其擦除方法及编程方法 | |
US8069382B2 (en) | Memory cell programming | |
US10395753B2 (en) | Semiconductor memory device and programming method thereof | |
US8154924B2 (en) | Nonvolatile memory device and read method | |
US20100241796A1 (en) | Memory system protected from errors due to read disturbance and reading method thereof | |
JP6131207B2 (ja) | 半導体記憶装置 | |
JP6115740B1 (ja) | 半導体記憶装置 | |
JP2008027511A (ja) | 半導体記憶装置およびその制御方法 | |
JP2009140564A (ja) | Nand型フラッシュメモリおよびメモリシステム | |
JP2020155180A (ja) | メモリ読み出し方法及びメモリシステム並びにコンピュータ・プログラム | |
US8347183B2 (en) | Flash memory device using ECC algorithm and method of operating the same | |
JP6088675B1 (ja) | 半導体記憶装置 | |
CN107305786B (zh) | 非易失性半导体存储装置 | |
KR101651573B1 (ko) | 반도체 기억장치 및 그 프로그래밍 방법 | |
JP6293846B2 (ja) | 半導体記憶装置 | |
US8923068B2 (en) | Low margin read operation with CRC comparision | |
JP6371423B2 (ja) | 半導体記憶装置 | |
JP5710815B1 (ja) | 半導体記憶装置 | |
TWI521530B (zh) | 半導體記憶裝置及其編程方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6115740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |