CN109213436B - 降低快闪储存介面中传收数据错误方法及装置 - Google Patents

降低快闪储存介面中传收数据错误方法及装置 Download PDF

Info

Publication number
CN109213436B
CN109213436B CN201810531614.0A CN201810531614A CN109213436B CN 109213436 B CN109213436 B CN 109213436B CN 201810531614 A CN201810531614 A CN 201810531614A CN 109213436 B CN109213436 B CN 109213436B
Authority
CN
China
Prior art keywords
data
received
error
control information
descrambled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810531614.0A
Other languages
English (en)
Other versions
CN109213436A (zh
Inventor
施富仁
陈瑜达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW106146502A external-priority patent/TWI654517B/zh
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN109213436A publication Critical patent/CN109213436A/zh
Application granted granted Critical
Publication of CN109213436B publication Critical patent/CN109213436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种降低快闪储存介面中传收的数据错误方法以及使用该方法的装置，由第一端的处理单元执行，包含下列步骤：透过最底层致能的解扰器解扰从第二端接收的第一数据；反复监督解扰后的第一数据以判断是否发生接收数据错误；每次检测到解扰后的第一数据发生接收数据错误时，发送否定应答控制信息帧给第二端，用以通知第二端关于解扰后的第一数据发生接收数据错误的资讯；以及当检测到解扰后的第一数据发生接收数据错误的次数到达预设阈值时，不致能最底层的解扰器。

Description

降低快闪储存介面中传收数据错误方法及装置
技术领域
本发明关连于一种快闪存储器存储器，特别是一种降低快闪储存介面中传收数据错误方法以及使用该方法的装置。
背景技术
快闪存储器装置通常分为NOR快闪装置与NAND快闪装置。NOR快闪装置为随机存取装置，主装置(host)可于地址脚位上提供存取NOR快闪装置的任意地址，并即时地由NOR快闪装置的数据脚位上获得储存于该地址上的数据。相反地，NAND快闪装置并非随机存取，而是序列存取。NAND快闪装置无法像NOR快闪装置一样，可以存取任何随机地址，主装置反而需要写入序列的位元组(bytes)值到NAND快闪装置中，用以定义请求命令(command)的类型(如，读取、写入、抹除等)，以及此命令上的地址。地址可指向一个页面(在快闪存储器中的一个写入作业的最小数据块)或一个区块(在快闪存储器中的一个抹除作业的最小数据块)。实际上，NAND快闪装置通常从存储器单元(memory cells)上读取或写入完整的数页数据。当一整页的数据从阵列读取到装置中的缓存器(buffer)后，藉由使用提取信号(strobesignal)顺序地敲出(clock out)内容，让主单元可逐位元组或字元组(words)存取数据。
快闪存储器装置通常包含装置端及储存单元，并且以快闪储存介面连接上主控端。随着储存介面的数据传输速度越来越快，数据于传收时更容易发生错误。因此，需要一种方法以及使用该方法的装置，用以降低快闪储存介面中传收数据错误。
发明内容
本发明的实施例提出一种降低快闪储存介面中传收的数据错误方法，由第一端的处理单元执行，包含下列步骤：透过最底层致能的解扰器解扰从第二端接收的第一数据；反复监督解扰后的第一数据以判断是否发生接收数据错误；每次检测到解扰后的第一数据发生接收数据错误时，发送否定应答控制信息帧给第二端，用以通知第二端关于解扰后的第一数据发生接收数据错误的资讯；以及当检测到解扰后的第一数据发生接收数据错误的次数到达预设阈值时，不致能最底层的解扰器。
本发明的实施例提出一种降低快闪储存介面中传收数据错误的装置，包含最底层及处理单元。最底层耦接于对应端，包含解扰器。处理单元耦接于最底层，透过上述最底层致能的上述解扰器解扰从上述对应端接收的第一数据；反复监督解扰后的第一数据以判断是否发生接收数据错误；每次检测到解扰后的第一数据发生接收数据错误时，发送否定应答控制信息帧给对应端，用以通知对应端关于第一数据发生接收数据错误的资讯；以及当检测到解扰后的第一数据发生接收数据错误的次数到达预设阈值时，不致能最底层的解扰器。
本发明的实施例提出另一种降低快闪储存介面中传收的数据错误方法，由第一端的处理单元执行，包含下列步骤：当第一端的扰码器处于致能状态时，反复检测是否从第二端接收到否定应答控制信息帧；当接收到否定应答控制信息帧的次数到达预设阈值时，不致能扰码器；当第一端的扰码器处于不致能状态时，反复检测是否从第二端接收到应答控制信息帧；以及当接收到应答控制信息帧时，致能扰码器。
本发明的实施例提出另一种降低快闪储存介面中传收数据错误的装置，包含最底层及处理单元。最底层耦接于对应端，包含扰码器。处理单元耦接于最底层，当扰码器处于致能状态时，反复检测是否从对应端接收到否定应答控制信息帧；当接收到否定应答控制信息帧的次数到达预设阈值时，不致能扰码器；当扰码器处于不致能状态时，反复检测是否从对应端接收到应答控制信息帧；以及当接收到应答控制信息帧时，致能扰码器。
附图说明
图1是依据本发明实施例的快闪存储器的系统架构示意图。
图2是依据本发明实施例的存取介面与储存单元的方块图。
图3是依据本发明实施例的一个存取子介面与多个储存子单元的连接示意图。
图4是依据本发明实施例的接收端的数据传输设定调整方法的流程图。
图5是显示依据本发明实施例的否定应答控制信息帧的数据结构。
图6是依据本发明实施例的传送端的数据传输设定调整方法的流程图。
符号说明
10 快闪存储器；
110 计算装置；
130 主控端；
131 物理层；
133 物理转换层；
135 数据连接层；
137 处理单元；
150 装置端；
151 物理层；
153 物理转换层；
155 数据连接层；
157 处理单元；
170 存取介面；
170_0～170_j 存取子介面；
180 储存单元；
180_0_0～180_j_i 储存子单元；
310_0 数据线；
320_0_0～320_0_i 芯片致能控制信号；
S411～S493 方法步骤；
50 否定应答控制信息帧；
S610～S690 方法步骤。
具体实施方式
以下说明为完成发明的较佳实现方式，其目的在于描述本发明的基本精神，但并不用以限定本发明。实际的发明内容必须参考之后的权利要求范围。
必须了解的是，使用于本说明书中的”包含”、”包括”等词，用以表示存在特定的技术特征、数值、方法步骤、作业处理、元件以及/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、元件、组件，或以上的任意组合。
于权利要求中使用如”第一”、"第二"、"第三"等词系用来修饰权利要求中的元件，并非用来表示之间具有优先权顺序，先行关系，或者是一个元件先于另一个元件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的元件。
图1是依据本发明实施例的快闪存储器的系统架构示意图。快闪存储器10的系统架构包含装置端150，并透过通用快闪储存(UFS,Universal Flash Storage)介面与主控端130沟通。UFS是个快闪储存规范，用以达成较高的数据传输速度及更可靠的快闪记忆储存，并且不需要因为快闪储存单元的类型不同而配置不同的转换器。快闪存储器10可配备于数位相机、行动电话、消费性电子设备等之中。UFS介面可运行于脉波宽度调制档(PWM,Pulse-Width Modulation gear)及高速档(HS,High-Speed gear)。脉波宽度调制档可为1Gbps(Gigabits per second)或更低速，而高速档可为1.4Gbps或更高速。脉波宽度调制档可称为低速档。例如，表1列举UFS规范所定义不同高速档(HS-GEARs)的数据传输率：
表1
Figure GDA0003131446330000041
例如，高速档HS-G1的A级数据传输率为1248Mbps，而高速档HS-G1的B级数据传输率为1457.6Mbps，高速档HS-G2的A级数据传输率为2496Mbps，而高速档HS-G2的B级数据传输率为2915.2Mbps，依此类推。表2列举UFS规范所定义不同脉波宽度调制档(PWM-GEARs)的数据传输率：
表2
脉波宽度调制档 最低传输率(Mbps) 最高传输率(Mbps)
PWM-G0 0.01 3
PWM-G1 3 9
PWM-G2 6 18
PWM-G3 12 36
PWM-G4 24 72
PWM-G5 48 144
PWM-G6 96 288
PWM-G7 192 576
低速档PWM-G0的数据传输率介于0.01至3Mbps之间，低速档PWM-G1的数据传输率介于3至9Mbps之间，低速档PWM-G2的数据传输率介于6至18Mbps之间，依此类推。
快闪存储器10更包含储存单元180，并且装置端150使用存取介面170与储存单元180沟通，可采用双倍数据率(double data rate,DDR)通信协定与储存单元180沟通，例如，开放NAND快闪(open NAND flash interface,ONFI)、双倍数据率开关(DDR toggle)或其他介面。装置端150的处理单元157透过存取介面170写入数据到储存单元180中的指定地址，以及从储存单元180中的指定地址读取数据。详细来说，装置端150的处理单元157透过存取介面170写入数据到储存单元180中的指定地址，以及从储存单元180中的指定地址读取数据。存取介面170使用数个电子信号来协调装置端150的处理单元157与储存单元180间的数据与命令传递，包含数据线(data line)、时脉信号(clock signal)与控制信号(controlsignal)。数据线可用以传递命令、地址、读出及写入的数据；控制信号线可用以传递芯片致能(chip enable,CE)、地址提取致能(address latch enable,ALE)、命令提取致能(command latch enable,CLE)、写入致能(write enable,WE)等控制信号。
储存单元180可包含多个储存子单元，每一个储存子单元实施于一个晶粒(die)上，各自使用关联的存取子介面与处理单元157进行沟通。图2是依据本发明实施例的存取介面与储存单元的方块图。快闪存储器10可包含j+1个存取子介面170_0至170_j，存取子介面又可称为通道(channel)，每一个存取子介面连接i+1个储存子单元。换句话说，i+1个储存子单元共享一个存取子介面。例如，当快闪存储器10包含4个通道(j＝3)且每一个通道连接4个储存单元(i＝3)时，快闪存储器10一共拥有16个储存单元180_0_0至180_j_i。处理单元157可驱动存取子介面170_0至170_j中之一者，从指定的储存子单元读取数据。每个储存子单元拥有独立的芯片致能(CE)控制信号。换句话说，当欲对指定的储存子单元进行数据读取时，需要驱动关联的存取子介面致能此储存子单元的芯片致能控制信号。图3是依据本发明实施例的一个存取子介面与多个储存子单元的连接示意图。处理单元157可透过存取子介面170_0使用独立的芯片致能控制信号320_0_0至320_0_i来从连接的储存子单元180_0_0至180_0_i中选择出其中一者，接着，透过共享的数据线310_0从选择出的储存子单元的指定位置读取数据。
主控端130的处理单元137可使用存取介面120透过指定通信协定与计算装置110进行沟通，例如，通用串行总线(universal serial bus,USB)、先进技术附着(advancedtechnology attachment,ATA)、序列先进技术附着(serial advanced technologyattachment,SATA)、快速周边元件互联(peripheral component interconnect express,PCI-E)或其他介面。
主控端130及装置端150各自包含UFS互联层(UIC,UFS InterConnect layer)。UFS互联层是UFS分层架构的最底层，管理主控端130及装置端150间的连接。主控端130的UFS互联层可包含物理层(PHY,L1 layer)131、物理转换层(physical adapter,L1.5 layer)133及数据连接层(data link,L2 layer)135。装置端150的UFS互联层可包含物理层151、物理转换层153及数据连接层155。物理层131及151中之每一者可包含差动输出对，如图1的TXP及TXN，用以传送数据至对应端，以及差动输入对，如图1的RXP及RXN，用以从对应端接收数据。例如，主控端130的物理层131可透过差动输出对传送数据至装置端150，以及透过差动输入对从装置端150接收数据。反面来说，装置端150的物理层131可透过差动输出对传送数据至主控端130，以及透过差动输入对从主控端130接收数据。
主控端130及装置端150中之每一者(亦可称为接收端)于运行在高速档或低速档时，可透过其最底层(例如，UFS互联层)致能的解扰器(descrambler)解扰从对应端接收的数据以取得解扰后的数据，判断解扰后的数据是否发生错误。例如，主控端130可解扰从装置端150接收的数据以取得数据信息帧以及/或控制信息帧，判断数据信息帧以及/或控制信息帧是否发生接收数据错误，反之亦然。当接收端检测到解扰后的数据存在错误时，传送否定应答控制信息帧(NAC,negative acknowledgement control frame)给对应端。并且，当检测解扰后的数据存在错误到达预设的次数时，不致能解扰器。另一方面，当对应端接收到否定应答控制信息帧到达上述预设的次数时，不致能扰码器。反面来说，当接收端的最底层不致能解扰器时(亦即是对应端的最底层不致能扰码器时)，接收端持续监督接收的数据信息帧以及/或控制信息帧，并且，当检测到不存在接收数据错误时，致能解扰器并且传送应答控制信息帧(ACK,acknowledgement control frame)给对应端。例如，主控端130的最底层不致能解扰器时，主控端130持续监督接收的数据信息帧以及/或控制信息帧，并且，当检测到不存在接收数据错误时，致能解扰器并且并且传送应答控制信息帧给装置端150，反之亦然。另一方面，当对应端接收到应答控制信息帧时，致能扰码器。扰码器可使用硬体电路实施于传送端的物理转换层之中，而解扰器可使用硬体电路实施于接收端的物理转换层之中。于此须注意的是，将数据进行扰码虽然可提升安全性，但可能让数据于传输中产生错误比特的机会提高。
图4是依据本发明实施例的接收端的数据传输设定调整方法的流程图。此方法由处理单元137或157于载入并执行特定微码或软体指令时实施。接收端的处理单元可为通用处理器(general-purpose processor)、微控制器(microcontroller)、微控制器单元(MCU,microcontroller unit)等。当接收端的处理单元从接收端的非挥发性存储器(non-volatile memory)载入并执行相关固件时实施以下所述的调整方法。接收端的处理单元可透过差动输入对从另一端(或可称为对应端或传送端)接收数据，并且透过其最底层致能的解扰器解扰从对应端接收的数据以取得解扰后数据。判断是否于接收端的物理转换层检测到循环冗余校验(CRC,Cyclic Redundancy Check)错误，或者于接收端的物理层检测到符号错误(步骤S411)。当没有检测到解扰后数据的循环冗余校验错误或符号错误或没有致能解扰器时(步骤S411中”否”的路径)，进行下一回合的接收数据判断(步骤S411)。当检测到解扰后数据的循环冗余校验或符号错误时(步骤S411中”是”的路径)，传送否定应答控制信息帧给对应端(步骤S413)。图5是显示依据本发明实施例的否定应答控制信息帧的数据结构。否定应答控制信息帧50的长度为2个符号(symbols)，而每个符号为16比特。
由于接收数据的错误可能只是偶然发生，因此接收端的处理单元可维护比特错误率计数器(BER,Bit Error Rate counter)，初始为1，用以记录检测到循环冗余校验错误或符号错误的次数，并且于检测到循环冗余校验错误或符号错误多次之后再进行调整。例如，当传送否定应答控制信息帧给对应端后(步骤S413)，接收端的处理单元更判断比特错误率计数器的值是否到达或高于预设阈值(例如，2至10间的任意整数)(步骤S431)。当比特错误率计数器的值低于预设阈值时(步骤S431中”否”的路径)，比特错误率计数器的值加1(步骤S433)，并进行下一回合的接收数据判断(步骤S411)。当比特错误率计数器的值到达或高于预设阈值时(步骤S431中”是”的路径)，接收端的处理单元不致能接收端中物理转换层的解扰器(步骤S450)。于步骤S450，于此须注意的是，接收端的处理单元不需要发送任何讯息给对应端来不致能对应端的扰码器，用以节省接收端及对应端间使用的频宽。取而代之地，对应端也维护一个计数器，并且每次从接收端接收到否定应答控制信息帧时，让计数器的值加一。对应端不致能扰码器的细节可参考如后的说明。
于另一些实施例中，接收端的处理单元可不维护比特错误率计数器，并省略步骤S431及S433。换句话说，当检测到循环冗余校验错误或符号错误后，接收端的处理单元就认定需要不致能解扰器。于另一些实施例中，于步骤S431中的预设阈值可设为1，用以一检测到循环冗余校验错误或符号错误后，接收端的处理单元就认定需要不致能解扰器。
于接收端中实体层的解扰器不致能时，接收端的处理单元可持续监督透过差动输入对从对应端接收的数据，并且判断是否于接收端的物理转换层检测到循环冗余校验错误，或者于接收端的物理层检测到符号错误(步骤S470)。当依然检测到循环冗余校验或符号错误时(步骤S470中”是”的路径)，接收端的处理单元维持不致能接收端中实体层的解扰器及指示对应端的处理单元维持不致能对应端中实体层的扰码器(步骤S450)。当没有检测到循环冗余校验或符号错误时(步骤S470中”否”的路径)，接收端的处理单元致能接收端中物理转换层的解扰器及传送应答控制信息帧给对应端(步骤S491)，以及重设比特错误率计数器的值为1(步骤S493)。
图6是依据本发明实施例的传送端的数据传输设定调整方法的流程图。此方法由处理单元137或157于载入并执行特定微码或软件指令时实施。传送端的处理单元可为通用处理器、微控制器、微控制器单元等。当传送端的物理转换层的扰码器处于致能状态时，传送端的处理器反复检测是否从对应端(亦可称为接收端)接收到否定应答控制信息帧(步骤S610)。
由于接收数据的错误可能只是偶然发生，因此传送端的处理单元也可维护否定应答计数器，用以记录接收到否定应答控制信息帧的次数，并且于接收到否定应答控制信息帧多次之后再进行调整。例如，当从对应端接收到否定应答控制信息帧时(步骤S610中”是”的路径)，传送端的处理单元更判断否定应答计数器的值是否到达或高于预设阈值(步骤S631)。于此须注意的是，步骤S631中的预设阈值相同于对应端中相应于比特错误率计数器的预设阈值，例如，如步骤S431中所示的预设阈值。当否定应答计数器的值低于预设阈值时(步骤S631中”否”的路径)，否定应答计数器的值加1(步骤S633)，并进行下一回合的判断(步骤S610)。当否定应答计数器的值到达或高于预设阈值时(步骤S631中”是”的路径)，传送端的处理单元不致能物理转换层的扰码器(步骤S650)。当传送端的物理转换层的扰码器处于不致能状态时，传送端的处理器反复检测是否从对应端接收到应答控制信息帧(步骤S670)。当从对应端接收到应答控制信息帧时(步骤S670中”是”的路径)，传送端的处理单元致能物理转换层的扰码器(步骤S690)。
于此须注意的是，应答控制信息帧及否定应答控制信息帧是通用快闪储存规范中分别使用来让接收端向对应端回复之前的传送数据已正确接收到及已经发生错误的信息。在规范的应答控制信息帧及否定应答控制信息帧的基础上进行扰码器及解扰器的致能及不致能，可不需要再额外产生及解译自订的请求。
虽然图1至3中包含了以上描述的元件，但不排除在不违反发明的精神下，使用更多其他的附加元件，已达成更佳的技术效果。此外，虽然图4及图6的流程图采用指定的顺序来执行，但是在不违反发明精神的情况下，熟悉本技术领域者可以在达到相同效果的前提下，修改这些步骤间的顺序，所以，本发明并不局限于仅使用如上所述的顺序。此外，熟悉本技术领域者亦可以将若干步骤整合为一个步骤，或者是除了这些步骤外，循序或平行地执行更多步骤，本发明亦不因此而局限。
虽然本发明使用以上实施例进行说明，但需要注意的是，这些描述并非用以限缩本发明。相反地，此发明涵盖了熟悉本技术领域者显而易见的修改与相似设置。所以，申请权利要求范围须以最宽广的方式解释来包含所有显而易见的修改与相似设置。

Claims (20)

1.一种降低快闪储存介面中传收数据错误方法，由一接收端的处理单元执行，包含：
透过一最底层致能的一解扰器解扰从一传送端接收的第一数据；
反复监督一解扰后的第一数据以判断是否发生一接收数据错误；
每次检测到上述解扰后的第一数据发生上述接收数据错误时，发送一否定应答控制信息帧给上述传送端，用以通知上述传送端关于上述第一数据发生上述接收数据错误的资讯；以及
当检测到上述解扰后的第一数据发生上述接收数据错误的次数到达一预设阈值时，不致能上述最底层的上述解扰器，
其中上述最底层为一通用快闪储存互联层，上述通用快闪储存互联层包含一物理层及一物理转换层，上述解扰后的第一数据的上述接收数据错误代表上述物理转换层于上述解扰后的第一数据检测到一循环冗余校验错误或者上述物理层于上述解扰后的第一数据检测到一符号错误。
2.如权利要求1所述的降低快闪储存介面中传收数据错误方法，其特征在于，包含：
当检测到上述解扰后的第一数据发生上述接收数据错误的次数到达上述预设阈值时，不发送用以不致能上述传送端的一扰码器的一请求给上述传送端。
3.如权利要求1所述的降低快闪储存介面中传收数据错误方法，其特征在于，上述预设阈值为1。
4.如权利要求1所述的降低快闪储存介面中传收数据错误方法，其特征在于，上述预设阈值为2至10之间的任意整数。
5.如权利要求4所述的降低快闪储存介面中传收数据错误方法，其特征在于，上述循环冗余校验错误及上述符号错误的次数以一比特错误率计数器记录，上述方法，包含：
当检测到上述循环冗余校验错误或上述符号错误时，将上述比特错误率计数器的值加1。
6.如权利要求第5项所述的降低快闪储存介面中传收数据错误方法，其中，上述传送端控制一否定应答计数器；当从上述接收端接收到上述否定应答控制信息帧时，将上述否定应答计数器的值加1；并且当上述否定应答计数器的值到达上述预设阈值时，不致能一扰码器。
7.如权利要求1所述的降低快闪储存介面中传收数据错误方法，其特征在于，包含：
当上述解扰器不致能时，反复检测从上述传送端接收的一第二数据是否没有发生上述接收数据错误；以及
当检测到上述第二数据没有发生上述接收数据错误时，致能上述最底层的上述解扰器以及传送一应答控制信息帧至上述传送端。
8.如权利要求7所述的降低快闪储存介面中传收数据错误方法，其特征在于，当上述传送端从上述接收端接收到上述应答控制信息帧时，致能一扰码器。
9.一种降低快闪储存介面中传收数据错误方法，由一接收端的处理单元执行，包含：
当上述接收端的一扰码器处于一致能状态时，反复检测是否从一传送端接收到一否定应答控制信息帧；
当接收到上述否定应答控制信息帧的次数到达一预设阈值时，不致能上述扰码器；
当上述接收端的上述扰码器处于一不致能状态时，反复检测是否从上述传送端接收到一应答控制信息帧；以及
当接收到上述应答控制信息帧时，致能上述扰码器。
10.如权利要求9所述的降低快闪储存介面中传收数据错误方法，其特征在于，上述接收端控制一否定应答计数器，上述方法包含：
当从上述传送端接收到上述否定应答控制信息帧时，将上述否定应答计数器的值加1。
11.一种降低快闪储存介面中传收数据错误装置，包含：
一最底层，耦接于一传送端，包含一解扰器；以及
一处理单元，耦接于上述最底层，透过上述最底层致能的上述解扰器解扰从上述传送端接收的第一数据；反复监督一解扰后的第一数据以判断是否发生一接收数据错误；每次检测到上述解扰后的第一数据发生上述接收数据错误时，发送一否定应答控制信息帧给上述传送端，用以通知上述传送端关于上述第一数据发生上述接收数据错误的资讯；以及当检测到上述解扰后的第一数据发生上述接收数据错误的次数到达一预设阈值时，不致能上述最底层的上述解扰器,
其中，上述最底层为一通用快闪储存互联层，上述通用快闪储存互联层包含一物理层及一物理转换层，上述解扰后的第一数据的上述接收数据错误代表上述物理转换层于上述解扰后的第一数据检测到一循环冗余校验错误或者上述物理层于上述解扰后的第一数据检测到一符号错误。
12.如权利要求11所述的降低快闪储存介面中传收数据错误装置，其特征在于，上述处理单元当检测到上述解扰后的第一数据发生上述接收数据错误的次数到达上述预设阈值时，不发送用以不致能上述传送端的一扰码器的一请求给上述传送端。
13.如权利要求11所述的降低快闪储存介面中传收数据错误装置，其特征在于，上述预设阈值为1。
14.如权利要求11所述的降低快闪储存介面中传收数据错误装置，其特征在于，上述预设阈值为2至10之间的任意整数。
15.如权利要求14所述的降低快闪储存介面中传收数据错误装置，其特征在于，上述循环冗余校验错误及上述符号错误的次数以一比特错误率计数器记录，以及上述处理单元当检测到上述循环冗余校验错误或上述符号错误时，将上述比特错误率计数器的值加1。
16.如权利要求15所述的降低快闪储存介面中传收数据错误装置，其特征在于，上述传送端控制一否定应答计数器；当从上述装置接收到上述否定应答控制信息帧时，将上述否定应答计数器的值加1；并且当上述否定应答计数器的值到达上述预设阈值时，不致能一扰码器。
17.如权利要求11所述的降低快闪储存介面中传收数据错误装置，其特征在于，上述处理单元当上述解扰器不致能时，反复检测从上述传送端接收的一第二数据是否没有发生上述接收数据错误；以及当检测到上述第二数据没有发生上述接收数据错误时，致能上述最底层的上述解扰器以及传送一应答控制信息帧至上述传送端。
18.如权利要求17所述的降低快闪储存介面中传收数据错误装置，其特征在于，当上述传送端从上述装置接收到上述应答控制信息帧时，致能一扰码器。
19.一种降低快闪储存介面中传收数据错误装置，包含：
一最底层，耦接于一接收端，包含一扰码器；以及
一处理单元，耦接于上述最底层，当上述扰码器处于一致能状态时，反复检测是否从上述接收端接收到一否定应答控制信息帧；当接收到上述否定应答控制信息帧的次数到达一预设阈值时，不致能上述扰码器；当上述扰码器处于一不致能状态时，反复检测是否从上述接收端接收到一应答控制信息帧；以及当接收到上述应答控制信息帧时，致能上述扰码器。
20.如权利要求19所述的降低快闪储存介面中传收数据错误装置，其特征在于，上述处理单元控制一否定应答计数器；以及当从上述接收端接收到上述否定应答控制信息帧时，将上述否定应答计数器的值加1。
CN201810531614.0A 2017-06-30 2018-05-29 降低快闪储存介面中传收数据错误方法及装置 Active CN109213436B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527177P 2017-06-30 2017-06-30
US62/527,177 2017-06-30
TW106146502 2017-12-29
TW106146502A TWI654517B (zh) 2017-06-30 2017-12-29 降低快閃儲存介面中傳收資料錯誤方法以及使用該方法的裝置

Publications (2)

Publication Number Publication Date
CN109213436A CN109213436A (zh) 2019-01-15
CN109213436B true CN109213436B (zh) 2021-08-24

Family

ID=64735028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810531614.0A Active CN109213436B (zh) 2017-06-30 2018-05-29 降低快闪储存介面中传收数据错误方法及装置

Country Status (2)

Country Link
US (1) US10630425B2 (zh)
CN (1) CN109213436B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050115A (zh) * 2014-06-30 2014-09-17 曙光信息产业(北京)有限公司 一种存储控制器及其使用方法
TW201503153A (zh) * 2013-07-01 2015-01-16 Asolid Technology Co Ltd 快閃記憶體裝置、記憶體控制器及快閃記憶體的控制方法
CN104916332A (zh) * 2014-03-14 2015-09-16 华邦电子股份有限公司 半导体存储装置及nand型快闪存储器的程序化方法
CN105786749A (zh) * 2016-03-16 2016-07-20 山东华芯半导体有限公司 一种基于nand flash接口的双通道ata协议桥接装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3277A (en) * 1843-09-23 Lewis e
DE3530142A1 (de) 1985-08-23 1987-02-26 Bosch Gmbh Robert Verfahren zum optimieren eines magnetbandgeraetes zur speicherung digital codierter farbvideosignale
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US6182264B1 (en) 1998-05-22 2001-01-30 Vlsi Technology, Inc. Smart dynamic selection of error correction methods for DECT based data services
CN1395771A (zh) 2000-01-17 2003-02-05 康宁O.T.I股份公司 与调制器集成的衰减器用于使用它的wdm系统的发射模块
EP1552609A4 (en) 2002-10-08 2011-11-16 Broadcom Corp RAPID BINDING OF EMITTER EQUALIZATION DATA AND RECEIVER EQUALIZATION
US6894993B2 (en) 2002-12-27 2005-05-17 Arraycomm, Inc. Detection and correction of channel swap in spatial division multiple access systems
KR100643605B1 (ko) 2004-08-16 2006-11-10 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
US20060179152A1 (en) 2005-01-31 2006-08-10 Broadcom Corporation In-band access of management registers
US8488967B2 (en) * 2005-02-18 2013-07-16 Telcordia Technologies, Inc. System and method for OCDMA-based photonic layer security robustness to archival attack
US8483108B2 (en) 2006-07-24 2013-07-09 Apple Inc. Apparatus and methods for de-emphasis training on a point-to-point connection
US8127200B2 (en) 2006-12-24 2012-02-28 Sandisk Il Ltd. Flash memory device and system with randomizing for suppressing errors
US8566676B2 (en) 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
US8144608B2 (en) 2007-01-22 2012-03-27 Broadcom Corporation Method and system for medium access control (MAC) rate selection
CN101765976B (zh) * 2007-08-07 2014-03-12 富士通株式会社 错误检测装置和错误校正/错误检测解码装置和方法
US8340586B2 (en) * 2008-11-19 2012-12-25 T-Mobile Usa, Inc. System and method for link adaptation for variable link conditions
US8611406B2 (en) 2009-06-30 2013-12-17 Lsi Corporation System optimization using soft receiver masking technique
US8903091B2 (en) * 2010-09-23 2014-12-02 Nucript LLC Optical system with imparted secure codes
KR101854232B1 (ko) 2010-11-09 2018-05-04 삼성전자주식회사 디-엠퍼시스 기능을 갖는 의사 오픈 드레인 방식의 출력 드라이버, 반도체 메모리 장치 및 그것의 제어 방법
US9195537B2 (en) 2011-03-02 2015-11-24 Sandisk Technologies Inc. Method of data storage in non-volatile memory
US9170744B1 (en) 2011-04-06 2015-10-27 P4tents1, LLC Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system
US8793557B2 (en) * 2011-05-19 2014-07-29 Cambrige Silicon Radio Limited Method and apparatus for real-time multidimensional adaptation of an audio coding system
US8660134B2 (en) 2011-10-27 2014-02-25 Mueller International, Llc Systems and methods for time-based hailing of radio frequency devices
JP2013115802A (ja) 2011-12-01 2013-06-10 Alaxala Networks Corp 信号伝送システムおよび信号伝送方法
US20130343131A1 (en) 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
US9039718B2 (en) 2012-07-24 2015-05-26 Blephex, Llc Method and device for treating an ocular disorder
US8914696B2 (en) 2012-08-29 2014-12-16 Seagate Technology Llc Flash memory read scrub and channel tracking
KR20140071639A (ko) 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US9099173B2 (en) * 2012-12-14 2015-08-04 Virtium Technology, Inc. Classifying flash devices using ECC
US9450790B2 (en) * 2013-01-31 2016-09-20 Apple Inc. Methods and apparatus for enabling and disabling scrambling of control symbols
US9116824B2 (en) 2013-03-15 2015-08-25 Sandisk Technologies Inc. System and method to reduce read latency of a data storage device
US20140310536A1 (en) 2013-04-16 2014-10-16 Qualcomm Incorporated Storage device assisted inline encryption and decryption
KR102145420B1 (ko) 2013-07-25 2020-08-18 삼성전자주식회사 데이터 전송 속도를 변경하는 스토리지 시스템 및 그것의 데이터 전송 속도 변경 방법
KR20150014002A (ko) 2013-07-25 2015-02-06 삼성전자주식회사 데이터 전송 속도 관리자를 포함하는 스토리지 시스템 및 그것의 데이터 전송 속도 변경 방법
US9203391B2 (en) 2014-04-22 2015-12-01 Qualcomm Incorporated Pulse-width modulation data decoder
JP2016025497A (ja) 2014-07-22 2016-02-08 日本電気株式会社 光受信器および光受信方法
US9531569B2 (en) 2014-10-08 2016-12-27 Dell Products, Lp Power aware receiver/transmitter adaptation for high speed serial interfaces
US10528410B2 (en) 2014-12-16 2020-01-07 Intel Corporation Apparatus, method and system to exchange error information in a unified protocol communication
KR102239356B1 (ko) 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
KR102268699B1 (ko) 2015-06-29 2021-06-28 삼성전자주식회사 저장 장치의 동작 방법, 호스트 장치의 동작 방법, 그리고 저장 장치 및 호스트 장치를 포함하는 사용자 시스템의 동작 방법
CN112612730A (zh) * 2015-09-26 2021-04-06 英特尔公司 多芯片封装链路错误检测
CN105761753A (zh) 2016-02-02 2016-07-13 清华大学 数据加扰解扰器、存储装置及加扰解扰方法
KR102512448B1 (ko) 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US20170346596A1 (en) 2016-05-27 2017-11-30 Intel Corporation Method, apparatus, and system for signal equalization
CN106850476B (zh) 2017-02-24 2019-09-17 合肥兆芯电子有限公司 均衡器调整方法、可适性均衡器及存储器存储装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201503153A (zh) * 2013-07-01 2015-01-16 Asolid Technology Co Ltd 快閃記憶體裝置、記憶體控制器及快閃記憶體的控制方法
CN104916332A (zh) * 2014-03-14 2015-09-16 华邦电子股份有限公司 半导体存储装置及nand型快闪存储器的程序化方法
CN104050115A (zh) * 2014-06-30 2014-09-17 曙光信息产业(北京)有限公司 一种存储控制器及其使用方法
CN105786749A (zh) * 2016-03-16 2016-07-20 山东华芯半导体有限公司 一种基于nand flash接口的双通道ata协议桥接装置

Also Published As

Publication number Publication date
US10630425B2 (en) 2020-04-21
CN109213436A (zh) 2019-01-15
US20190007169A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
US8661168B2 (en) Specialized universal serial bus controller
US9720866B2 (en) Interface circuit executing protocol control in compliance with first and second interface standards
US10637509B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10108574B2 (en) Electronic device, communication control circuit, and communication control method
CN101520767B (zh) 一种数据传输速度自适应的方法及装置
US10630424B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US11349692B2 (en) Computer program product and method and apparatus for adjusting equalization
CN109213436B (zh) 降低快闪储存介面中传收数据错误方法及装置
US10848263B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
CN109213625B (zh) 降低快闪储存介面中传收数据错误方法及装置
US11671287B2 (en) Interconnect module, UFS system including the same, and method of operating the UFS system
TWI654517B (zh) 降低快閃儲存介面中傳收資料錯誤方法以及使用該方法的裝置
CN110099028B (zh) 一种串口数据传输的方法及装置
CN109213623B (zh) 降低快闪储存介面中传收数据错误方法及装置
CN109213624B (zh) 降低快闪储存介面中传收数据错误方法及装置
TWI559151B (zh) 管線排程的控制方法及其控制模組
US11126585B1 (en) Data storage device with improved interface transmitter training
TWI824191B (zh) 均衡調整的電腦程式產品及方法以及裝置
US11137819B2 (en) PHY calibration for active-idle power reduction
TW202234861A (zh) 用於控制器中的錯誤處理的控制方法、其記錄媒體、控制器以及儲存裝置
US20150019773A1 (en) Signal processing apparatus
US20220308954A1 (en) Selection of processing mode for receiver circuit
US11288225B2 (en) Adapting transmitter training behavior based upon assumed identity of training partner
TWI413907B (zh) 一種用於訊號傳輸之省電方法及裝置
US20070121496A1 (en) System and method for amplitude optimization in high-speed serial transmissions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant