CN106850476B - 均衡器调整方法、可适性均衡器及存储器存储装置 - Google Patents

均衡器调整方法、可适性均衡器及存储器存储装置 Download PDF

Info

Publication number
CN106850476B
CN106850476B CN201710102329.2A CN201710102329A CN106850476B CN 106850476 B CN106850476 B CN 106850476B CN 201710102329 A CN201710102329 A CN 201710102329A CN 106850476 B CN106850476 B CN 106850476B
Authority
CN
China
Prior art keywords
equalizer
signal
modulation
power mode
applicable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710102329.2A
Other languages
English (en)
Other versions
CN106850476A (zh
Inventor
魏暐庭
陈维咏
林兆欣
陈志铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Core Electronics Co Ltd
Original Assignee
Hefei Core Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Core Electronics Co Ltd filed Critical Hefei Core Electronics Co Ltd
Priority to CN201710102329.2A priority Critical patent/CN106850476B/zh
Publication of CN106850476A publication Critical patent/CN106850476A/zh
Application granted granted Critical
Publication of CN106850476B publication Critical patent/CN106850476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明提出一种均衡器调整方法、可适性均衡器及存储器存储装置。所述方法包括：由存储器存储装置执行交握操作以与主机系统建立连线；在所述交握操作中，接收来自所述主机系统的第一信号并由所述可适性均衡器对所述第一信号执行第一调制；以及在结束所述交握操作之后，接收来自所述主机系统的第二信号并由所述可适性均衡器根据所述第一调制的调制结果对所述第二信号执行第二调制以补偿所述第二信号；以及根据所述第二调制的调制结果调整所述可适性均衡器。藉此，可提高均衡器的调整效率。

Description

均衡器调整方法、可适性均衡器及存储器存储装置
技术领域
本发明涉及一种均衡器的调整机制，尤其涉及一种均衡器调整方法、可适性均衡器及存储器存储装置。
背景技术
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
随着信号传输速度的提升，对于可用于改善接收端的数据接收能力的接收器的性能需求也更加强烈。例如，可适应性均衡器(adaptive equalizer)可被应用于信号接收器中，其经由通道估测结果对通道响应做补偿进用以降低传送错误率。在许多系统中，适应性均衡器是在信号发射端与信号接收端之间的连线建立后，方才根据预设的调整机制来调整所使用的均衡器设定，以产生较有利于分析的接收端信号。
然而，一般在连线建立之后为均衡器调整所预留的调整时间的时间长度通常很短，而不足以完成所有均衡器参数和/或功率模式的测试。例如，依据高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准，为均衡器调整所预留的调整时间只有约2毫秒(ms)。因此，要如何在有限的时间内将均衡器调整到合适的状态，实为本领域技术人员所致力研究的课题之一。
发明内容
有鉴于此，本发明提供一种均衡器调整方法、可适性均衡器及存储器存储装置，可提升可适性均衡器的调整效率。
本发明的一范例实施例提供一种均衡器调整方法，其用于具有可适性均衡器的存储器存储装置，所述均衡器调整方法包括：执行交握操作以与主机系统建立连线；在所述交握操作中，接收来自所述主机系统的第一信号并由所述可适性均衡器对所述第一信号执行第一调制；以及在结束所述交握操作之后，接收来自所述主机系统的第二信号并由所述可适性均衡器根据所述第一调制的调制结果对所述第二信号执行第二调制以补偿所述第二信号；以及根据所述第二调制的调制结果调整所述可适性均衡器。
在本发明的一范例实施例中，所述均衡器调整方法还包括：在所述交握操作中，传送第三信号给所述主机系统，其中所述第一信号与所述第三信号皆用于在所述交握操作中建立所述连线。
在本发明的一范例实施例中，在执行所述第二调制的期间，所述存储器存储装置不传送信号给所述主机系统。
在本发明的一范例实施例中，所述的均衡器调整方法还包括：根据所述第一调制的所述调制结果调整所述可适性均衡器。
在本发明的一范例实施例中，根据所述第一调制的所述调制结果调整所述可适性均衡器的步骤包括：由所述可适性均衡器根据所述第一调制的所述调制结果决定功率模式，其中由所述可适性均衡器根据所述第一调制的所述调制结果对所述第二信号执行所述第二调制的步骤包括：基于所决定的所述功率模式使用至少一均衡器参数调制所述第二信号。
在本发明的一范例实施例中，由所述可适性均衡器根据所述第一调制的所述调制结果决定所述功率模式的步骤包括：检测所调制的所述第一信号的一眼宽信息；以及根据所述眼宽信息从多个候选功率模式中决定所述功率模式，其中所述多个候选功率模式包括第一功率模式与第二功率模式，其中所述可适性均衡器操作于所述第一功率模式的功率消耗高于所述可适性均衡器操作于所述第二功率模式的功率消耗。
在本发明的一范例实施例中，在基于所决定的所述功率模式使用所述至少一均衡器参数调制所述第二信号的步骤中，所述可适性均衡器所使用的功率模式不被改变。
本发明的另一范例实施例提供一种可适性均衡器，其用于存储器存储装置，所述可适性均衡器包括均衡器模块与控制模块。所述控制模块连接至所述均衡器模块。在所述存储器存储装置执行交握操作以与主机系统建立连线的期间，所述均衡器模块用以接收来自所述主机系统的第一信号并对所述第一信号执行第一调制。在结束所述交握操作之后，所述均衡器模块还用以接收来自所述主机系统的第二信号并根据所述第一调制的调制结果对所述第二信号执行第二调制以补偿所述第二信号。所述控制模块用以根据所述第二调制的调制结果调整所述均衡器模块。
在本发明的一范例实施例中，在所述交握操作中，所述存储器存储装置用以传送第三信号给所述主机系统。所述第一信号与所述第三信号皆用于在所述交握操作中建立所述连线。
在本发明的一范例实施例中，在所述均衡器模块执行所述第二调制的期间，所述存储器存储装置不传送信号给所述主机系统。
在本发明的一范例实施例中，所述控制模块还用以根据所述第一调制的所述调制结果调整所述均衡器模块。
在本发明的一范例实施例中，所述控制模块根据所述第一调制的所述调制结果调整所述均衡器模块的操作包括：根据所述第一调制的所述调制结果决定功率模式，其中所述均衡器模块根据所述第一调制的所述调制结果对所述第二信号执行所述第二调制的操作包括：基于所决定的所述功率模式使用至少一均衡器参数调制所述第二信号。
在本发明的一范例实施例中，所述控制模块根据所述第一调制的所述调制结果决定所述功率模式的操作包括：检测所调制的所述第一信号的眼宽信息；以及根据所述眼宽信息从多个候选功率模式中决定所述功率模式，其中所述多个候选功率模式包括第一功率模式与第二功率模式，其中所述均衡器模块操作于所述第一功率模式的功率消耗高于所述均衡器模块操作于所述第二功率模式的功率消耗。
在本发明的一范例实施例中，在所述均衡器模块基于所决定的所述功率模式使用所述至少一均衡器参数调制所述第二信号的操作中，所述均衡器模块所使用的功率模式不被改变。
本发明的另一范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述连接接口单元包括可适性均衡器。所述存储器控制电路单元用以执行交握操作以与所述主机系统建立连线。在所述交握操作中，所述可适性均衡器用以接收来自所述主机系统的第一信号并对所述第一信号执行第一调制。在结束所述交握操作之后，所述可适性均衡器还用以接收来自所述主机系统的第二信号并根据所述第一调制的调制结果对所述第二信号执行第二调制以补偿所述第二信号。所述可适性均衡器还用以根据所述第二调制的调制结果执行自我调整。
在本发明的一范例实施例中，在所述交握操作中，所述存储器控制电路单元用以传送第三信号给所述主机系统。所述第一信号与所述第三信号皆用于在所述交握操作中建立所述连线。
在本发明的一范例实施例中，在所述可适性均衡器执行所述第二调制的期间，所述存储器控制电路单元不传送信号给所述主机系统。
在本发明的一范例实施例中，所述可适性均衡器还用以根据所述第一调制的所述调制结果执行所述自我调整。
在本发明的一范例实施例中，所述可适性均衡器根据所述第一调制的所述调制结果执行所述自我调整的操作包括：根据所述第一调制的所述调制结果决定功率模式。所述可适性均衡器根据所述第一调制的所述调制结果对所述第二信号执行所述第二调制的操作包括：基于所决定的所述功率模式使用至少一均衡器参数调制所述第二信号。
在本发明的一范例实施例中，所述可适性均衡器根据所述第一调制的所述调制结果决定所述功率模式的操作包括：检测所调制的所述第一信号的眼宽信息；以及根据所述眼宽信息从多个候选功率模式中决定所述功率模式，其中所述多个候选功率模式包括第一功率模式与第二功率模式，其中所述可适性均衡器操作于所述第一功率模式的功率消耗高于所述可适性均衡器操作于所述第二功率模式的功率消耗。
在本发明的一范例实施例中，所述多个候选功率模式包括连续时间线性均衡器低功率模式、连续时间线性均衡器高功率模式及决策反馈均衡器模式的至少其中之二。
在本发明的一范例实施例中，在所述可适性均衡器基于所决定的所述功率模式使用所述至少一均衡器参数调制所述第二信号的操作中，所述可适性均衡器所使用的功率模式不被改变。
基于上述，在存储器存储装置执行交握操作以与主机系统建立连线的期间，可适性均衡器会对来自主机系统的第一信号执行第一调制。在结束交握操作之后，可适性均衡器会根据第一调制的调制结果对来自所述主机系统的第二信号执行第二调制以补偿所述第二信号并根据所述第二调制的调制结果来执行自我调整。藉此，本发明可提升可适性均衡器的调整效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。
图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图。
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。
图5A与图5B是根据本发明的一范例实施例所示出的原始信号与经调制的信号的示意图。
图6是根据本发明的一范例实施例所示出的可适性均衡器的示意图。
图7是根据本发明的一范例实施例所示出的均衡器调整方法的流程图。
图8是根据本发明的另一范例实施例所示出的均衡器调整方法的流程图。
图9是根据本发明的另一范例实施例所示出的均衡器调整方法的流程图。
图10是根据本发明的另一范例实施例所示出的均衡器调整方法的流程图。
图11是根据本发明的另一范例实施例所示出的均衡器调整方法的流程图。
符号说明
10：存储器存储装置
11：主机系统
110：系统总线
111：处理器
112：随机存取存储器
113：只读存储器
114：数据传输接口
12：输入/输出(I/O)装置
20：主机板
201：随身碟
202：记忆卡
203：固态硬盘
204：无线存储器存储装置
205：全球定位系统模块
206：网络接口卡
207：无线传输装置
208：键盘
209：屏幕
210：喇叭
30：存储器存储装置
31：主机系统
32：SD卡
33：CF卡
34：嵌入式存储装置
341：嵌入式多媒体卡
342：嵌入式多芯片封装存储装置
401：连接接口单元
402：可适性均衡器
404：存储器控制电路单元
406：可复写式非易失性存储器模块
501、502：眼
61：均衡器模块
62：控制模块
621：眼宽信息检测电路
622：控制电路
S701：步骤(由存储器存储装置执行交握操作以与主机系统建立连线)
S702：步骤(在所述交握操作中，接收来自主机系统的第一信号并由可适性均衡器对所述第一信号执行第一调制)
S703：步骤(在结束所述交握操作之后，接收来自主机系统的第二信号并由可适性均衡器根据第一调制的调制结果对所述第二信号执行第二调制以补偿第二信号)
S704：步骤(根据第二调制的调制结果调整可适性均衡器)
S801：步骤(由均衡器模块根据一均衡器设定来调制第一信号)
S802：步骤(检测所调制的第一信号的眼宽信息)
S803：步骤(眼宽信息是否符合第一预设条件)
S804：步骤(是否还有尚未测试的均衡器设定)
S805：步骤(更新均衡器设定)
S806：步骤(将均衡器模块配置为操作于当前使用的均衡器设定所对应的功率模式)
S901：步骤(由均衡器模块根据一均衡器设定来调制第一信号)
S902：步骤(检测所调制的第一信号的眼宽信息)
S903：步骤(当前的眼宽信息是否为初始信息)
S904：步骤(根据当前的眼宽信息更新最佳眼宽信息并更新均衡器设定)
S905：步骤(当前的眼宽信息是否优于最佳眼宽信息)
S906：步骤(根据当前的眼宽信息更新最佳眼宽信息)
S907：步骤(是否还有尚未测试的均衡器设定)
S908：步骤(更新均衡器设定)
S909：步骤(将均衡器模块配置为操作于最佳眼宽信息所对应的功率模式)
S1002：步骤(由均衡器模块基于所配置的功率模式使用一均衡器参数来调制第二信号)
S1003：步骤(检测所调制的第二信号的眼宽信息)
S1004：步骤(眼宽信息是否符合第二预设条件)
S1005：步骤(是否还有尚未测试的均衡器参数)
S1006：步骤(更新均衡器参数)
S1007：步骤(指示均衡器模块使用当前使用的均衡器参数)
S1102：步骤(由均衡器模块基于所配置的功率模式使用一均衡器参数来调制第二信号)
S1103：步骤(检测所调制的第二信号的眼宽信息)
S1104：步骤(当前的眼宽信息是否为初始信息)
S1105：步骤(根据当前的眼宽信息更新最佳眼宽信息并更新均衡器参数)
S1106：步骤(当前的眼宽信息是否优于最佳眼宽信息)
S1107：步骤(根据当前的眼宽信息更新最佳眼宽信息)
S1108：步骤(是否还有尚未测试的均衡器参数)
S1109：步骤(更新均衡器参数)
S1110：步骤(指示均衡器模块使用对应于最佳眼宽信息的均衡器参数)
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本案说明书全文(包括申请专利范围)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应所述被解释成所述第一装置可以直接连接于所述第二装置，或者所述第一装置可以通过其他装置或某种连接手段而间接地连接至所述第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。
一般而言，存储器存储装置(也称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(也称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆连接至系统总线(system bus)110。
在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。存储器存储装置10可例如是随身碟201、记忆卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通讯(Near FieldCommunication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通讯技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置30可为其所使用的安全数字(SecureDigital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi MediaCard,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。
请参照图4，存储器存储装置10包括连接接口单元401、存储器控制电路单元404与可复写式非易失性存储器模块406。
连接接口单元401用以将存储器存储装置10连接至主机系统11。在本范例实施例中，连接接口单元401是相容于高速周边零件连接接口(Peripheral ComponentInterconnect Express,PCI Express)标准。然而，必须了解的是，本发明不限于此，连接接口单元401也可以是符合并行高级技术附件(Parallel Advanced TechnologyAttachment,PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers,IEEE)1394标准、串行高级技术附件(Serial AdvancedTechnology Attachment,SATA)标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra HighSpeed-II,UHS-II)接口标准、记忆棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元401可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元401是布设于一包含存储器控制电路单元404的芯片外。
存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块406是连接至存储器控制电路单元404并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、复数阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块406中的每一个存储单元是以电压(以下也称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制闸极(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制闸极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作也称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。
在本范例实施例中，可复写式非易失性存储器模块406的存储单元会构成多个实体程序化单元，并且此些实体程序化单元会构成多个实体抹除单元。具体来说，同一条字符线上的存储单元会组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字符线上的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit，LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元通常包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储使用者数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在本范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512比特组(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
在一范例实施例中，在存储器存储装置10被连接至主机系统11并且上电之后，存储器控制电路单元404会与主机系统11执行一个交握(handshake)操作。此交握操作是用以建立存储器存储装置10与主机系统11之间的连线。在执行交握操作的期间，主机系统11会发送信号(也称为第一信号)给存储器存储装置10，并且存储器控制电路单元404也会经由连接接口单元401发送信号(也称为第三信号)给主机系统11。例如，第三信号可以是用于回应第一信号和/或第一信号是用于回应第三信号。此外，第一信号与第三信号皆是用于在所述交握操作中建立主机系统11与存储器存储装置10的间的连线。
在一范例实施例中，在开始执行所述交握操作之后，若存储器存储装置10停止发送信号(即，第三信号)至主机系统11，可判定交握操作已结束。此外，在另一范例实施例中，在结束交握操作之后，存储器存储装置10也可能持续传送信号(例如，第三信号或其他信号)至主机系统11。
须注意的是，某些连接接口标准并未明确定义需要执行交握操作才能建立主机系统11与存储器存储装置10之间的连线。因此，在一范例实施例中，若是在存储器存储装置10连接至主机系统11后的某一时间范围内主机系统11与存储器存储装置10之间有信号交换，和/或在存储器存储装置10连接至主机系统11后的某一时间范围内来自主机系统11的信号是为了建立存储器存储装置10与主机系统11之间的连线(例如，为了时脉同步等)，则此时间范围即可视为是执行所述交握操作的期间。
在存储器存储装置10与主机系统11之间的连线建立之前，存储器存储装置10无法识别来自主机系统11的指令，并且主机系统11也无法识别来自存储器存储装置的数据。在存储器存储装置10与主机系统11之间的连线建立后，存储器存储装置10与主机系统11才分别具有识别所接收到的指令和/或数据的能力。例如，在存储器存储装置10与主机系统11之间的连线建立后，主机系统11可发送指示存储器存储装置10执行数据存取的指令，且存储器存储装置10可回传对应于此指令的数据存取结果给主机系统11。
在本范例实施例中，连接接口单元401包括可适性均衡器402。可适性均衡器402用以接收并调制来自主机系统11的信号。例如，在完成可适性均衡器402的调整之后，可适性均衡器402可用以调制来自主机系统11的数据信号。例如，来自主机系统11的数据信号为差动(differential)信号并且用以传递一连串的比特数据。例如，每一个比特数据是指一个比特“0”或“1”。一般来说，来自主机系统11的信号是经过通道衰减的信号。通道衰减的多或少与通道(例如，有线/无线通道)的长度与杂讯强弱等因素有关。可适性均衡器402可对信号的通道衰减进行补偿，从而产生较有利于分析的接收端信号。
图5A与图5B是根据本发明的一范例实施例所示出的原始信号与经调制的信号的示意图。
请参照图5A与图5B，来自主机系统11的信号S_Rx的波形可以视为是包括多个眼501。信号S_Rx的眼宽信息可用于描述眼501的宽度(也称为信号S_Rx的眼宽)EW、眼501的高度(也称为信号S_Rx的眼高)EH和/或眼501的轮廓(也称为信号S_Rx的眼形)等信息。若眼501的宽度EW很窄、眼501的高度EH很窄和/或眼501的轮廓不利于分析，则对于信号S_Rx的取样较难且较容易产生误差。
在调制信号S_Rx之后，信号S_Rx’会被输出作为接收端信号。信号S_Rx’的波形可以视为是包括多个眼502。信号S_Rx’的眼宽信息可用于描述眼502的宽度EW’、眼502的高度EH’和/或眼502的轮廓等信息。相对于眼501，眼502的宽度EW’较宽(即，眼宽EW’>眼宽EW)、眼502的高度EH’较宽(即，眼高EH’>眼高EH)和/或眼502的轮廓较有利于分析。因此，相对于信号S_Rx，对于信号S_Rx’的取样将较为容易且精准。在一范例实施例中，将信号S_Rx调制为信号S_Rx’的操作也可视为对信号S_Rx进行补偿，以克服信号S_Rx的通道衰减。
在一范例实施例中，可适性均衡器402还可以与时脉数据回复(clock datarecovery,CDR)电路一起使用。例如，时脉数据回复电路可接收可适性均衡器402所输出的信号(例如，信号S_Rx’)并且据以执行锁相(phase lock)操作以产生一个输出时脉。例如，此输出时脉可供连接接口单元401、可适性均衡器402、存储器控制电路单元404、可复写式非易失性存储器模块406或存储器存储装置10中其余的电子电路使用。
一般来说，根据不同的使用环境或设备状态，主机系统11与存储器存储装置10之间的通道状态可能不同，使得来自主机系统11的信号的通道衰减也不同。在一范例实施例中，对应于不同的通道状态，可适性均衡器402会动态地配置所欲使用的功率模式。须注意的是，一个功率模式对于信号的补偿能力往往会正相关于此功率模式的功率消耗(或耗电量)。因此，在信号衰减轻微的环境中，可适性均衡器402会倾向于操作于功率消耗较低的功率模式，以维持基本的信号补偿能力并可节省电力消耗。此外，在信号衰减很快的环境中，可适性均衡器402则会倾向于操作于功率消耗较高的功率模式，以提高对于信号的补偿能力。但是，操作于功率消耗较高的功率模式也较耗电。藉此，可适性均衡器402可自行在功率消耗与对于信号的补偿能力之间取得平衡。在一范例实施例中，可适性均衡器402也会使用不同的均衡器参数来调制信号，从而改变所输出的信号的波形与信号质量。例如，信号的信号质量可利用信号的眼宽信息来评估。根据所输出的信号的信号质量，可适性均衡器402可确定最适合当前使用的均衡器参数并使用此均衡器参数来调制后续来自于主机系统11的信号(例如，数据信号)。
在本范例实施例中，在建立存储器存储装置10与主机系统11之间的连线之前(例如，在执行所述交握操作的期间)，连接接口单元401会接收来自主机系统11的信号(即，第一信号)，并且可适性均衡器402会对第一信号执行调制(也称为第一调制)。例如，在第一调制中，可适性均衡器402可根据至少一均衡器设定(也称为第一均衡器设定)来调制第一信号并分析第一调制的调制结果。在一范例实施例中，第一信号会在所述第一调制中基于所述第一均衡器设定中的至少一者而被补偿。例如，根据所述第一均衡器设定中不同的均衡器设定，多个经补偿的第一信号可被输出。然后，可适性均衡器402可分析经补偿的第一信号。
在建立存储器存储装置10与主机系统11之间的连线之后(例如，结束所述交握操作之后)，连接接口单元401会接收来自主机系统11的另一信号(也称为第二信号)，并且可适性均衡器402会根据第一调制的调制结果对第二信号执行另一调制(也称为第二调制)。例如，在第二调制中，可适性均衡器402可根据另外的至少一均衡器设定(也称为第二均衡器设定)来调制第二信号以对第二信号进行补偿。在一范例实施例中，第一信号的样式(pattern)与第二信号的样式不同。在另一范例实施例中，第一信号的样式也可能与第二信号的样式相同。
在一范例实施例中，在执行第二调制的期间，存储器存储装置10不传送信号给主机系统11。在一范例实施例中，所述执行第二调制的期间可视为是用于(或，专用于)调整可适性均衡器402的一个预设时间区间。例如，依据高速周边零件连接接口(PCI Express)标准，此预设时间区间只有约2毫秒(ms)。此外，根据不同的连接接口标准，此预设时间区间也可能更长或更短。
在一范例实施例中，此预设时间区间是接续于执行所述交握操作的期间。因此，在一范例实施例中，在开始执行所述交握操作之后，若存储器存储装置10停止发送信号(即，第三信号)至主机系统11，可视为交握操作已结束并且已进入此预设时间区间。例如，在完成所述交握操作之后，主机系统11可能会切换为发送第二信号，而可适性均衡器402可根据此第二信号执行所述第二调制。在另一范例实施例中，执行所述交握操作的期间与执行第二调制的期间还可能包括其他的信号传输阶段。在执行所述交握操作的期间与执行第二调制的期间包括其他信号传输阶段的范例实施例中，执行所述交握操作的期间与执行第二调制的期间不是连续的。
须注意的是，在一范例实施例中，在经过所述预设时间区间之后，主机系统11会开始传送数据信号。例如，此数据信号可用于传送指示存储器存储装置10执行数据存取等操作的各式指令。在一范例实施例中，在经过所述预设时间区间之前，来自主机系统11的信号(例如，第一信号和/或第二信号)可视为是测试信号(或，连线信号)。可适性均衡器402会对所述测试信号(或，连线信号)进行所述第一调制和/或第二调制。
根据第二调制的调制结果，可适性均衡器402会执行自我调整。例如，根据所述第二均衡器设定中不同的均衡器设定，多个经补偿的第二信号可被输出。然后，可适性均衡器402可分析经补偿的第二信号并根据分析结果执行自我调整，从而确定最适合当前使用的均衡器参数(也称为最佳均衡器参数)。
在一范例实施例中，可适性均衡器402也会根据第一调制的调制结果执行自我调整。例如，在一范例实施例中，根据经调制的第一信号，可适性均衡器402会决定一个功率模式。例如，此功率模式可从多个候选功率模式中选择。然后，在执行第二调制的期间，可适性均衡器402会基于所决定的功率模式使用至少一个均衡器参数调制第二信号。
在一范例实施例中，所述候选功率模式包括连续时间线性均衡器(Continuous-Time Linear Equalizer,CTLE)低功率模式、连续时间线性均衡器高功率模式及决策反馈均衡器(Decision Feedback Equalizer,DFE)模式的至少其中之二。在另一范例实施例中，此些候选功率模式还可包括其他的功率模式，而不限于上述。在一范例实施例中，所述候选功率模式中的一者也称为第一功率模式，而所述候选功率模式中的另一者也称为第二功率模式。在一范例实施例中，所述候选功率模式还可包括第三功率模式甚至更多功率模式，本发明不加以限制。
在一范例实施例中，决策反馈均衡器模式对于通道衰减的补偿能力高于连续时间线性均衡器高功率模式对于通道衰减的补偿能力，并且连续时间线性均衡器高功率模式对于通道衰减的补偿能力高于连续时间线性均衡器低功率模式。在一范例实施例中，可适性均衡器402基于连续时间线性均衡器低功率模式执行信号调制的功率消耗低于可适性均衡器402基于连续时间线性均衡器高功率模式执行信号调制的功率消耗，且可适性均衡器402基于连续时间线性均衡器高功率模式执行信号调制的功率消耗低于可适性均衡器402基于决策反馈均衡器模式执行信号调制的功率消耗。
在一范例实施例中，第一调制的调制结果(例如，经调制的第一信号)会反映出存储器存储装置10与主机系统11之间当前的通道状态。例如，可适性均衡器402可根据第一调制的调制结果获得存储器存储装置10与主机系统11之间当前的通道状态。若第一调制的调制结果呈现存储器存储装置10与主机系统11之间当前的通道状态符合一第一条件，可适性均衡器402会将连续时间线性均衡器低功率模式决定为在第二调制中使用的功率模式；若第一调制的调制结果呈现存储器存储装置10与主机系统11之间当前的通道状态符合一第二条件，可适性均衡器402会将连续时间线性均衡器高功率模式决定为在第二调制中使用的功率模式；并且若第一调制的调制结果呈现存储器存储装置10与主机系统11之间当前的通道状态符合一第三条件，可适性均衡器402会将决策反馈均衡器模式决定为在第二调制中使用的功率模式。其中，符合第一条件的通道状态优于符合第二条件的通道状态，并且符合第二条件的通道状态优于符合第三条件的通道状态。此外，在另一范例实施例中，可适性均衡器402也可以根据当前的通道状态符合某一条件而决定在第二调制中使用其他的功率模式，本发明不加以限制。
在一范例实施例中，在执行第二调制的期间，可适性均衡器402所使用的功率模式不被改变。例如，在执行第二调制的期间，可适性均衡器402可基于同一个功率模式而依序使用不同的均衡器参数来调制第二信号。此外，在另一范例实施例中，在执行第二调制的期间，可适性均衡器402所使用的功率模式也可被改变至少一次。例如，所述改变功率模式是指，将可适性均衡器402所使用的功率模式从原先决定的功率模式切换为另一功率模式。
图6是根据本发明的一范例实施例所示出的可适性均衡器的示意图。
请参照图6，可适性均衡器402包括均衡器模块61与控制模块62。均衡器模块61连接控制模块62。均衡器模块61会接收来自主机系统的信号S_Rx与来自控制模块62的信号S_Ctrl(也称为控制信号)。例如，在执行第一调制的期间，信号S_Rx包括第一信号；在执行第二调制的期间，信号S_Rx包括第二信号。信号S_Ctrl是控制模块62根据至少一均衡器设定而产生。此外，均衡器模块61会根据信号S_Ctrl而操作于特定的功率模式并使用特定的均衡器参数来调制信号S_Rx。
在本范例实施例中，均衡器模块61包括连续时间线性均衡器与决策反馈均衡器。根据所配置的功率模式，连续时间线性均衡器与决策反馈均衡器的至少其中之一会被用于调制信号S_Rx。例如，若所配置的功率模式为连续时间线性均衡器低功率模式，则连续时间线性均衡器会被使用并且被操作于低功率模式。或者，若所配置的功率模式为连续时间线性均衡器高功率模式，则连续时间线性均衡器会被使用并且被操作于高功率模式。或者，若所配置的功率模式为决策反馈均衡器模式，则决策反馈均衡器会被使用。在一范例实施例中，使用某一个均衡器是指启动(activate)或致能(enable)此均衡器，而未被使用的均衡器则会被关闭或禁能(disable)。此外，在某些功率模式下，均衡器模块61中的多个均衡器也可以搭配使用，在此便不赘述。在另一范例实施例中，均衡器模块61还可以包括其他类型的均衡器。在调制信号S_Rx之后，均衡器模块61会输出信号S_Rx’。
在本范例实施例中，控制模块62包括眼宽信息检测电路621与控制电路622。眼宽信息检测电路621连接至均衡器模块61并且用以检测信号S_Rx’的眼宽信息Inf_EW。例如，眼宽信息Inf_EW可分析信号S_Rx’并产生用于描述信号S_Rx’的眼宽、眼高和/或眼形等与信号S_Rx’的信号质量有关的参数。例如，眼宽信息检测电路621包括眼宽检测器、眼高检测器及眼形检测器的至少其中之一。控制电路622连接至眼宽信息检测电路621与均衡器模块61并且可用于产生信号S_Ctrl。例如，控制电路622可包括嵌入式控制器或微控制器等各式控制电路。
图7是根据本发明的一范例实施例所示出的均衡器调整方法的流程图。
请参照图1、图4与图7，在步骤S701中，由存储器存储装置10执行交握操作以与主机系统11建立连线。在步骤S702中，在所述交握操作中，接收来自主机系统11的第一信号并由可适性均衡器402对所述第一信号执行第一调制。在步骤S703中，在结束所述交握操作之后，接收来自主机系统11的第二信号并由可适性均衡器402根据第一调制的调制结果对所述第二信号执行第二调制以补偿第二信号。在步骤S704中，根据第二调制的调制结果调整可适性均衡器402。
图8是根据本发明的另一范例实施例所示出的均衡器调整方法的流程图。须注意的是，图8的流程是图7的一个范例实施例中步骤S702的细节。
请参照图6与图8，在步骤S801中，由均衡器模块61根据一个均衡器设定来调制信号S_Rx(即，第一信号)并因此产生信号S_Rx’。在步骤S802中，眼宽信息检测电路621检测信号S_Rx’(即，所调制的第一信号)的眼宽信息Inf_EW。在步骤S803中，控制电路622判断眼宽信息Inf_EW是否符合一第一预设条件。在本范例实施例中，控制电路622是根据信号S_Rx’的眼宽来判断眼宽信息Inf_EW是否符合第一预设条件。例如，控制电路622可判断信号S_Rx’的眼宽是否大于一第一预设眼宽。若信号S_Rx’的眼宽大于第一预设眼宽，控制电路622可判断眼宽信息Inf_EW符合第一预设条件。反之，若信号S_Rx’的眼宽不大于第一预设眼宽，控制电路622可判断眼宽信息Inf_EW不符合第一预设条件。此外，在另一范例实施例中，控制电路622也可根据信号S_Rx’的眼高和/或信号S_Rx’的眼形等信息来判断眼宽信息Inf_EW是否符合第一预设条件。
若眼宽信息Inf_EW符合第一预设条件，在步骤S806中，控制电路622将均衡器模块61配置为操作于当前使用的均衡器设定所对应的功率模式。若眼宽信息Inf_EW不符合第一预设条件，在步骤S804中，判断是否还有尚未测试的均衡器设定。若还有尚未测试的均衡器设定，在步骤S805中，控制电路622会更新均衡器设定并回到步骤S801。例如，控制电路622会将均衡器模块61所使用的均衡器设定从当前的均衡器设定更新为下一组尚未测试的均衡器设定。在步骤S801中，由均衡器模块61根据更新后的均衡器设定来调制持续接收到的信号S_Rx(即，第一信号)，并重复步骤S802与S803。此外，若没有尚未测试的均衡器设定(即，所有的均衡器设定皆已被测试)，则在步骤S804之后进入步骤S806。
在图8的一范例实施例中，最先被使用(或测试)的均衡器设定是对应于功率消耗最低的功率模式，而最后被使用(或测试)的均衡器设定是对应于功率消耗最高的功率模式。以连续时间线性均衡器低功率模式、连续时间线性均衡器高功率模式及决策反馈均衡器模式为例，第一个被使用的均衡器设定可以是对应于连续时间线性均衡器低功率模式，接续被使用的均衡器设定可以是对应于连续时间线性均衡器高功率模式，而最后被使用的均衡器设定则可以是对应于决策反馈均衡器模式。在另一范例实施例中，此等不同的功率模式，也可以不同排序来进行测试。
图9是根据本发明的另一范例实施例所示出的均衡器调整方法的流程图。须注意的是，图9的流程是图7的另一范例实施例中步骤S702的细节。
请参照图6与图9，在步骤S901中，由均衡器模块61根据一个均衡器设定来调制信号S_Rx(即，第一信号)并产生信号S_Rx’。在步骤S902中，眼宽信息检测电路621检测信号S_Rx’(即，所调制的第一信号)的眼宽信息Inf_EW。在步骤S903中，控制电路622会判断当前的眼宽信息Inf_EW是否为初始信息(即，第一个纪录的眼宽信息)。若当前的眼宽信息Inf_EW为初始信息，在步骤S904中，控制电路622会根据当前的眼宽信息Inf_EW更新最佳眼宽信息并更新均衡器设定。例如，控制电路622可将当前的眼宽信息Inf_EW纪录为最佳眼宽信息的一暂存值。在步骤S904之后回到步骤S901，由均衡器模块61根据更新后的均衡器设定来调制持续接收到的信号S_Rx(即，第一信号)。然后，步骤S902与S903被重复。
若当前的眼宽信息Inf_EW非为初始信息(即，已经有存储的最佳眼宽信息)，在步骤S905中，控制电路622会判断当前的眼宽信息Inf_EW是否优于最佳眼宽信息。例如，控制电路622可判断当前信号S_Rx’的眼宽是否大于最佳眼宽信息所对应的眼宽。若当前信号S_Rx’的眼宽大于最佳眼宽信息所对应的眼宽，控制电路622可判定当前的眼宽信息Inf_EW优于最佳眼宽信息。反之，若当前信号S_Rx’的眼宽不大于最佳眼宽信息所对应的眼宽，控制电路622可判定当前的眼宽信息Inf_EW不优于最佳眼宽信息。须注意的是，在另一范例实施例中，控制电路622也可根据当前信号S_Rx’的眼高和/或眼形来判断当前的眼宽信息Inf_EW是否优于最佳眼宽信息。
若当前的眼宽信息Inf_EW优于最佳眼宽信息，在步骤S906中，控制电路622会根据当前的眼宽信息Inf_EW更新最佳眼宽信息。例如，控制电路622会以当前的眼宽信息Inf_EW取代最佳眼宽信息的暂存值。此外，若当前的眼宽信息Inf_EW不优于最佳眼宽信息，在步骤S905的后进入步骤S907。在步骤S907中，控制电路622会判断是否还有尚未测试的均衡器设定。若还有尚未测试的均衡器设定，在步骤S908中，控制电路622会更新均衡器设定。在步骤S908之后，回到步骤S901，由均衡器模块61根据更新后的均衡器设定来调制持续接收到的信号S_Rx(即，第一信号)。然后，步骤S902与S903会被重复。若没有尚未测试的均衡器设定，在步骤S909中，控制电路622会将均衡器模块61配置为操作于最佳眼宽信息所对应的功率模式。
换言之，在图9的范例实施例中，每一个均衡器设定会对应一个功率模式。以连续时间线性均衡器低功率模式、连续时间线性均衡器高功率模式及决策反馈均衡器模式为例，若使用对应于连续时间线性均衡器低功率模式的均衡器设定可获得最佳眼宽信息，则均衡器模块61可被配置为操作于连续时间线性均衡器低功率模式；若使用对应于连续时间线性均衡器高功率模式的均衡器设定可获得最佳眼宽信息，则均衡器模块61可被配置为操作于连续时间线性均衡器高功率模式；或者，若使用对应于决策反馈均衡器模式的均衡器设定可获得最佳眼宽信息，则均衡器模块61可被配置为操作于决策反馈均衡器模式。
须注意的是，在图8或图9的一范例实施例中，更新均衡器设定的操作可以不包含改变所使用的功率模式。例如，若当前的均衡器设定是使用连续时间线性均衡器低功率模式，则更新均衡器设定的操作可能仅包含更新基于连续时间线性均衡器低功率模式使用的均衡器参数。此外，在图8或图9的一范例实施例中，对应于特定功率模式的均衡器设定可能与此特定功率模式无关或不同。例如，对应于连续时间线性均衡器低功率模式的均衡器设定、对应于连续时间线性均衡器高功率模式的均衡器设定及对应于决策反馈均衡器模式的均衡器设定，可能皆是使用连续时间线性均衡器低功率模式。
图10是根据本发明的另一范例实施例所示出的均衡器调整方法的流程图。须注意的是，图10的流程是图7的一范例实施例中步骤S703与S704的细节。
请参照图6与图10，在步骤S1002中，均衡器模块61基于所配置的功率模式使用一均衡器参数来调制信号S_Rx(即，第二信号)并产生信号S_Rx’。在步骤S1003中，眼宽信息检测电路621检测信号S_Rx’(即，所调制的第二信号)的眼宽信息Inf_EW。在步骤S1004中，控制电路622判断眼宽信息Inf_EW是否符合一第二预设条件。其中，第二预设条件可相同或不同于第一预设条件。
在本范例实施例中，控制电路622是根据信号S_Rx’的眼宽来判断眼宽信息Inf_EW是否符合第二预设条件。例如，控制电路622可判断信号S_Rx’的眼宽是否大于一第二预设眼宽。其中，第二预设眼宽可相同或不同于第一预设眼宽。若信号S_Rx’的眼宽大于第二预设眼宽，控制电路622可判断眼宽信息Inf_EW符合第二预设条件。反之，若信号S_Rx’的眼宽不大于第二预设眼宽，控制电路622可判断眼宽信息Inf_EW不符合第二预设条件。此外，在另一范例实施例中，控制电路622也可根据信号S_Rx’的眼高和/或信号S_Rx’的眼形等信息来判断眼宽信息Inf_EW是否符合第二预设条件。
若眼宽信息Inf_EW符合第二预设条件，在步骤S1007中，控制电路622指示均衡器模块61使用当前使用的均衡器参数。换言之，当前使用的均衡器参数可被视为对应于当前通道状态的最佳均衡器参数。若眼宽信息Inf_EW不符合第二预设条件，在步骤S1005中，判断是否还有尚未测试的均衡器参数。若还有尚未测试的均衡器参数，在步骤S1006中，控制电路622会更新均衡器参数并回到步骤S1002。例如，控制电路622会将均衡器模块61所使用的均衡器参数从当前的均衡器参数更新为下一个尚未测试的均衡器参数。在重复的步骤S1002中，由均衡器模块61基于先前所配置的功率模式使用更新后的均衡器参数来调制信号S_Rx(即，第一信号)，并重复步骤S1003与S1004。此外，若没有尚未测试的均衡器参数(即，所有的均衡器参数皆已被测试)，则在步骤S1005之后进入步骤S1007。
在图10的一范例实施例中，最先被使用(或测试)的均衡器参数的补偿能力最差，而最后被使用(或测试)的均衡器参数的补偿能力最强。通过逐一测试此些均衡器参数，最合适的均衡器参数可被决定。此外，在另一范例实施例中，均衡器参数的使用顺序也可改变。
图11是根据本发明的另一范例实施例所示出的均衡器调整方法的流程图。须注意的是，图11的流程是图7的另一范例实施例中步骤S703与S704的细节。
请参照图6与图11，在步骤S1102中，由均衡器模块61基于所配置的功率模式使用一均衡器参数来调制信号S_Rx(即，第二信号)。在步骤S1103中，眼宽信息检测电路621检测信号S_Rx’(即，所调制的第二信号)的眼宽信息Inf_EW。在步骤S1104中，控制电路622判断当前的眼宽信息Inf_EW是否为初始信息(即，第一个纪录的眼宽信息)。若当前的眼宽信息Inf_EW为初始信息，在步骤S1105中，控制电路622根据当前的眼宽信息Inf_EW更新最佳眼宽信息并更新均衡器参数。例如，控制电路622可将当前的眼宽信息Inf_EW纪录为最佳眼宽信息的一暂存值。在步骤S1105之后回到步骤S1102，由均衡器模块61基于先前配置的功率模式使用更新后的均衡器参数来调制持续接收到的信号S_Rx(即，第二信号)。然后，步骤S1103与S1104被重复。
若当前的眼宽信息Inf_EW非为初始信息(即，已经有记录的最佳眼宽信息)，在步骤S1106中，控制电路622会判断当前的眼宽信息Inf_EW是否优于最佳眼宽信息。例如，控制电路622可判断当前信号S_Rx’的眼宽是否大于最佳眼宽信息所对应的眼宽。若当前信号S_Rx’的眼宽大于最佳眼宽信息所对应的眼宽，控制电路622可判定当前的眼宽信息Inf_EW优于最佳眼宽信息。反之，若当前信号S_Rx’的眼宽不大于最佳眼宽信息所对应的眼宽，控制电路622可判定当前的眼宽信息Inf_EW不优于最佳眼宽信息。须注意的是，在另一范例实施例中，控制电路622也可根据当前信号S_Rx’的眼高和/或眼形来判断当前的眼宽信息Inf_EW是否优于最佳眼宽信息。
若当前的眼宽信息Inf_EW优于最佳眼宽信息，在步骤S1107中，控制电路622会根据当前的眼宽信息Inf_EW更新最佳眼宽信息。例如，控制电路622会以当前的眼宽信息Inf_EW取代最佳眼宽信息的暂存值。此外，若当前的眼宽信息Inf_EW不优于最佳眼宽信息，在步骤S1106的后进入步骤S1108。在步骤S1108中，控制电路622判断是否还有尚未测试的均衡器参数。若还有尚未测试的均衡器参数，在步骤S1109中，控制电路622会更新均衡器参数。在步骤S1109之后，回到步骤S1102，由均衡器模块61基于先前配置的功率模式使用更新后的均衡器参数来调制持续接收到的信号S_Rx(即，第二信号)。然后，步骤S1103与S1104被重复。若没有尚未测试的均衡器参数，在步骤S1110中，控制电路622会指示均衡器模块61使用对应于最佳眼宽信息的均衡器参数。
须注意的是，图7至图11的流程图皆仅为范例，在一范例实施例中，只要在存储器存储装置10与主机系统11之间的连线建立之前(例如，在存储器存储装置10与主机系统11的交握操作中)逐一(或平行地)使用不同的均衡器设定来决定所欲配置的功率模式，并且在存储器存储装置10与主机系统11之间的连线建立之后(例如，在完成所述交握操作之后)基于所配置的功率模式而逐一(或平行地)使用不同的均衡器参数来决定最佳均衡器参数的操作，皆属于本发明的范畴。
然而，图7至图11中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图7至图11中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图7至图11的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，可适性均衡器在存储器存储装置与主机系统执行交握操作的期间即已收集至少部分用以决定功率模式的信息(甚至已根据此信息而配置特定的功率模式)，因此，在完成所述交握操作之后，可适性均衡器可(直接)基于特定的功率模式来寻找最佳均衡器参数。相对于传统上仅能在完成交握操作的后才能开始执行均衡器参数甚至功率模式的测试，可适性均衡器的调整效率可被提升。此外，由于可适性均衡器的至少部分调整操作是在执行交握操作的期间即已开始执行，也可改善以往预留给可适性均衡器执行调整的时间长度太短而无法完整地执行均衡器调整操作的问题。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (24)

1.一种均衡器调整方法，用于具有可适性均衡器的存储器存储装置，所述均衡器调整方法包括：
执行交握操作以与主机系统建立连线；
在所述交握操作中，接收来自所述主机系统的第一信号并由所述可适性均衡器对所述第一信号执行第一调制；以及
在结束所述交握操作之后，接收来自所述主机系统的第二信号并由所述可适性均衡器根据所述第一调制的调制结果对所述第二信号执行第二调制以补偿所述第二信号；以及
根据所述第二调制的调制结果调整所述可适性均衡器。
2.根据权利要求1所述的均衡器调整方法，还包括：
在所述交握操作中，传送第三信号给所述主机系统，
其中所述第一信号与所述第三信号皆用于在所述交握操作中建立所述连线。
3.根据权利要求1所述的均衡器调整方法，其中在执行所述第二调制的期间，所述存储器存储装置不传送信号给所述主机系统。
4.根据权利要求1所述的均衡器调整方法，还包括：
根据所述第一调制的所述调制结果调整所述可适性均衡器。
5.根据权利要求4所述的均衡器调整方法，其中根据所述第一调制的所述调制结果调整所述可适性均衡器的步骤包括：
由所述可适性均衡器根据所述第一调制的所述调制结果决定功率模式，
其中由所述可适性均衡器根据所述第一调制的所述调制结果对所述第二信号执行所述第二调制的步骤包括：
基于所决定的所述功率模式使用至少一个均衡器参数调制所述第二信号。
6.根据权利要求5所述的均衡器调整方法，其中由所述可适性均衡器根据所述第一调制的所述调制结果决定所述功率模式的步骤包括：
检测所调制的所述第一信号的眼宽信息；以及
根据所述眼宽信息从多个候选功率模式中决定所述功率模式，
其中所述多个候选功率模式包括第一功率模式与第二功率模式，
其中所述可适性均衡器操作于所述第一功率模式的功率消耗高于所述可适性均衡器操作于所述第二功率模式的功率消耗。
7.根据权利要求6所述的均衡器调整方法，其中所述多个候选功率模式包括连续时间线性均衡器低功率模式、连续时间线性均衡器高功率模式及决策反馈均衡器模式的至少其中之二。
8.根据权利要求5所述的均衡器调整方法，其中在基于所决定的所述功率模式使用所述至少一个均衡器参数调制所述第二信号的步骤中，所述可适性均衡器所使用的功率模式不被改变。
9.一种可适性均衡器，用于存储器存储装置，所述可适性均衡器包括：
均衡器模块；以及
控制模块，连接至所述均衡器模块，
其中在所述存储器存储装置执行交握操作以与主机系统建立连线的期间，所述均衡器模块用以接收来自所述主机系统的第一信号并对所述第一信号执行第一调制，
其中在结束所述交握操作之后，所述均衡器模块还用以接收来自所述主机系统的第二信号并根据所述第一调制的一调制结果对所述第二信号执行第二调制以补偿所述第二信号，
其中所述控制模块用以根据所述第二调制的调制结果调整所述均衡器模块。
10.根据权利要求9所述的可适性均衡器，其中在所述交握操作中，所述存储器存储装置用以传送第三信号给所述主机系统，
其中所述第一信号与所述第三信号皆用于在所述交握操作中建立所述连线。
11.根据权利要求9所述的可适性均衡器，其中在所述均衡器模块执行所述第二调制的期间，所述存储器存储装置不传送信号给所述主机系统。
12.根据权利要求9所述的可适性均衡器，其中所述控制模块还用以根据所述第一调制的所述调制结果调整所述均衡器模块。
13.根据权利要求12所述的可适性均衡器，其中所述控制模块根据所述第一调制的所述调制结果调整所述均衡器模块的操作包括：
根据所述第一调制的所述调制结果决定功率模式，
其中所述均衡器模块根据所述第一调制的所述调制结果对所述第二信号执行所述第二调制的操作包括：
基于所决定的所述功率模式使用至少一个均衡器参数调制所述第二信号。
14.根据权利要求13所述的可适性均衡器，其中所述控制模块根据所述第一调制的所述调制结果决定所述功率模式的操作包括：
检测所调制的所述第一信号的眼宽信息；以及
根据所述眼宽信息从多个候选功率模式中决定所述功率模式，
其中所述多个候选功率模式包括第一功率模式与第二功率模式，
其中所述均衡器模块操作于所述第一功率模式的功率消耗高于所述均衡器模块操作于所述第二功率模式的功率消耗。
15.根据权利要求14所述的可适性均衡器，其中所述多个候选功率模式包括连续时间线性均衡器低功率模式、连续时间线性均衡器高功率模式及决策反馈均衡器模式的至少其中之二。
16.根据权利要求13所述的可适性均衡器，其中在所述均衡器模块基于所决定的所述功率模式使用所述至少一个均衡器参数调制所述第二信号的操作中，所述均衡器模块所使用的功率模式不被改变。
17.一种存储器存储装置，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述连接接口单元包括可适性均衡器，
其中所述存储器控制电路单元用以执行交握操作以与所述主机系统建立连线，
其中在所述交握操作中，所述可适性均衡器用以接收来自所述主机系统的第一信号并对所述第一信号执行第一调制，
其中在结束所述交握操作之后，所述可适性均衡器还用以接收来自所述主机系统的第二信号并根据所述第一调制的调制结果对所述第二信号执行第二调制以补偿所述第二信号，
其中所述可适性均衡器还用以根据所述第二调制的调制结果执行自我调整。
18.根据权利要求17所述的存储器存储装置，其中在所述交握操作中，所述存储器控制电路单元用以传送第三信号给所述主机系统，
其中所述第一信号与所述第三信号皆用于在所述交握操作中建立所述连线。
19.根据权利要求17所述的存储器存储装置，其中在所述可适性均衡器执行所述第二调制的期间，所述存储器控制电路单元不传送信号给所述主机系统。
20.根据权利要求17所述的存储器存储装置，其中所述可适性均衡器还用以根据所述第一调制的所述调制结果执行所述自我调整。
21.根据权利要求20所述的存储器存储装置，其中所述可适性均衡器根据所述第一调制的所述调制结果执行所述自我调整的操作包括：
根据所述第一调制的所述调制结果决定功率模式，
其中所述可适性均衡器根据所述第一调制的所述调制结果对所述第二信号执行所述第二调制的操作包括：
基于所决定的所述功率模式使用至少一个均衡器参数调制所述第二信号。
22.根据权利要求21所述的存储器存储装置，其中所述可适性均衡器根据所述第一调制的所述调制结果决定所述功率模式的操作包括：
检测所调制的所述第一信号的眼宽信息；以及
根据所述眼宽信息从多个候选功率模式中决定所述功率模式，
其中所述多个候选功率模式包括第一功率模式与第二功率模式，
其中所述可适性均衡器操作于所述第一功率模式的功率消耗高于所述可适性均衡器操作于所述第二功率模式的功率消耗。
23.根据权利要求22所述的存储器存储装置，其中所述多个候选功率模式包括连续时间线性均衡器低功率模式、连续时间线性均衡器高功率模式及决策反馈均衡器模式的至少其中之二。
24.根据权利要求21所述的存储器存储装置，其中在所述可适性均衡器基于所决定的所述功率模式使用所述至少一个均衡器参数调制所述第二信号的操作中，所述可适性均衡器所使用的功率模式不被改变。
CN201710102329.2A 2017-02-24 2017-02-24 均衡器调整方法、可适性均衡器及存储器存储装置 Active CN106850476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710102329.2A CN106850476B (zh) 2017-02-24 2017-02-24 均衡器调整方法、可适性均衡器及存储器存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710102329.2A CN106850476B (zh) 2017-02-24 2017-02-24 均衡器调整方法、可适性均衡器及存储器存储装置

Publications (2)

Publication Number Publication Date
CN106850476A CN106850476A (zh) 2017-06-13
CN106850476B true CN106850476B (zh) 2019-09-17

Family

ID=59133782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710102329.2A Active CN106850476B (zh) 2017-02-24 2017-02-24 均衡器调整方法、可适性均衡器及存储器存储装置

Country Status (1)

Country Link
CN (1) CN106850476B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213436B (zh) 2017-06-30 2021-08-24 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
US10630424B2 (en) 2017-06-30 2020-04-21 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10848263B2 (en) 2017-06-30 2020-11-24 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
TWI645298B (zh) * 2017-06-30 2018-12-21 慧榮科技股份有限公司 降低快閃儲存介面中傳收資料錯誤方法以及使用該方法的裝置
US10637509B2 (en) 2017-06-30 2020-04-28 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
CN111724834B (zh) * 2020-06-24 2022-05-10 群联电子股份有限公司 均衡器电路、存储器存储装置及信号调整方法
CN117223263A (zh) * 2021-04-30 2023-12-12 华为技术有限公司 一种发送设备、接收设备和信号补偿方法
CN115150303B (zh) * 2022-07-29 2023-08-08 苏州浪潮智能科技有限公司 一种交换机端口测试方法、系统、设备以及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325793B2 (en) * 2009-05-05 2012-12-04 Lsi Corporation Precursor ISI cancellation using adaptation of negative gain linear equalizer
TW201413459A (zh) * 2012-09-26 2014-04-01 Via Tech Inc 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法
CN106448719A (zh) * 2015-08-06 2017-02-22 群联电子股份有限公司 信号调变方法、可适性均衡器及存储器存储装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767448B1 (ko) * 2010-09-13 2017-08-14 삼성전자주식회사 데이터 수신 장치 및 이를 포함하는 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325793B2 (en) * 2009-05-05 2012-12-04 Lsi Corporation Precursor ISI cancellation using adaptation of negative gain linear equalizer
TW201413459A (zh) * 2012-09-26 2014-04-01 Via Tech Inc 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法
CN106448719A (zh) * 2015-08-06 2017-02-22 群联电子股份有限公司 信号调变方法、可适性均衡器及存储器存储装置

Also Published As

Publication number Publication date
CN106850476A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106850476B (zh) 均衡器调整方法、可适性均衡器及存储器存储装置
TWI628927B (zh) 等化器調校方法、可適性等化器及記憶體儲存裝置
CN103839584B (zh) 半导体存储器件、包括其的存储系统及其制造方法
US8289771B2 (en) Data reading method and control circuit and memory controller using the same
US10326622B2 (en) Equalizer tuning method, signal receiving circuit and a memory storage device
US9891991B2 (en) Decoding method, memory storage device and memory control circuit unit
US9851904B2 (en) Garbage collection while maintaining predetermined writing speed
TWI615852B (zh) 記憶體重讀方法、記憶體儲存裝置及記憶體控制電路單元
CN106843771B (zh) 存储器重读方法、存储器控制电路单元及存储器存储装置
CN106653085A (zh) 储存器件、具有储存器件的存储系统及其操作方法
CN104956440A (zh) 用于确定存储器的参考电压的装置、方法和系统
CN106448719A (zh) 信号调变方法、可适性均衡器及存储器存储装置
US20200027518A1 (en) Protocol independent testing of memory devices using a loopback
US10627841B2 (en) Reference voltage generation circuit with reduced process variation on the reference voltage
US10965438B1 (en) Signal receiving circuit, memory storage device and signal receiving method
CN108228491A (zh) 通道切换装置、存储器存储装置及通道切换方法
CN111724834B (zh) 均衡器电路、存储器存储装置及信号调整方法
CN109698003B (zh) 等化器调校方法、信号接收电路及存储器存储装置
CN108536423A (zh) 随机数据产生电路、存储器存储装置及随机数据产生方法
CN113129977B (zh) 信号接收电路、存储器存储装置及信号接收方法
CN102236584B (zh) 用来抑制数据错误的方法以及相关的记忆装置及其控制器
CN109273032A (zh) 存储器控制电路单元、存储器存储装置及其控制方法
US11062781B1 (en) Equalizer circuit, memory storage device and signal adjustment method
CN113644935B (zh) 信号重驱动装置、数据存储系统及模式控制方法
CN113129950B (zh) 信号接收电路、存储器存储装置及信号接收方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant