TW201413459A - 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法 - Google Patents

Abstract

一種傳輸電路，包括等化器電路、切分器電路、訊號偵測電路及控制器電路。等化器電路根據多個預設狀態來對輸入訊號進行等化操作，以對應各預設狀態輸出等化訊號。切分器電路對等化訊號進行切分操作，以輸出切分訊號。訊號偵測電路偵測並比較等化訊號與切分訊號，以據此將等化器電路調整至其中之一預設狀態。控制器電路接收對應各預設狀態的切分訊號，比較對應各預設狀態的切分訊號與多個訊號圖樣以產生一比較結果，並且根據比較結果從預設狀態中擇一，使等化器電路根據被選擇的預設狀態來進行等化操作。

Description

適用於輸入輸出介面之傳輸電路及其訊號傳輸方法

本發明是有關於一種電子電路及其訊號處理方法，且特別是有關於一種適用於輸入輸出介面之傳輸電路及其訊號傳輸方法。

一般而言，當電子裝置之間欲進行訊號傳輸時，兩者間必須根據其傳輸介面的標準先進行通訊連結(link)，待此連結成功建立後，電子裝置之間即可進行訊號傳輸的操作。然而，對於高速傳輸的訊號，經過連結電子裝置之間的品質不佳的傳輸通道(channel)後，其訊號強度可能會不當的衰減，以致於造成訊號強度太小或雜訊擾動(jitter)太大，從而造成誤碼率增加，影響通訊品質。因此，傳輸通道的良窳對電子裝置間的通訊品質影響甚大。

在習知技術中，電子裝置的輸入輸出介面之傳輸電路通常會配置等化器(equalizer)電路來對所接收的輸入訊號進行等化操作。然而，習知的等化器電路對輸入訊號進行等化操作時，其內部所預設的參數值一般為固定。也就是說，無論傳輸通道的良窳與否，等化器電路內部所預設的參數值無法根據傳輸通道特性的不同來作適應性的調整。因此，在某些傳輸介面標準的應用中，等化器電路可能無法適應品質較差的傳輸通道，而提供不正確訊號至後端電路，使後端電路產生誤解碼事件。因此，如何因應不同品 質的傳輸通道而使等化器電路提供對應的等化操作參數值為一待解決的問題。

本發明提供一種適用於輸入輸出介面之傳輸電路，可提供良好的訊號傳遞品質。

本發明提供一種訊號傳輸方法，可提供良好的訊號傳遞品質。

本發明提出一種適用於輸入輸出介面之傳輸電路，此傳輸電路包括一等化器(equalizer)電路、一切分器(slicer)電路、一訊號偵測電路以及一控制器電路。等化器電路接收一輸入訊號，並且根據多個預設狀態來對輸入訊號進行一等化操作，以對應各預設狀態輸出一等化訊號。切分器電路耦接至等化器電路，接收等化訊號，並且對等化訊號進行一切分操作，以據此輸出一切分訊號。訊號偵測電路耦接至切分器電路，偵測並比較等化訊號與切分訊號，以據此將等化器電路調整至預設狀態其中之一。控制器電路耦接至切分器電路，以接收對應各預設狀態的切分訊號，比較對應各預設狀態的切分訊號與多個訊號圖樣以產生一比較結果，並且根據比較結果從預設狀態中擇一，使等化器電路根據被選擇的預設狀態來進行等化操作。

本發明提出一種訊號傳輸方法，適用於輸入輸出介面之傳輸電路。此訊號傳輸方法包括如下步驟。接收一輸入訊號，並且分別根據多個預設狀態來對輸入訊號進行一等 化操作，以對應各預設狀態輸出一等化訊號。對等化訊號進行一切分操作，以據此輸出一切分訊號。偵測並比較等化訊號與切分訊號，以據此將傳輸電路設定在預設狀態其中之一。比較對應各預設狀態的切分訊號與多個訊號圖樣以產生一比較結果，並且根據比較結果從預設狀態中擇一，使傳輸電路根據被選擇的預設狀態來進行等化操作。

本發明提出一種適用於輸入輸出介面之傳輸電路，透過一傳輸通道與一主機建立通訊連結。傳輸電路包括一類比電路區塊以及一數位電路區塊。類比電路區塊接收一輸入訊號，並且根據多個預設狀態來對輸入訊號進行一等化操作，以對應各預設狀態產生一等化訊號。並且，類比電路區塊對等化訊號進行一切分操作，以據此輸出一切分訊號。數位電路區塊耦接至類比電路區塊，以接收對應各預設狀態的切分訊號。數位電路區塊比較對應各預設狀態的切分訊號與多個訊號圖樣以產生一比較結果。並且，數位電路區塊根據比較結果從預設狀態中擇一，使類比電路區塊根據被選擇的預設狀態來進行等化操作。

基於上述，在本發明之範例實施例中，控制器電路根據切分訊號與各訊號圖樣之比較結果，來設定等化器電路在進行等化操作時的預設狀態。因此本發明之傳輸電路可因應不同品質的傳輸通道而選擇對應的預設狀態進行等化操作。藉此，在不同品質的傳輸通道進行訊號傳輸時均可提供良好的訊號傳遞品質。

為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所附圖式作詳細說明如下。

一般而言，當兩個電子裝置之間欲進行訊號傳輸時，兩者間必須根據其傳輸介面的標準先進行通訊連結，待此連結成功建立後，兩個電子裝置之間即可進行訊號傳輸的操作。目前可作為輸入輸出介面的傳輸介面之標準包括序列先進附件(Serial Advanced Technology Attachment，SATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express，PCI Express)標準、通用序列匯流排(Universal Serial Bus，USB)標準、安全數位(Secure Digital，SD)介面標準、記憶棒(Memory Stick，MS)介面標準、多媒體儲存卡(Multi Media Card，MMC)介面標準、小型快閃(Compact Flash，CF)介面標準、整合式驅動電子介面(Integrated Device Electronics，IDE)標準或其他適合的標準。

以第三代的通用序列匯流排(Universal Serial Bus 3.0，USB 3.0)標準為例，為了清楚說明起見，底下分別區分兩個電子裝置為主機(host)與裝置(device)。在所述主機尚未以適當的傳輸通道與元件進行電性連接之前，所述主機與所述裝置之間的連結狀態是處於USB 3.0標準所定義的超速未致能狀態(super speed inactive)。待所述主機與所述元件之間以適當的傳輸通道進行電性連接之後，所述 主機與所述元件之間的連結狀態會處於輸入偵測狀態(Rx.Detect)，而使所述主機偵測是否有訊號輸入。接著，若偵測到輸入訊號，所述主機會執行詢訊程序(polling)，以建立與所述裝置之間的通訊連結。之後，若所述主機與所述裝置之間的詢訊程序可順利的被執行，並且詢訊無誤，則所述主機與所述裝置之間的連結狀態即可進入正常操作狀態(normal operational state)。至此，所述主機與所述裝置之間的通訊連結即屬建立成功，兩者可在正常操作狀態下進行訊號傳輸。

在詢訊程序中，所述主機與所述裝置之間尚必需執行多個詢訊步驟，以確保詢訊程序正確無誤。首先，所述主機會傳送低頻率周期訊號(low frequency period signal，LFPS)給所述裝置。相對的，所述裝置在接收到來自所述主機的低頻率周期訊號後，也必須傳送對應的低頻率周期訊號給所述主機，以達到訊號交握(handshake)之目的。接著，在訊號交握完成之後，詢訊程序會進入接收等化(RxEQ)之步驟。在此步驟中，所述主機會傳遞等化測試順序組(TSEQ ordered sets)至所述裝置。同樣的，所述裝置在接收到來自所述主機的等化測試順序組後，也必須傳送對應的等化測試順序組給所述主機，以確認此步驟完成，從而依序進行其他的詢訊程序。因此，若所述主機與所述裝置之間的詢訊程序可順利的被執行，並且詢訊無誤，則所述主機與所述裝置之間的連結狀態即可進入正常操作狀態。

作為輸入訊號的等化測試順序組輸入所述裝置的傳 輸電路後，此傳輸電路會對等化測試順序組進行等化、切分及類比數位轉換等操作。接著，傳輸電路再將經訊號處理後的等化測試順序組輸出至下一級電路。因此，在詢訊程序中，傳輸電路對等化測試順序組進行等化操作的演算法對於確保詢訊程序正確無誤扮演舉足輕重的角色。如何提供一個較佳的演算法為目前設計者所必須面對的一個重要的課題。在本發明之範例實施例中，傳輸電路例如是應用USB 3.0標準所定義的詢訊程序中，但本發明並不限於此，其可提供一個較佳的演算法來對所輸入的測試訊號進行等化操作，以提供良好的訊號傳遞品質。藉此，可以使用品質不佳的傳輸通道(如傳輸線)進行主機與裝置之間的訊號傳輸。為更清楚地瞭解本發明，以下將配合圖式，以至少一範例實施例來作詳細說明。

圖1繪示本發明一實施例之所述裝置的傳輸電路方塊示意圖。請參考圖1，本實施例之傳輸電路100與主機10以適當的傳輸通道30進行電性連接。在上述詢訊程序的等化測試步驟中，主機10與傳輸電路100彼此傳遞等化測試順序組TSEQ。本實施例之傳輸電路100大致可區分為兩個電路區塊，分別為類比電路區塊110與數位電路區塊120。作為輸入訊號的等化測試順序組TSEQ在輸入傳輸電路100之後，類比電路區塊110會對等化測試順序組TSEQ進行等化及切分等操作。接著，類比電路區塊110再將對應於等化測試順序組TSEQ的切分訊號VS輸出至數位電路區塊120。在本實施例中，類比電路區塊110係根據多 個預設狀態的其中一個預設狀態來對作為輸入訊號的等化測試順序組TSEQ進行等化操作。在一實施例中，類比電路區塊110在不同的預設狀態下以不同的等化操作參數值對該等化測試順序組TSEQ進行等化操作。在一實施例中，這些不同的等化操作參數值可對應於不同品質的傳輸通道30。藉由不同的等化操作參數值，類比電路區塊110因應不同品質的傳輸通道30可具有不同程度的等化操作，以提供正確的訊號至後端電路。

本實施例之數位電路區塊120接收對應於等化測試順序組TSEQ的切分訊號VS後，會比較切分訊號VS與預先儲存於其內部的暫存器電路的多個訊號圖樣。在傳輸電路是位於USB 3.0標準的元件中的實施例中，該等化測試順序組為USB 3.0規範中定義的一組調制訊號序列，此序列具有多個特定的訊號圖樣。本實施例之數位電路區塊120可預先儲存此調制訊號序列的理想訊號圖樣。當接收到對應於等化測試順序組TSEQ的切分訊號VS後，數位電路區塊120可比較切分訊號VS以及所儲存之訊號圖樣，以得知該切分訊號VS與所述訊號圖樣之匹配程度。接著，數位電路區塊120根據另一組參數資訊設定類比電路區塊110，使類比電路區塊110以另一預設狀態對該等化測試順序組TSEQ進行等化操作，而使類比電路區塊110再輸出對應於等化測試順序組TSEQ的切分訊號VS至數位電路區塊120。數位電路區塊120則再次比較接收到的切分訊號VS以及所述訊號圖樣，以得知在目前的預設狀態下該 切分訊號VS與對應的多個訊號圖樣之匹配程度。根據不同預設狀態下切分訊號VS與對應的多個訊號圖樣的匹配程度，數位電路區塊120會從多個預設狀態中選擇匹配程度最高的預設狀態來設定類比電路區塊110，以使類比電路區塊110在所選擇的預設狀態下，對輸入訊號進行等化操作。簡而言之，數位電路區塊120可使類比電路區塊110以不同的預設狀態對等化測試順序組TSEQ進行等化操作。數位電路區塊120可比較訊號圖樣(即USB3.0規範中定義的調制訊號序列對應的理想訊號圖樣)及各不同預設狀態下的切分訊號VS，而得出一比較結果。因此，可據此比較結果選擇匹配程度最高的預設狀態來設定類比電路區塊110。本實施例之傳輸電路100可根據不同品質的傳輸通道30使類比電路區塊110以最合適的等化操作參數值進行等化操作，因而可提供良好的訊號傳遞品質。此外，本實施例之數位電路區塊120還將原本屬於串流(series)類型的切分訊號VS轉換為非串流(deseries)類型的數位訊號，並且提供給下一級電路使用。

在本實施例中，由主機10所輸出的等化測試順序組TSEQ，經由適當的傳輸通道30傳遞輸入至所述元件，其中所述元件的接收端即為本實施例的傳輸電路100的其中一種實施態樣。以下說明如何比較切分訊號與預設的多個訊號圖樣，並且根據比較結果來設定等化器電路的預設狀態之實施例。

圖2繪示本發明另一實施例之傳輸電路的方塊示意 圖。請參考圖2，本實施例之傳輸電路200包括等化器電路212、切分器電路214、訊號偵測電路216以及控制器電路222。等化器電路212接收輸入訊號VIN，此輸入訊號VIN例如包括在詢訊程序中用以建立連結的等化測試順序組TSEQ。其中，等化器電路212根據多個預設狀態來對輸入訊號VIN進行等化操作，以對應各該預設狀態輸出等化訊號VEQ至切分器電路214與訊號偵測電路216。在一實施例中，所述多個預設狀態代表訊號偵測電路216以多種不同的參數資訊配置後去調整等化器電路212的等化操作參數值，使調整後的等化器電路212對等化測試順序組TSEQ進行等化操作。在一實施例中，上述預設狀態對應之參數資訊為訊號偵測電路216內之直流偏壓(DC Bias)。上述等化器電路212之等化操作參數值包括擺幅(Swing)以及增益(Gain)。亦即，等化器電路212在不同的預設狀態下可被調整至具有不同的擺幅或增益，以對輸入訊號VIN進行等化操作。

在本實施例中，切分器電路214耦接至等化器電路212，用以接收等化訊號VEQ，並且對等化訊號VEQ進行切分操作，以據此輸出切分訊號VS至控制器電路222與訊號偵測電路216。訊號偵測電路216耦接至切分器電路214的兩端點，用以偵測並比較輸入至切分器電路214的等化訊號VEQ與輸出至控制器電路222的切分訊號VS，以據此於所述的多個預設狀態其中之一調整等化器電路212。在一實施例中，訊號偵測電路216所偵測的對象例如 是等化訊號VEQ及切分訊號VS的訊號功率大小，但本發明並不限於此。在其他實施例中，訊號偵測電路216所偵測的對象也可以是等化訊號VEQ及切分訊號VS的其他訊號特性。

在本實施例中，控制器電路222耦接至切分器電路247，用以比較切分訊號VS與訊號圖樣，並且根據比較結果從預設狀態中擇一以調整等化器電路212。在本實施例中，控制器電路222係經由訊號偵測電路216將等化器電路212調整至所述其中之一預設狀態，以進行等化操作，但本發明並不限於此。在另一實施例中，控制器電路222也可直接對等化器電路212進行設定，無需透過訊號偵測電路216。

從電路區塊的觀點來看，本實施例之傳輸電路200大致可區分為兩個電路區塊，分別為類比電路區塊210與數位電路區塊220。在此實施例中，類比電路區塊210包括等化器電路212、切分器電路214以及訊號偵測電路216，數位電路區塊220包括控制器電路222。

簡單來說，本實施例之控制器電路222在詢訊程序的接收等化步驟中，會讓等化器電路212根據不同的預設狀態來執行等化操作。並且，控制器電路222會比較切分訊號VS與訊號圖樣，從而選擇匹配程度最高的預設狀態來作為之後類比電路區塊210執行等化操作的設定。此處衡量切分訊號VS與訊號圖樣匹配程度的指標例如是指位元錯誤率(bit error rate，BER)。在詢訊程序的接收等化步驟 中，以等化器電路212在各預設狀態下均使用相同的時間(例如為1000個時脈週期)進行等化操作為例，位元錯誤率愈低者即表示匹配程度愈高。反之，位元錯誤率愈高者即表示匹配程度愈低。控制器電路222會選擇位元錯誤率最低的預設狀態作為類比電路區塊210執行等化操作的設定。另一種衡量切分訊號VS與訊號圖樣匹配程度的指標例如是正確率(correct rate)，控制器電路222會選擇正確率最高的預設狀態作為類比電路區塊210執行等化操作的設定。

圖3繪示圖2之傳輸電路中訊號偵測電路的詳細示意圖。請參考圖3，本實施例之訊號偵測電路216包括一第一偵測電路216A及一第二偵測電路216B。第一偵測電路216A耦接至切分器電路214，用以偵測並比較等化訊號VEQ與切分訊號VS的低頻成分，以據此輸出一擺幅調整訊號Vsw至等化器電路212來調整等化器電路212之擺幅(Swing)。第二偵測電路216B耦接至切分器電路214，用以偵測並比較等化訊號VEQ與切分訊號VS的高頻成分，以據此輸出一增益調整訊號Vgn至等化器電路212來調整等化器電路212之增益(Gain)。

在上述實施例中，是以等化訊號VEQ與切分訊號VS的低頻成分來調整等化器電路212之擺幅，並且以等化訊號VEQ與切分訊號VS的高頻成分來調整等化器電路212之增益。但本發明不限於此。在另一實施例中，亦可用等化訊號VEQ與切分訊號VS的高頻成分來調整等化器電路 212之擺幅，並且以等化訊號VEQ與切分訊號VS的低頻成分來調整等化器電路212之增益。此外，上述第一偵測電路216A及第二偵測電路216B所偵測者例如是分別是等化訊號VEQ及切分訊號VS的低頻成分及高頻成分的訊號功率大小，但本發明並不限於此。在其他實施例中，第一偵測電路216A及第二偵測電路216B所偵測的對象也可以是等化訊號VEQ及切分訊號VS的其他訊號特性。

具體而言，在本實施例中，第一偵測電路216A包括一第一低通濾波器電路LPF1、一第二低通濾波器電路LPF2以及一第一功率放大電路217A。第一低通濾波器電路LPF1耦接至切分器電路214與等化器電路212，用以偵測等化訊號VEQ，並輸出等化訊號VEQ的低頻成分至第一功率放大電路217A。第二低通濾波器電路LPF2耦接至切分器電路214與控制器電路222，用以偵測切分訊號VS，並輸出切分訊號VS的低頻成分至第一功率放大電路217A。第一功率放大電路217A耦接第一低通濾波器電路LPF1、第二低通濾波器電路LPF2及等化器電路212。第一功率放大電路217A用以比較等化訊號VEQ與切分訊號VS的低頻成分，以據此輸出擺幅調整訊號Vsw來調整等化器電路212之擺幅。控制器電路222耦接第一低通濾波器電路LPF1及第二低通濾波器電路LPF2，根據一預設狀態發出一設定訊號Vset以設定第一低通濾波器電路LPF1及第二低通濾波器電路LPF2內部的直流偏壓(DC Bias)，從而調整第一低通濾波器電路LPF1及第二低通濾波器電 路LPF2的輸出。

在一實施例中，第一功率放大電路217A包括一第一功率比較電路PD1以及一第一放大器電路OP1。第一功率比較電路PD1耦接第一低通濾波器電路LPF1及第二低通濾波器電路LPF2，以比較等化訊號VEQ與切分訊號VS的低頻成分的功率大小，並且輸出一差動訊號至第一放大器電路OP1。此差動訊號代表兩者低頻成分的功率差值。接著，第一放大器電路OP1再放大此差動訊號，以作為調整等化器電路212之擺幅之擺幅調整訊號Vsw，直到等化訊號VEQ的低頻成分功率與切分訊號VS的低頻成分功率相等。在另一實施例中，第一放大器電路OP1的實施方式也可以包括一個比較器電路，其可用以執行第一功率比較電路PD1中比較等化訊號VEQ與切分訊號VS的功能。

在本實施例中，第二偵測電路216B包括一第一高通濾波器電路HPF1、一第二高通濾波器電路HPF2以及一第二功率放大電路217B。第一高通濾波器電路HPF1耦接至切分器電路214與等化器電路212，用以偵測等化訊號VEQ，並輸出等化訊號VEQ的高頻成分至第二功率放大電路217B。第二高通濾波器電路HPF2耦接至切分器電路214與控制器電路222，用以偵測切分訊號VS，並輸出切分訊號VS的高頻成分至第二功率放大電路217B。第二功率放大電路217B耦接至第一高通濾波器電路HPF1、第二高通濾波器電路HPF2及等化器電路212。第二功率放大電路217B用以比較等化訊號VEQ與切分訊號VS的高頻 成分，以據此輸出增益調整訊號Vgn來調整等化器電路212之增益。控制器電路222耦接第一高通濾波器電路HPF1及第二高通濾波器電路HPF2，根據一預設狀態發出該設定訊號Vset以設定第一高通濾波器電路HPF1及第二高通濾波器電路HPF2內部的直流偏壓(DC Bias)，從而調整第一高通濾波器電路HPF1及第二高通濾波器電路HPF2的輸出。

在一實施例中，第二功率放大電路217B包括一第二功率比較電路PD2以及一第二放大器電路OP2。第二功率比較電路PD2耦接第一高通濾波器電路HPF1及第二高通濾波器電路HPF2，以比較等化訊號VEQ與切分訊號VS的高頻成分的功率大小，並且輸出另一差動訊號至第二放大器電路OP2。此差動訊號代表兩者高頻成分的功率差值。接著，第二放大器電路OP2再放大此差動訊號，以作為調整等化器電路212輸入訊號VIN增益之增益調整訊號Vgn，直到等化訊號VEQ的高頻成分功率與切分訊號VS的高頻成分功率相等。在另一實施例中，第二放大器電路OP2的實施方式可以包括一個比較器電路，其可用以執行第二功率比較電路PD2中比較等化訊號VEQ與切分訊號VS的功能。

圖4繪示本發明一實施例之高通濾波器電路的電路示意圖。請參考圖4，本實施例之高通濾波器電路400包括一電容C1、一電阻R1以及一直流偏壓DC1。電容C1的一端作為高通濾波器電路400的輸入端，另一端作為高通 濾波器電路400的輸出端。電阻R1的一端耦接至高通濾波器電路400的輸出端，另一端耦接至直流偏壓DC1。此種電容C1與電阻R1的電路結構可用以執行濾除輸入至高通濾波器電路400的訊號之低頻成分。此外，控制器電路222可根據一選取的預設狀態設定直流偏壓DC1，來調整高通濾波器電路400的輸出，從而改變輸出的偏移量(offset)。本實施例之高通濾波器電路400的電路結構例如是為圖3之第一或第二高通濾波器電路HPF1、HPF2的其中一種實施態樣，但本發明並不限於此。

圖5繪示本發明一實施例之低通濾波器電路的電路示意圖。請參考圖5，本實施例之低通濾波器電路500包括一第一低通濾波單元510、一第二低通濾波單元520以及一直流偏壓DC2。第一低通濾波單元510為一全帶高通濾波器(full band high-pass filter)。第二低通濾波單元520包括一電阻R2以及一電容C2。電阻R2的一端耦接至電容C1之一端，電阻R2的另一端作為低通濾波器電路500的輸出端。電容C2的一端耦接至低通濾波器電路500的輸出端，電容C2的另一端耦接至接地電壓。此種電容C1與電阻R1的電路結構可用以執行濾除輸入至低通濾波器電路500的訊號之高頻成分。此外，控制器電路222可根據一選取的預設狀態設定直流偏壓DC2，來調整低通濾波器電路500的輸出，從而改變輸出的偏移量。本實施例之低通濾波器電路500的電路結構例如是為圖3之第一或第二低通濾波器電路LPF1、LPF2的其中一種實施態樣，但本 發明並不限於此。

值得一提的是，由於本實施例藉由一選取的預設狀態設定濾波器之直流偏壓DC1、DC2，再由設定好直流偏壓之濾波器來調整等化器電路212的擺幅以及增益，使等化器電路212操作在多個預設狀態其中之一。因此，控制器電路222除了預先儲存多個訊號圖樣(pattern)之外，還需在一記憶單元(圖中未示)中預先儲存對應各預設狀態的直流偏壓DC1、DC2的設定值作為參數資訊，用以改變等化器電路212的預設狀態。

圖6繪示圖2之傳輸電路中等化器電路的詳細示意圖。請參考圖2及圖6，本實施例之等化器電路212包括一差動輸入對610、一擺幅調整元件620、一增益調整元件630以及一偏壓電路。在此，偏壓電路包括一對偏壓電阻R與一對偏壓電流源I，但其實施態樣並不用以限制本發明。在本實施例中，差動輸入對610具有兩個輸入端IN-、IN+，用以接收差動形式的輸入訊號VIN。各偏壓電阻R與差動輸入對610耦接之一端作為等化器電路212的兩個輸出端OUT-、OUT+，用以輸出差動形式的等化訊號VEQ。

在本實施例中，訊號偵測電路216根據所選擇的其中之一預設狀態來調整擺幅調整元件620，以調整等化器電路212之擺幅。類似的，訊號偵測電路612也可根據所選擇的其中之一預設狀態來調整增益調整元件630，以調整等化器電路212之增益。換句話說，可藉由調整擺幅調整元件620以及增益調整元件630來調整等化器電路212的 轉換函數(transfer function)，以使等化器電路212依據調整後的轉換函數對輸入訊號VIN進行等化操作。

具體而言，本實施例之擺幅調整元件620包括一第一可變電阻Radj1。在本實施例中，訊號偵測電路216調整擺幅調整元件620的方式例如是調高第一可變電阻Radj1的阻值，以增加等化器電路212之擺幅，使等化器電路212輸出的切分訊號VS的擺幅增加。或者，訊號偵測電路216可調低第一可變電阻Radj1的阻值，以降低等化器電路212之擺幅，使等化器電路212輸出的切分訊號VS的擺幅降低。另外，本實施例之增益調整元件630包括一第二可變電阻Radj2以及一電容C。在本實施例中，訊號偵測電路216調整增益調整元件630的方式例如是調高第二可變電阻Radj2的阻值，以降低等化器電路212之高頻增益，使切分訊號VS的高頻部份增益降低。或者，訊號偵測電路216可調低第二可變電阻Radj2的阻值，以增加等化器電路212之高頻增益，使切分訊號VS的高頻部份增益增加。

圖7繪示等化器電路212的轉換函數在調整第一可變電阻Radj1時的變化示意圖，圖8繪示等化器電路212的轉換函數在調整第二可變電阻Radj2時的變化示意圖。首先，請參考圖7，如上所述，訊號偵測電路216可調高或調低第一可變電阻Radj1的阻值，以對應的增加或降低等化器電路212之擺幅，此一特徵反應在等化器電路212的轉換函數T(ω)上，即如圖7所示。當第一可變電阻Radj1的阻值增加時，轉換函數T(ω)之整體會一起線性上升，如 圖7中上方的虛線所繪示者。另一方面，當第一可變電阻Radj1的阻值降低時，轉換函數T(ω)之整體會一起線性下降，如圖7中下方的虛線所繪示者。請參考圖8，如上所述，訊號偵測電路216可調高或調低第二可變電阻Radj2的阻值，以對應的降低或增加等化器電路212之高頻增益，此一特徵反應在等化器電路212的轉換函數T(ω)上，即如圖8所示。假設在轉換函數T(ω)高頻部份不變的情況下，當第二可變電阻Radj2的阻值增加時，轉換函數T(ω)之低頻部份會隨阻值的增加而線性上升，如圖8中上方的虛線所繪示者。另一方面，當第二可變電阻Radj2的阻值降低時，轉換函數T(ω)之低頻部份會隨阻值的增加而線性下降，如圖8中下方的虛線所繪示者。此一低頻變動的現象從另一觀點來看，假設在轉換函數T(ω)低頻不變的情況下，當第二可變電阻Radj2的阻值改變時，轉換函數T(ω)之高頻部份會隨阻值的增加而對應的線性下降，或者是轉換函數T(ω)之高頻部份會隨阻值的減少而對應的線性上升。

根據上述調整可變電阻的方式，底下進一步說明輸入訊號VIN、等化訊號VEQ及切分訊號VS三者之間的波形變化關係。圖9繪示輸入訊號的波形示意圖，圖10繪示等化訊號與切分訊號兩者的波形示意圖。首先，請參考圖9，本實施例之輸入等化器電路212的輸入訊號VIN低頻部份之擺幅例如是介於±0.4伏特之間，輸入訊號VIN高頻部份之擺幅例如是介於±0.1伏特之間。在一實施例中，此輸入 信號VIN可由圖一的主機10透過傳輸通道30傳送至傳輸電路100。在傳輸過程中，輸入訊號VIN高頻部份衰減程度較輸入訊號VIN低頻部份多，因此高頻部份之擺幅會小於低頻部份之擺幅。經過等化器電路212以特定的增益以及擺幅對如圖9的輸入訊號VIN進行等化操作後，可得到等化訊號VEQ，如圖10中的等化訊號VEQ1或VEQ2所示。而等化訊號VEQ經過切分器電路214後，切分器電路214會輸出切分訊號VS，如圖10中的切分訊號VS所示。

在一實施例中，等化器電路212進行等化操作時，控制器電路222可利用擺幅調整訊號Vsw來調整第一可變電阻Radj1的阻值，以使等化器電路212輸出之等化訊號VEQ具有相同的擺幅。在不考慮增益調整的情況下，即可得到經擺幅調整後的等化訊號VEQ，如圖10中的等化訊號VEQ1、VEQ2。

接著，假設等化訊號VEQ的擺幅已經過調整而符合實際設計需求，此時等化訊號VEQ仍有可能存在高頻成份過多或不足的情形。在圖10中，等化訊號VEQ1與等化訊號VEQ2即分別代表其所對應的等化操作之高頻成份過多與不足的情形。與圖10中理想的切分訊號VS相比，高頻成份過多或不足的等化訊號VEQ1與等化訊號VEQ2經切分處理之後，都難以符合實際設計需求。因此，可調整等化訊號VEQ1、VEQ2的高頻部份，以獲得具有接近理想高頻成份的等化訊號VEQ。在本實施例中，控制器電 路222利用增益調整訊號Vgn來調高或調低第二可變電阻Radj2的阻值，以對應的降低或增加等化器電路212之高頻增益，以使等化訊號VEQ1高頻部份降低或使等化訊號VEQ1低頻部份增加，從而獲得符合實際設計需求的切分訊號VS。

在本實施例中，雖然揭露順序是以先調整訊號擺幅再調整訊號增益，但是本發明並不加以限制。在另一實施例中，也可先調整訊號增益再調整訊號擺幅。此外，在本實施例中，雖然是以分別調整第一可變電阻Radj1以及第二可變電阻Radj2來對應的改變等化訊號VEQ的擺幅以及高頻部份，但是本發明並不加以限制。在另一實施例中，也可分別調整第二可變電阻Radj2以及第一可變電阻Radj1來對應的改變等化訊號VEQ的擺幅以及高頻部份。

圖11繪示圖2之傳輸電路中控制器電路的方塊示意圖。請參考圖2及圖11，本實施例之控制器電路222包括一暫存器電路710、一類比數位轉換電路720、一比較器電路730、一計數器電路740以及一控制器單元750。暫存器電路710用以預先儲存各預設狀態的參數資訊以及多個理想的訊號圖樣(pattern)。類比數位轉換電路720用以對切分訊號VS進行一類比數位轉換操作，以據此輸出一對應的數位訊號VD至下一級電路。比較器電路730耦接至類比數位轉換電路720，用以比較切分訊號VS與多個理想的的訊號圖樣，以據此輸出比較結果。在一實施例中，訊號圖樣例如是一數位資訊，因此，比較器電路730所接收的 切分訊號VS例如是經類比數位轉換後的訊號。計數器電路740耦接至比較器電路740，用以計數切分訊號VS與訊號圖樣的匹配次數，以據此輸出一計數結果。在此實施例中，衡量切分訊號VS與各預設狀態的訊號圖樣之匹配程度的指標例如是指位元錯誤率或者正確率。控制器單元750耦接至計數器電路740，用以根據計數結果選擇位元錯誤率最低或正確率最高的參數資訊，並使等化器電路212以操作在對應於此參數資訊的預設狀態。

應注意的是，在沒有配置計數器電路740的實施態樣中，控制器單元750例如是直接根據比較器電路730的比較結果從多個預設狀態中擇一作為其中之一預設狀態。在配置有計數器電路740的實施態樣中，控制器單元750例如是在一特定期間內，根據計數器電路740的計數結果從多個預設狀態中擇一作為其中之一預設狀態。此特定期間在USB 3.0標準所定義的接收等化步驟中例如是指4毫秒(milliseconds，ms)。

圖12繪示本發明一實施例之訊號傳輸方法的步驟流程圖。請參考圖12，本實施例之訊號傳輸方法例如適用於上述實施例所揭露的傳輸電路。此訊號傳輸方法包括如下步驟。在步驟S200中，等化器電路212接收一輸入訊號VIN，並且分別根據多個預設狀態來對輸入訊號VIN進行等化操作，以對應各該預設狀態輸出等化訊號VEQ。接著，在步驟S210中，切分器電路214對等化訊號VEQ進行切分操作，以據此輸出切分訊號VS。之後，在步驟S220 中，訊號偵測電路216偵測並比較等化訊號VEQ與切分訊號VS，以據此將等化器電路212調整至預設狀態其中之一。繼之，在步驟S230中，控制器電路222比較切分訊號VS與多個理想的訊號圖樣，並且根據比較結果從預設狀態中擇一作為其中之一預設狀態，以讓等化器電路212根據所選的其中之一預設狀態來進行等化操作。

另外，本發明之實施例的訊號傳輸方法可以由圖1至圖12實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

簡單來說，在本揭露中，控制器電路222例如以多個預設狀態中的第一預設狀態來設定訊號偵測電路216的濾波器的直流偏壓DC1、DC2。接著，訊號偵測電路216比較等化訊號VEQ及切分訊號VS的高低頻成分的訊號功率大小，再分別輸出對應於高低頻成分的差動訊號至其內部的放大器電路，其代表等化訊號VEQ及切分訊號VS的功率差值。之後，放大器電路再放大差動訊號以調整等化器電路212內部的擺幅調整元件620及增益調整元件630，直到等化訊號VEQ的功率與切分訊號VS的功率相等。繼之，控制器電路222計算切分訊號VS與理想的訊號圖樣之位元錯誤率或正確率。

接著，控制器電路222再以多個預設狀態中的第二預設狀態重複執行上述流程。之後，當執行完所有的預設狀態之後，控制器電路222選擇位元錯誤率最低的預設狀態或正確率最高的預設狀態，作為之後等化器電路212執行 等化操作的參數設定。

綜上所述，在本發明之範例實施例中，控制器電路根據切分訊號與訊號圖樣之比較結果，來設定等化器電路在進行等化操作時的預設狀態。藉此，可由多個預設狀態中，選擇最適合目前傳輸通道品質的一個預設狀態。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧主機

30‧‧‧傳輸通道

100、200‧‧‧傳輸電路

110、210‧‧‧類比電路區塊

112、212‧‧‧等化器電路

120、220‧‧‧數位電路區塊

214‧‧‧切分器電路

216‧‧‧訊號偵測電路

216A‧‧‧第一偵測電路

216B‧‧‧第二偵測電路

217A‧‧‧第一功率放大電路

217B‧‧‧第二功率放大電路

222‧‧‧控制器電路

400‧‧‧高通濾波器電路

500‧‧‧低通濾波器電路

510‧‧‧第一低通濾波單元

520‧‧‧第二低通濾波單元

610‧‧‧差動輸入對

620‧‧‧擺幅調整元件

630‧‧‧增益調整元件

710‧‧‧暫存器電路

720‧‧‧類比數位轉換電路

730‧‧‧比較器電路

740‧‧‧計數器電路

750‧‧‧控制器單元

VS‧‧‧切分訊號

VIN‧‧‧輸入訊號

VEQ‧‧‧等化訊號

Vsw‧‧‧擺幅調整訊號

Vgn‧‧‧增益調整訊號

Vset‧‧‧設定訊號

LPF1‧‧‧第一低通濾波器電路

LPF2‧‧‧第二低通濾波器電路

HPF1‧‧‧第一高通濾波器電路

HPF2‧‧‧第二高通濾波器電路

PD1‧‧‧第一功率比較電路

PD2‧‧‧第二功率比較電路

OP1‧‧‧第一放大器電路

OP2‧‧‧第二放大器電路

I‧‧‧偏壓電流源

R‧‧‧偏壓電阻

R1、R2‧‧‧電阻

Radj1‧‧‧第一可變電阻

Radj2‧‧‧第二可變電阻

C、C1、C2‧‧‧電容

DC1、DC2‧‧‧直流偏壓

IN-、IN+‧‧‧差動輸入對的輸入端

OUT-、OUT+‧‧‧等化器電路輸出端

S200、S210、S220、S230‧‧‧訊號傳輸方法的步驟

圖1繪示本發明一實施例之所述元件的傳輸電路方塊示意圖。

圖2繪示本發明另一實施例之傳輸電路的方塊示意圖。

圖3繪示圖2之傳輸電路中訊號偵測電路的詳細示意圖。

圖4繪示本發明一實施例之高通濾波器電路的電路示意圖。

圖5繪示本發明一實施例之低通濾波器電路的電路示意圖。

圖6繪示圖2之傳輸電路中等化器電路的詳細示意圖。

圖7繪示輸入訊號的轉換函數在調整第一可變電阻 Radj1時的變化示意圖。

圖8繪示輸入訊號的轉換函數在調整第二可變電阻Radj2時的變化示意圖。

圖9繪示輸入訊號波形示意圖。

圖10繪示等化訊號與切分訊號兩者的波形示意圖。

圖11繪示圖2之傳輸電路中控制器電路的方塊示意圖。

圖12繪示本發明一實施例之訊號傳輸方法的步驟流程圖。

200‧‧‧傳輸電路

210‧‧‧類比電路區塊

212‧‧‧等化器電路

214‧‧‧切分器電路

216‧‧‧訊號偵測電路

220‧‧‧數位電路區塊

222‧‧‧控制器電路

VIN‧‧‧輸入訊號

VEQ‧‧‧等化訊號

VS‧‧‧切分訊號

Claims (20)

1. 一種適用於輸入輸出介面之傳輸電路，包括：一等化器電路，接收一輸入訊號，並且根據多個預設狀態來對該輸入訊號進行一等化操作，以對應各該預設狀態輸出一等化訊號；一切分器電路，耦接至該等化器電路，接收該等化訊號，並且對該等化訊號進行一切分操作，以據此輸出一切分訊號；一訊號偵測電路，耦接至該切分器電路，偵測並比較該等化訊號與該切分訊號，以據此將該等化器電路調整至該些預設狀態其中之一；以及一控制器電路，耦接至該切分器電路，以接收對應各該預設狀態的該切分訊號，比較對應各該預設狀態的該切分訊號與多個訊號圖樣以產生一比較結果，並且根據該比較結果從該些預設狀態中擇一，使該等化器電路根據被選擇的該預設狀態來進行該等化操作。
2. 如申請專利範圍第1項所述之傳輸電路，其中經由該訊號偵測電路以使該等化器電路根據被選擇的該預設狀態來進行該等化操作。
3. 如申請專利範圍第1項所述之傳輸電路，其中該控制器電路包括：一暫存器電路，儲存各該預設狀態的參數資訊以及該些訊號圖樣。
4. 如申請專利範圍第1項所述之傳輸電路，其中該控 制器電路包括：一類比數位轉換電路，對該切分訊號進行一類比數位轉換操作，以據此輸出一對應的數位訊號至下一級電路。
5. 如申請專利範圍第1項所述之傳輸電路，其中該控制器電路包括：一比較器電路，耦接至該切分器電路，比較對應各該預設狀態的該切分訊號與該些訊號圖樣，以據此輸出該比較結果；一計數器電路，計數該切分訊號與該些訊號圖樣的匹配次數，以據此輸出一計數結果；以及一控制器單元，耦接至該計數器電路，根據該計數結果從該些預設狀態中擇一。
6. 如申請專利範圍第1項所述之傳輸電路，其中該等化器電路包括：一擺幅調整元件，該訊號偵測電路根據該些預設狀態其中之一預設狀態來調整該擺幅調整元件，以調整該等化器電路之擺幅。
7. 如申請專利範圍第6項所述之傳輸電路，其中該擺幅調整元件包括一第一可變電阻，該訊號偵測電路調高該第一可變電阻的阻值，以增加該等化器電路之擺幅，並且該訊號偵測電路調低該第一可變電阻的阻值，以降低該等化器電路之擺幅。
8. 如申請專利範圍第1項所述之傳輸電路，其中該等化器電路包括： 一增益調整元件，該訊號偵測電路根據該些預設狀態其中之一預設狀態來調整該增益調整元件，以調整該等化器電路之增益。
9. 如申請專利範圍第8項所述之傳輸電路，其中該增益調整元件包括一第二可變電阻，該訊號偵測電路調高該第二可變電阻的阻值，以降低該等化器電路之高頻增益，並且該訊號偵測電路調低該第二可變電阻的阻值，以增加該等化器電路之高頻增益。
10. 如申請專利範圍第1項所述之傳輸電路，其中該訊號偵測電路包括：一第一偵測電路，耦接至該切分器電路，用以偵測並比較該等化訊號與該切分訊號的低頻成分，以據此輸出一擺幅調整訊號來調整該等化器電路之擺幅。
11. 如申請專利範圍第10項所述之傳輸電路，其中該第一偵測電路包括：一第一低通濾波器電路，耦接至該切分器電路與該等化器電路，用以偵測並輸出該等化訊號的低頻成分；一第二低通濾波器電路，耦接至該切分器電路與該控制器電路，用以偵測並輸出該切分訊號的低頻成分；以及一第一功率放大電路，耦接至該第一及該第二低通濾波器電路，用以比較並放大該等化訊號與該切分訊號的低頻成分的功率，以據此輸出該擺幅調整訊號來調整該等化器電路之擺幅，其中該控制器電路藉由調整該第一及該第二低通濾 波器電路內部的直流偏壓，來調整該第一及該第二低通濾波器電路的輸出。
12. 如申請專利範圍第1項所述之傳輸電路，其中該訊號偵測電路包括：一第二偵測電路，耦接至該切分器電路，用以偵測並比較該等化訊號與該切分訊號的高頻成分，以據此輸出一增益調整訊號調整該等化器電路之增益。
13. 如申請專利範圍第12項所述之傳輸電路，其中該第二偵測電路包括：一第一高通濾波器電路，耦接至該切分器電路與該等化器電路，用以偵測並輸出該等化訊號的高頻成分；一第二高通濾波器電路，耦接至該切分器電路與該控制器電路，用以偵測並輸出該切分訊號的高頻成分；以及一第二功率放大電路，耦接至該第一及該第二高通濾波器電路，用以比較並放大該等化訊號與該切分訊號的高頻成分的功率，以據此輸出該增益調整訊號來調整該該等化器電路之增益，其中該控制器電路藉由調整該第一及該第二高通濾波器電路內部的直流偏壓，來調整該第一及該第二高通濾波器電路的輸出。
14. 一種訊號傳輸方法，適用於輸入輸出介面之一傳輸電路，該訊號傳輸方法包括：接收一輸入訊號，並且分別根據多個預設狀態來對該輸入訊號進行一等化操作，以對應各該預設狀態輸出一等 化訊號；對該等化訊號進行一切分操作，以據此輸出一切分訊號；偵測並比較該等化訊號與該切分訊號，以據此將該傳輸電路設定在該些預設狀態其中之一；以及比較對應各該預設狀態的該切分訊號與多個訊號圖樣以產生一比較結果，並且根據該比較結果從該些預設狀態中擇一，使該傳輸電路根據被選擇的該預設狀態來進行該等化操作。
15. 如申請專利範圍第14項所述之訊號傳輸方法，更包括：儲存各該預設狀態的參數資訊以及該些訊號圖樣；以及計數對應各該預設狀態的該切分訊號與該些訊號圖樣的匹配次數，以據此輸出一計數結果，其中在從該些預設狀態中擇一的步驟中，係根據該計數結果從該些預設狀態中擇一。
16. 如申請專利範圍第14項所述之訊號傳輸方法，其中該傳輸電路包括一等化器電路，其中對該輸入訊號進行該等化操作的步驟包括：根據該些預設狀態其中之一預設狀態來調整該等化器電路之擺幅或增益。
17. 如申請專利範圍第16項所述之訊號傳輸方法，其中偵測並比較該等化訊號與該切分訊號的步驟包括： 偵測、比較並放大該等化訊號與該切分訊號的低頻成分的功率，以據此輸出一擺幅調整訊號來調整該等化器電路之擺幅。
18. 如申請專利範圍第16項所述之訊號傳輸方法，其中偵測並比較該等化訊號與該切分訊號的步驟包括：偵測、比較並放大該等化訊號與該切分訊號的高頻成分的功率，以據此輸出一增益調整訊號來調整該等化器電路之增益。
19. 如申請專利範圍第16項所述之訊號傳輸方法，其中該等化器電路包括一第一可變電阻以及一第二可變電阻，並且偵測並比較該等化訊號與該切分訊號的步驟更包括：調高或調低該第一可變電阻的阻值，以對應的增加或等化器電路之擺幅；以及調高或調低該第二可變電阻的阻值，以對應的降低或增加該等化器電路之高頻增益。
20. 一種適用於輸入輸出介面之傳輸電路，透過一傳輸通道與一主機建立通訊連結，該傳輸電路包括：一類比電路區塊，接收一輸入訊號，並且根據多個預設狀態來對該輸入訊號進行一等化操作，以對應各該預設狀態產生一等化訊號，並且對該等化訊號進行一切分操作，以據此輸出一切分訊號；以及一數位電路區塊，耦接至該類比電路區塊，以接收對應各該預設狀態的該切分訊號，比較對應各該預設狀態的 該切分訊號與多個訊號圖樣以產生一比較結果，並且根據該比較結果從該些預設狀態中擇一，使該類比電路區塊根據被選擇的該預設狀態來進行該等化操作。