KR20240002179A

KR20240002179A - 직렬 인터페이스에서의 신호 부스팅

Info

Publication number: KR20240002179A
Application number: KR1020230074927A
Authority: KR
Inventors: 신 루엔 창; 치 와 로; 이우 팅 초우
Original assignee: 다이오드 인코포레이티드
Priority date: 2022-06-28
Filing date: 2023-06-12
Publication date: 2024-01-04
Also published as: US20230421059A1; EP4300835A1; JP2024004470A; TW202401981A; US11764672B1; CN117318676A

Abstract

직렬 인터페이스에서 신호 부스팅을 위한 시스템 및 방법이 제공된다. 일부 구현에서, 신호를 부스팅하기 위한 시스템은 부스팅 회로를 포함한다. 부스팅 회로는 충전 페이즈 동안 전압 공급원에 동작 가능하게 결합되도록 구성되고 방전 페이즈 동안 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되도록 구성된 적어도 하나의 부스팅 커패시터를 포함할 수 있으며, 방전 페이즈 동안, 적어도 하나의 부스팅 커패시터는 적어도 하나의 라인 상에서 전송되는 하나 이상의 신호의 전압을 부스팅한다. 부스팅 회로는 적어도 하나의 부스팅 커패시터를 전압 공급원에 동작 가능하게 결합되는 것으로부터 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되는 것으로 스위칭하도록 구성된 스위칭 회로를 포함할 수 있다.

Description

직렬 인터페이스에서의 신호 부스팅{SIGNAL BOOSTING IN SERIAL INTERFACES}

신호 송신 라인은 업스트림 디바이스(upstream device)와 다운스트림 디바이스(downstream device) 사이에서 직렬화된 데이터와 같은 데이터를 송신하는 데 활용될 수 있다. 하지만, 일부 경우에서 데이터 신호 강도는 예를 들어, 신호 송신 라인의 저항에 기인하여, 신호 송신 라인의 길이에 따라 열화될 수 있다. 이는 예를 들어, 데이터 신호가 너무 약하여 수신 시 다운스트림 디바이스에 의해 정확하게 읽혀질 수 없기 때문에, 데이터 통신에 결함을 유발할 수 있다.

신호 송신 라인에서 신호 부스팅(signal boosting)을 위한 방법 및 시스템이 본원에서 개시된다.

특정 구현에 따라, 신호를 부스팅하기 위한 시스템은 부스팅 회로를 포함한다. 부스팅 회로는 충전 페이즈(charging phase) 동안 전압 공급원(voltage supply)에 동작 가능하게 결합되도록 구성되고 방전 페이즈 동안 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되도록 구성된 적어도 하나의 부스팅 커패시터를 포함할 수 있으며, 방전 페이즈 동안, 적어도 하나의 부스팅 커패시터는 적어도 하나의 라인 상에서 전송되는 하나 이상의 신호의 전압을 부스팅한다(boosts). 부스팅 회로는, 적어도 하나의 부스팅 커패시터를, 전압 공급원에 동작 가능하게 결합되는 것으로부터 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되는 것으로 스위칭하도록 구성된 스위칭 회로를 포함할 수 있다.

일부 예에서, 부스팅 회로는 신호 송신 라인에 통합된다.

일부 예에서, 적어도 하나의 라인은 제1 라인 및 제2 라인을 포함하고, 제1 라인은 제1 신호를 송신하도록 구성되고 제2 라인은 제2 신호를 송신하도록 구성되며, 여기서 제1 신호 및 제2 신호는 차동 시그널링에 활용된다. 일부 예에서, 적어도 하나의 부스팅 커패시터는 제1 라인의 전압을 부스팅하도록 구성된 제1 부스팅 커패시터 및 제2 라인의 전압을 부스팅하도록 구성된 제2 부스팅 커패시터를 포함한다. 일부 예에서, 스위칭 회로는 제1 신호가 제2 신호보다 크다는 것에 응답하여 방전 페이즈에서 제1 부스팅 커패시터가 제1 라인에 동작 가능하게 결합되게 하도록 더 구성되고, 스위칭 회로는 제2 신호가 제1 신호보다 크다는 것에 응답하여 방전 페이즈에서 제2 부스팅 커패시터가 제2 라인에 동작 가능하게 결합되게 하도록 더 구성된다. 일부 예에서, 제1 부스팅 커패시터가 충전 페이즈에서 전압 공급원에 동작 가능하게 결합되는 한편 제2 부스팅 커패시터는 방전 페이즈에서 제2 라인에 동작 가능하게 결합되고, 제2 부스팅 커패시터가 충전 페이즈에서 전압 공급원에 동작 가능하게 결합되는 한편 제1 부스팅 커패시터는 방전 페이즈에서 제1 라인에 동작 가능하게 결합된다.

일부 예에서, 전압 공급원은 하나 이상의 신호에 제공되는 전압의 부스팅의 양에 기초하여 결정되는 전압을 공급하도록 프로그래밍된다.

일부 예에서, 스위칭 회로는 엣지 검출 구성요소(edge detection component)의 출력에 응답하여 적어도 하나의 부스팅 커패시터를 전압 공급원에 동작 가능하게 결합되는 것으로부터 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되는 것으로 스위칭하도록 구성된다. 일부 예에서, 엣지 검출 구성요소는 등화기이다. 일부 예에서, 등화기의 주파수 응답은 프로그래밍 가능하다.

일부 예에서, 방전 페이즈의 기간은 프로그래밍 가능하고, 방전 페이즈의 기간은 하나 이상의 신호의 상승 엣지 및/또는 하강 엣지의 사전-강조(pre-emphasis)에 대응하는 고주파 신호의 증폭을 유발하고, 고주파 신호의 증폭은 신호 송신 라인의 저역 통과 필터 효과를 상쇄한다.

일부 예에서, 하나 이상의 신호는 USB(Universal Serial Bus) 프로토콜을 준수한다.

특정 구현에 따라, 신호를 부스팅하기 위한 방법은 다운스트림 디바이스에 업스트림 디바이스를 결합하는 신호 송신 라인의 적어도 하나의 라인을 통해 전송되는 하나 이상의 신호를 획득하는 단계를 포함한다. 방법은 하나 이상의 신호에서 상승 엣지 및/또는 하강 엣지를 검출하는 것에 응답하여, 부스팅 커패시터가 충전 페이즈에서 전압 공급원에 동작 가능하게 결합되는 것으로부터 방전 페이즈에서 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되는 것으로 스위칭 하게 하는 단계를 더 포함할 수 있으며, 부스팅 커패시터는 방전 페이즈 동안 적어도 하나의 라인에 전하를 전달한다.

일부 예에서, 적어도 하나의 라인은 제1 라인 및 제2 라인을 포함하고, 제1 라인은 제1 신호를 송신하도록 구성되고 제2 라인은 제2 신호를 송신하도록 구성되며, 여기서 제1 신호 및 제2 신호는 차동 시그널링에 활용된다. 일부 예에서, 적어도 하나의 부스팅 커패시터는 제1 라인의 전압을 부스팅하도록 구성된 제1 부스팅 커패시터 및 제2 라인의 전압을 부스팅하도록 구성된 제2 부스팅 커패시터를 포함한다. 일부 예에서, 방법은: 제1 신호가 제2 신호보다 크다는 것에 응답하여 방전 페이즈에서 제1 부스팅 커패시터가 제1 라인에 동작 가능하게 결합되게 하는 단계; 및 제2 신호가 제1 신호보다 크다는 것에 응답하여 제2 부스팅 커패시터가 방전 페이즈에서 제2 라인에 동작 가능하게 결합되게 하는 단계를 더 포함한다. 일부 예에서, 제1 부스팅 커패시터가 충전 페이즈에서 전압 공급원에 동작 가능하게 결합되는 한편 제2 부스팅 커패시터는 방전 페이즈에서 제2 라인에 동작 가능하게 결합되고, 제2 부스팅 커패시터가 충전 페이즈에서 전압 공급원에 동작 가능하게 결합되는 한편 제1 부스팅 커패시터는 방전 페이즈에서 제1 라인에 동작 가능하게 결합된다.

일부 예에서, 방법은 방전 페이즈의 기간을 결정하는 단계; 및 방전 페이즈의 기간을 결정된 기간으로 설정하는 단계를 더 포함한다. 일부 예에서, 방전 페이즈의 기간은 상승 엣지 또는 하강 엣지의 사전-강조에 대응하는 고주파 신호의 증폭의 양을 결정함으로써 결정되고, 고주파 신호의 증폭은 신호 송신 라인의 저역 통과 필터 효과를 상쇄한다.

일부 예에서, 상승 엣지 및/또는 하강 엣지는 등화기에 의해 검출된다.

다양한 구현의 성질 및 장점의 추가적인 이해는 명세서 및 도면의 나머지 부분을 참조로 실현될 수 있다.

도 1은 일부 구현에 따른 업스트림 디바이스 및 다운스트림 디바이스를 포함하는 예시적인 시스템의 개략도이다.
도 2는 일부 구현에 따른 업스트림 디바이스와 다운스트림 디바이스 사이의 신호 열화를 도시하는 예시적인 아이 다이어그램(eye diagrams)을 예시한다.
도 3은 일부 구현에 따른 신호 송신 라인 내의 신호 전압을 부스팅하기 위한 예시적인 시스템의 개략도이다.
도 4a-4c는 일부 구현에 따른 신호 전압을 부스팅하기 위한 시스템의 예시적인 구현의 개략도를 도시한다.
도 5는 일부 구현에 따른 신호 전압을 부스팅하기 위한 예시적인 프로세스의 흐름도이다.

특정한 구현에 대한 참조가 상세히 이루어질 것이다. 이들 구현의 예는 첨부 도면에 예시된다. 이들 예는 예시의 목적으로 설명되며, 본 개시의 범주를 제한하려는 것으로 의도되지 않는다는 것을 유의해야 한다. 오히려, 설명된 구현의 대안, 수정 및 등가물은 동반하는 청구범위에 의해 정의되는 본 개시의 범주 내에 포함된다. 덧붙여, 설명된 구현의 완전한 이해를 촉진시키기 위해 특정한 세부사항이 제공될 수 있다. 본 개시의 범주 내의 일부 구현은 이들 세부사항의 일부 또는 전부 없이 실시될 수 있다. 또한, 잘 알려진 피처(features)는 명료함을 위해 상세히 설명되지 않을 수 있다.

본원에는 신호 송신 라인을 통해 전송되는 신호를 부스팅하기 위한 시스템, 방법, 회로 및 기술이 개시된다. 특히, 일부 구현에서, 하나 이상의 부스팅 커패시터는 부스팅 커패시터가 전압 공급원에 동작 가능하게 결합되는 충전 페이즈와 부스팅 커패시터가 신호 송신 라인의 데이터 라인에 동작 가능하게 결합되는 방전 페이즈 사이에서 스위칭될 수 있고, 이를 통해 신호를 증폭하기 위해 저장된 전하를 라인에 전달할 수 있다. 본원에서 설명된 기술은 반도체 제조 집적 커패시터와 같은 상대적으로 단순한 구성요소로 구현될 수 있으며, 이는 본원에서 설명된 시스템이 안정적인 온도 계수 및 상대적으로 작은 제조 편차로 구현되는 것을 허용할 수 있다. 더욱이, 아래에서 더 상세히 논의되는 바와 같이, 본원에 개시된 기술은 신호가 전압 공급원과 연관된 헤드룸 제약(headroom limit)으로부터의 제한 없이 부스팅되는 것을 허용할 수 있다. 나아가, 아래에서 더욱 상세히 논의되는 바와 같이, 본원에 개시된 기술은 고속 데이터 통신으로 구현될 수 있는데, 이는 본원에서 설명된 부스팅 커패시터가 상대적으로 낮은 레이턴시로 페이즈 사이에서 스위칭될 수 있기 때문이다. 따라서, 본원에서 설명된 기술은 고속 데이터 통신을 위해 구성된 신호 송신 라인과 관련하여 활용될 수 있다. 본원에서 설명된 기술은 단방향 및 양방향 데이터 통신으로 구현될 수 있다는 것을 유의해야 한다.

본원에서 사용되는 "신호 송신 라인"은 일반적으로 전기 신호 전파를 허용하도록 구성된 임의의 적합한 매체 또는 경로를 지칭한다는 것이 이해되어야 한다. 예를 들어, 신호 송신 라인은 인쇄 회로 기판(PCB) 트레이스 라인을 포함할 수 있다. 다른 예로서, 신호 송신 라인은 케이블을 포함할 수 있다.

신호 송신 라인은 업스트림 디바이스(예를 들어, 송신기 디바이스)와 다운스트림 디바이스(예를 들어, 수신기 디바이스) 사이에서 데이터를 전달하는 데 사용될 수 있다. 신호 송신 라인은 예를 들어 USB(Universal Serial Bus) 또는 USB 2.0 인터페이스와 같은 직렬 인터페이스와 함께 동작하는 직렬화된 데이터를 송신하는 데 사용될 수 있다. 일부 경우에서, 신호 송신 라인의 저항으로 인해 신호 감쇠가 있을 수 있으며, 이는 업스트림 디바이스와 다운스트림 디바이스 간의 데이터 통신을 방해할 수 있다. 예를 들어, 업스트림 디바이스로부터 다운스트림 디바이스로 송신되는 데이터 신호는, 다운스트림 디바이스에서 신호가 수신되는 시간까지 크게(sufficiently) 감쇠될 수 있어서 다운스트림 디바이스가 수신된 신호를 읽거나 및/또는 활용할 수 없을 수 있다. 데이터 감쇠는 3미터 초과, 5미터 초과, 10미터 초과 등과 같이 상대적으로 긴 신호 송신 라인에 대해 특히 두드러질 수 있다. 일 예로서, 예를 들어 USB 2.0 프로토콜을 준수하는 신호를 송신하는 데 사용되는 케이블은 다운스트림 디바이스에서 사용할 수 없게 크게 감쇠될 수 있거나 또는 데이터 오류의 캐스케이딩(cascading)을 유발할 수 있다.

본원에서 설명된 다수의 예는 USB 및/또는 USB 2.0 시그널링 프로토콜을 활용한다. 예를 들어, 신호 송신 라인은 본원에서 일반적으로 DP 및 DM으로 지칭되는 두 개의 신호를 송신할 수 있다. 이들 두 개의 신호는 차동 신호로 간주될 수 있으며, 여기서 출력 신호 S는 DP로부터 DM을 뺌으로써 결정될 수 있다. 출력 신호 S가 디지털 신호이므로, 다운스트림 디바이스는 S를 DP - DM으로 결정할 수 있다. 다운스트림 디바이스는 차가 양수이면 S를 1로 설정하고, 차가 음수이면 S를 0으로 설정할 수 있다. S가 정확하게 결정되기 위해서는 DP 및 DM 신호가 크게 감쇠되지 않은 상태로 유지되어야 다운스트림 디바이스가 S를 정확하게 결정할 수 있다는 것을 유의해야 한다. 다시 말해, DP 및 DM이 임계치 레벨을 넘어 감쇠되는 경우, DP와 DM 사이의 차는 출력 신호 S를 결정하는 데 더 이상 정확하게 사용되지 못할 수도 있다.

도 1은 업스트림 디바이스(102) 및 다운스트림 디바이스(104)를 포함하는 예시적인 시스템의 개략도를 예시한다. 업스트림 디바이스(102) 및 다운스트림 디바이스(104)는 신호 송신 라인을 통해 동작 가능하게 결합될 수 있다. 신호 송신 라인은 DP 신호(106) 및 DM 신호(108)를 송신하도록 구성된 데이터 라인을 포함할 수 있다. 업스트림 디바이스(102)와 다운스트림 디바이스(104) 사이의 거리, 따라서 신호 송신 라인의 길이는 도 1에 나타나지 않는다는 것을 유의한다. 일부 실시예에서, 거리는 1미터, 3미터, 5미터, 10미터, 20미터 등일 수 있다.

위에서 설명된 바와 같이, 신호는 업스트림 디바이스와 다운스트림 디바이스 사이에서 감쇠될 수 있다. 신호 감쇠는 아이 다이어그램을 사용하여 시각화할 수 있다. 특히, 아이 다이어그램은 데이터 신호의 여러 측정의 진폭의 평균을 나타낼 수 있다. 일부 경우에서, 아이 다이어그램은 신호가 임계치 레벨을 넘게 열화되었는지를 나타내기 위해 데이터 신호 진폭에 대한 최소 임계치를 나타내는 내부 영역을 포함할 수 있다.

도 2는 두 개의 예시적인 아이 다이어그램(202 및 204)을 도시한다. 아이 다이어그램(202)은 송신 디바이스에 상대적으로 가까운 신호 송신 라인 위치에서 측정된 신호를 도시하는 한편, 아이 다이어그램(204)은 수신 디바이스에 상대적으로 가까운 신호 송신 라인 위치에서 측정된 신호를 도시한다. 아이 다이어그램(202)을 참조하면, 다수의 데이터 신호 측정의 평균을 예시하는 데이터 신호(206)가 도시된다. 아이 다이어그램(202)은 또한 원하는 신호 크기를 나타내는 영역(208)을 도시한다. 전체 데이터 신호(206)는 완전히 영역(208) 외부에 있고, 이는 송신 디바이스에 상대적으로 가까운 신호 송신 라인 위치에서 신호 감쇠가 예상대로 최소라는 것을 나타낸다는 것을 유의한다.

아이 다이어그램(204)을 참조하면, 데이터 신호(210)가 도시된다. 데이터 신호(206)와 유사하게, 데이터 신호(208)는 다수의 데이터 신호 측정의 평균을 예시하며, 차이점은 데이터 신호(208)의 데이터 신호 측정이 데이터 신호(206)의 데이터 신호 측정에 관련된 다운스트림에서 측정된다는 것이다. 아이 다이어그램(204)은 영역(208)을 포함한다. 데이터 신호(210)의 일부가 영역(208) 내에 있고, 이는 수신 디바이스에 상대적으로 가까운 신호 송신 라인 위치에서 신호 감쇠가 데이터 통신이 방해받을 수 있는 지점까지 증가했다는 것을 나타낸다는 것을 유의한다. 다시 말해, 데이터 신호(210)를 구성하기 위해 데이터 신호가 측정된 위치에서, 데이터 신호는 수신 디바이스에 의해 읽히거나 및/또는 활용될 때 오류를 이끌 수 있다.

신호 송신 라인 내에서 데이터 신호를 열화시키거나 데이터 신호가 감쇠하는 문제를 해결하기 위해 이전의 기술이 시도되었다. 예를 들어, 하나의 기술은 데이터 신호를 캡처하고 증폭하기 위해 수신기, 등화기 및 송신기를 포함할 수 있는 신호 리-드라이버(signal re-driver)를 사용할 수 있다. 하지만, 신호 리-드라이빙이 과제를 제시할 수 있다. 예를 들어, 신호 리-드라이버는 신호 송신 라인을 통한 단방향 송신에서 최선으로 수행할 수 있는데, 그 반면, 다수의 프로토콜의 경우 데이터 라인은 양방향이다. 양방향 데이터 라인을 통해 신호 리-드라이버 기술을 사용하기 위해, 신호 방향성을 검출하고 그에 따라 데이터 드라이버를 스위칭하기 위해 버퍼가 활용될 수 있다. 하지만, 버퍼를 사용하여 데이터 드라이버를 스위칭하는 것은 상당한 레이턴시를 추가할 수 있으며, 따라서 고속 데이터 인터페이스와 사용하기에 적합하지 않을 수 있다.

다른 예로서, 두 번째 기술은 신호를 부스팅하기 위해 전류 부스팅을 사용할 수 있다. 하지만, 이 기술은 그의 고유한 단점을 가질 수 있다. 예를 들어, 전류 주입은 전압원에 저항기를 결합함으로써 구현될 수 있다. 하지만, 저항기의 저항과 전류가 주입되는 기간이 양호하게 제어되지 않기 때문에, 주입되는 전류의 양 또한 양호하게 제어되지 않는다. 더욱이, USB 2.0 시그널링 프로토콜의 DP 및 DM 신호를 참조하면, 전류 부스팅은 DP 및 DM 신호를 별도로 부스팅함으로써 수행될 수 있다. 주입되는 전류의 양이 (위에서 설명된 바와 같이) 양호하게 제어되지 않기 때문에, DP 및 DM 신호가 상이한 양으로 부스팅될 수 있으며, DP 및 DM 신호가 DC 오프셋을 생성하는 중앙 오프셋 값에 대해 더 이상 대칭적이지 않게 할 수 있다. 이러한 비대칭은 (위에서 설명된 바와 같이) 출력 신호를 결정하기 위해 차동 시그널링에서 DP 및 DM 신호를 활용할 때 문제를 유발할 수 있다. 나아가, DP 라인이 이미 접지에 가까울 수 있고 DP 신호가 이미 V _DD (전력 공급원 전압)에 가까울 수 있으므로, 제공될 수 있는 부스팅의 양이 제한될 수 있다.

신호를 부스팅하기 위한 방법, 시스템 및 기술이 본원에 개시된다. 특히, 일부 구현에서, 신호를 부스팅하기 위해 하나 이상의 부스팅 커패시터가 활용된다. 특히, 부스팅 커패시터는 부스팅 커패시터가 전압 공급원에 동작 가능하게 결합되는 충전 페이즈 또는 부스팅 커패시터가 신호 송신 라인의 데이터 라인에 동작 가능하게 결합되는 방전 페이즈에서 동작하도록 구성될 수 있다. 부스팅 커패시터는 충전 페이즈와 방전 페이즈 사이에서 스위칭될 수 있어서, 충전 페이즈 동안 부스팅 커패시터는 전압 공급원으로부터의 전하를 저장하고, 방전 페이즈 동안 저장된 전하를 데이터 라인으로 방전시켜, 데이터 신호의 전압을 부스팅할 수 있다.

도 3은 데이터 신호를 부스팅하기 위한 부스팅 커패시터의 사용의 예를 예시하는 개략도이다. 예시된 바와 같이, 부스팅 커패시터(302)는 충전 페이즈에서 전압 공급원(304)에 동작 가능하게 결합되거나, 또는 방전 페이즈 동안 데이터 라인(306)에 동작 가능하게 결합되도록 구성될 수 있다. 예를 들어, 방전 페이즈 동안 부스팅 커패시터(302)의 양극 단자는 DP 라인에 결합될 수 있는 한편, 부스팅 커패시터(302)의 음극 단자는 DM 라인에 결합될 수 있다. 예로서, 충전 페이즈(308) 동안, 부스팅 커패시터(302)는 전압 공급원(304)에 동작 가능하게 결합될 수 있고, 그로 인해 부스팅 커패시터(302)가 전하를 저장하게 할 수 있다. 이 예를 계속하면, 방전 페이즈(310) 동안, 부스팅 커패시터(302)는 데이터 라인(306)에 동작 가능하게 결합될 수 있고, 그로 인해 부스팅 커패시터(302)가 저장된 전하를 데이터 라인(306)으로 방전하게 할 수 있고, 이는 결국 데이터 신호의 전압이 부스팅될 데이터 라인(306) 상에 전달되게 할 수 있다.

일부 구현에서, 다수의 부스팅 커패시터가 있을 수 있다. 예를 들어, 일부 실시예에서, 다수의 부스팅 커패시터는 상보적인 방식으로 동작하도록 구성될 수 있다. 더욱 특정한 예로서, 일부 실시예에서, 제1 부스팅 커패시터는 (예를 들어, 전압 공급원에 동작 가능하게 결합됨으로써) 충전 페이즈에 있도록 구성될 수 있고, 제2 부스팅 커패시터는 (예를 들어, 신호 라인에 동작 가능하게 결합됨으로써) 방전 페이즈에 있도록 구성될 수 있다.

일부 실시예에서, 특정 부스팅 커패시터가 충전 페이즈에 있는지 또는 방전 페이즈에 있는지는 스위칭 회로에 의해 제어될 수 있다. 예를 들어, 스위칭 회로는 예를 들어 상승 엣지 및/또는 하강 엣지를 검출하는 엣지 검출기를 포함할 수 있다. 이 예를 계속하면, 엣지가 검출되는 것에 응답하여 스위칭 회로는 부스팅 커패시터가 충전 페이즈로부터 방전 페이즈로 또는 그 역으로 스위칭하게 할 수 있다. (USB 2.0 시그널링 프로토콜과 관련하여 사용되는) 신호 라인이 DP 라인 및 DM 라인을 포함하는 특정 사례에서, 제1 부스팅 커패시터는 제1 엣지 검출기가 상승 엣지를 검출하는 것에 응답하여 충전 페이즈로부터 방전 페이즈로 스위칭될 수 있다. 다시 말해, 제1 부스팅 커패시터의 방전 페이즈는 DP가 DM보다 크다는 것에 응답하여 개시될 수 있다. 반대로, 제2 부스팅 커패시터는 제2 엣지 검출기가 하강 엣지를 검출하는 것에 응답하여 충전 페이즈로부터 방전 페이즈로 스위칭될 수 있다. 다시 말해, DM이 DP보다 크다는 것에 응답하여, 제2 부스팅 커패시터의 방전 페이즈가 개시될 수 있다. 제1 부스팅 커패시터가 (예를 들어, 충전 페이즈로부터 방전 페이즈로, 또는 그 역으로) 스위칭될 때, 제1 부스팅 커패시터 및 제2 부스팅 커패시터가 상보적인 페이즈로 유지되도록 - 하나의 부스팅 커패시터는 충전 페이즈에 있는 한편 다른 부스팅 커패시터는 방전 페이즈에 있음 - , 제2 부스팅 커패시터가 동시에 스위칭될 수 있다는 것을 유의해야 한다.

도 4a-4c는 일부 실시예에 따라 다수의 부스팅 커패시터를 구현하기 위한 예시적인 시스템의 개략도를 도시한다. 예시된 바와 같이, 시스템은 제1 부스팅 커패시터(402) 및 제2 부스팅 커패시터(404)를 포함할 수 있다. 제1 부스팅 커패시터(402) 및 제2 부스팅 커패시터(404)는 각 방전 페이즈 동안 데이터 신호 라인(406)에 동작 가능하게 결합되도록 구성될 수 있다. 제1 부스팅 커패시터(402)는 아래에서 도 4b에 관련하여 더욱 상세히 논의되는 바와 같이, 방전 페이즈 동안 제1 부스팅 커패시터(402)의 양극판이 DP 라인에 동작 가능하게 결합되고 제1 부스팅 커패시터(402)의 음극판이 DM 라인에 동작 가능하게 결합되도록 구성될 수 있다. 제2 부스팅 커패시터(404)는 아래에서 도 4c에 관련하여 더욱 상세히 논의되는 바와 같이, 방전 페이즈 동안 제2 부스팅 커패시터(404)의 양극판이 DM 라인에 동작 가능하게 결합되고 제2 부스팅 커패시터(404)의 음극판이 DP 라인에 동작 가능하게 결합되도록 구성될 수 있다.

도 4a에 예시된 바와 같이, 제1 부스팅 커패시터(402)는 충전 페이즈 동안 제1 전압 공급원(408)에 동작 가능하게 결합되도록 구성된다. 유사하게, 제2 부스팅 커패시터(404)는 충전 페이즈 동안 제2 전압 공급원(411)에 동작 가능하게 결합되도록 구성된다. 도 4a가 각각 대응하는 부스팅 커패시터와 연관된 두 개의 별도의 전압 공급원을 예시하지만, 일부 구현에서 제1 부스팅 커패시터(402) 및 제2 부스팅 커패시터(404)는 그의 각 충전 페이즈 동안 동일한 전압 공급원에 동작 가능하게 결합되도록 구성될 수 있다는 것을 유의해야 한다.

도 4a에 예시된 바와 같이, 제1 부스팅 커패시터(402)는 상승 엣지 검출기(410)를 통해 충전 페이즈와 방전 페이즈 사이에서 스위칭될 수 있다. 예를 들어, 도 4b를 참조하면, 상승 엣지 검출기(410)가 DP 라인과 연관된 전압이 DM 라인과 연관된 전압보다 크다는 것을 나타내는 것에 응답하여, 도 4b에 예시된 바와 같이 제1 부스팅 커패시터(402)의 양극판이 DP 라인에 결합되고 제1 부스팅 커패시터(402)의 음극판이 DM 라인에 결합되도록, 양의 신호는 신호 라인(406)에 제1 부스팅 커패시터(402)를 동작 가능하게 결합하는 데 사용될 수 있다. 추가적으로, 도 4a 및 4b에 예시된 바와 같이, 엣지 검출기(410)로부터 반전된 신호는 인버터(412)에 의해 생성될 수 있고, 반전된 신호는 제1 전압 공급원(408)으로부터 제1 부스팅 커패시터(402)를 분리하는 역할을 한다. 따라서, DP 신호가 DM 라인보다 크다는 것에 응답하여, 제1 부스팅 커패시터(402)는 충전 페이즈로부터 방전 페이즈로 스위칭될 수 있다.

유사한 기술이 제2 부스팅 커패시터(404)에 대해 활용될 수 있다. 예를 들어, 도 4c를 참조하면, 하강 엣지 검출기(414)가 DM 라인과 연관된 전압이 DP 라인과 연관된 전압보다 크다는 것을 나타내는 것에 응답하여, 도 4c에 예시된 바와 같이 제2 부스팅 커패시터(404)의 양극판이 DM 라인에 결합되고 제2 부스팅 커패시터(404)의 음극판이 DP 라인에 결합되도록, 양의 신호는 신호 라인(406)에 제2 부스팅 커패시터(404)를 동작 가능하게 결합하는 데 사용될 수 있다. 추가적으로, 도 4a 및 4c에 예시된 바와 같이, 하강 엣지 검출기(414)로부터 반전된 신호는 인버터(416)에 의해 생성될 수 있어서, 반전된 신호는 제2 전압 공급원(411)으로부터 제2 부스팅 커패시터(404)를 분리하는 역할을 한다. 따라서, DM 라인 신호가 DP 라인 신호보다 크다는 것에 응답하여, 제2 부스팅 커패시터(404)는 충전 페이즈로부터 방전 페이즈로 스위칭될 수 있다.

다시 도 4a를 참조하면, 상승 엣지 검출기(410) 및 하강 엣지 검출기(414)가 각각 등화기로 구현되지만, 엣지 검출기를 구현하기 위해 다른 회로가 이용될 수 있다는 것이 이해되어야 한다.

일부 구현에서, 신호 송신 라인을 통해 전송되는 신호를 부스팅하기 위해 하나 이상의 부스팅 커패시터를 활용하는 시스템의 다양한 양상이 예를 들어 수정되거나 및/또는 프로그래밍될 수 있다. 예를 들어, 일부 구현에서, 사용되는 부스팅 커패시터의 수는 사용되는 신호 송신 라인의 길이 등과 같은 인자에 기초하여 결정되거나 또는 설정될 수 있다. 더욱 특정한 예로서, 일부 구현에서, 상대적으로 더 적은 수의 부스팅 커패시터가 더 긴 신호 송신 라인에 비해 더 짧은 신호 송신 라인에 대해 활용될 수 있다. 특정 예로서, 도 4a-4c에 관련하여 도시되고 위에서 설명된 바와 같이 DM 및 DP 라인을 부스팅하기 위해 활용되는 제1 및 제2 부스팅 커패시터를 참조하면, 더욱 긴 신호 송신 라인(예를 들어, 10미터, 12미터, 20미터 등)이 주어지는 경우, 업스트림 디바이스와 다운스트림 디바이스 사이의 신호 송신 라인을 따라 신호 부스팅의 다수의 지점을 제공하기 위해, 더 긴 신호 송신 라인을 따라 다양한 지점에서 추가적인 쌍의 제1 및 제2 부스팅 커패시터가 활용될 수 있다.

또 다른 예로서, 일부 실시예에서, (예를 들어, 도 4a-4c와 관련하여 도시되고 위에서 설명된 바와 같이) 엣지 검출기를 구현하기 위해 등화기가 이용되는 사례에서, 등화기의 주파수 응답 및/또는 이득이 프로그래밍될 수 있다. 또 다른 예로서, 일부 실시예에서, (예를 들어, DP가 DM보다 작은 것으로부터 DP가 DM보다 큰 것으로, DM이 DP보다 작은 것으로부터 DM이 DP보다 큰 것으로 등의) 엣지 전이(edge transition)가 검출되는 임계치가 프로그래밍될 수 있다. 이는 신호 부스팅이 발생하는 엣지 전이의 지점이 설정되거나 수정되는 것을 허용할 수 있다. 예를 들어, 등화기 특성(예를 들어, 주파수 응답, 이득 등) 및/또는 엣지 검출 임계치를 프로그래밍함으로써, 부스팅은 검출된 엣지의 시작, 검출된 엣지의 끝 또는 엣지 전이의 중간에서 발생하도록 구성될 수 있다.

또 다른 예로서, 일부 구현에서, (예를 들어, 부스팅 커패시터를 충전하기 위한) 충전 페이즈 동안 이용되는 전압 공급원이 프로그래밍될 수 있다. 예를 들어, 전압 공급원에 의해 제공되는 전압은 특정 응용을 기초로, 가령 예상되는 감쇠의 양 및 예상되는 감쇠를 상쇄하기 위해 요구되는 부스팅의 대응하는 양을 기초로 설정될 수 있다. 더욱 특정한 예로서, 전압 공급원은 (예를 들어, 더 긴 신호 송신 라인의 사용에 기인하여) 더 큰 신호 감쇠가 예상되는 응용에서 더 높은 전압을 제공하도록 프로그래밍될 수 있다. 일부 구현에서, 전압 공급은 데이터 통신 오류에 대한 공차를 기초로 프로그래밍될 수 있다. 예를 들어, 전압 공급원은 데이터 통신 오류에 대해 상대적으로 더 높은 공차를 갖는 응용에 비해 데이터 통신 오류에 대해 상대적으로 더욱 낮은 공차를 갖는 응용에 대해 더욱 높은 전압을 제공하도록 프로그래밍될 수 있다.

일부 구현에서, 신호 부스팅을 구현하는 시스템의 다양한 양상은 엣지 전이(예를 들어, 상승 엣지 전이 또는 하강 엣지 전이)에서 신호에 사전-강조를 제공하도록 프로그래밍되거나 또는 구성될 수 있다. 특히, 신호 송신 라인이 저역 통과 필터 특성을 갖는 송신 선로의 역할을 하는 것으로 간주될 수 있으므로, 엣지(예를 들어, 상승 엣지 또는 하강 엣지)에 대응하는 고주파 성분이 저역 통과 필터 특성에 기인하여 감쇠될 수 있으며, 그로 인해 다운스트림 디바이스에 의해 수신될 때 엣지가 사각형 형태가 아닌 둥근 형태를 갖게 할 수 있다. 이 예를 계속하면, 일부 구현에서, 시스템은 신호 송신 라인을 통한 송신의 저역 통과 필터 효과를 상쇄하기 위해 엣지의 고주파 성분을 사전-강조하도록 구성될 수 있다. 예를 들어, 사전-강조는 상승 엣지가 정체된(plateaued) 신호 레벨을 오버슈트(overshoot)하게 하거나 하강 엣지가 정체된 신호 레벨을 언더슈트(undershoot)하게 하는 고주파 성분의 부스팅을 포함할 수 있다. 고주파 성분의 사전-강조는 부스팅 커패시터가 방전되는 기간을 프로그래밍하거나 및/또는 부스팅 커패시터가 방전되는 엣지 전이에 관련된 시간을 프로그래밍함으로써 수행될 수 있다. (예를 들어, 전이의 시작, 전이의 끝, 전이의 중간 등에서) 엣지 전이에 관련된 시간은 신호 라인의 부스팅 커패시터에 동작 가능하게 결합되는 스위치의 스위치 저항을 프로그래밍함으로써 프로그래밍될 수 있다.

도 5는 일부 구현에 따라 신호 송신 라인에서 신호를 부스팅하기 위한 예시적인 프로세스(500)의 흐름도이다. 프로세스(500)의 블록은 하나 이상의 엣지 검출기, 하나 이상의 반전 회로, 하나 이상의 부스팅 커패시터, 하나 이상의 전압 공급원 등을 포함할 수 있는 부스팅 회로의 하나 이상의 구성요소에 의해 실행될 수 있다. 일부 구현에서, 프로세스(500)의 블록은 도 5에 도시된 것과 다른 순서로 실행될 수 있다. 일부 구현에서, 프로세스(500)의 두 개 이상의 블록이 실질적으로 병렬로 실행될 수 있다. 일부 구현에서, 프로세스(500)의 하나 이상의 블록이 생략될 수 있다.

프로세스(500)는 502에서 업스트림 디바이스를 다운스트림 디바이스에 결합하는 신호 송신 라인의 적어도 하나의 라인을 통해 전송되는 하나 이상의 신호를 획득함으로써 시작할 수 있다. 위에서 설명된 바와 같이, 하나 이상의 신호는 신호 송신 라인의 하나 이상의 라인을 통해 송신될 수 있다. 특정 예로서, 도 1, 3 및 4a-4c에 관련되어 도시되고 위에서 설명된 바와 같이, 하나 이상의 신호는 예를 들어 USB 또는 USB 2.0 프로토콜을 준수하는 통신에서 차동 시그널링에 사용되는 DP 라인으로부터의 신호 및 DM 라인으로부터의 신호에 대응할 수 있다. 신호 송신 라인은 임의의 적합한 길이, 예를 들어 1미터, 2미터, 5미터, 10미터, 20미터 등일 수 있다는 것을 유의해야 한다.

도 3 및 4a-4c에 관련하여 위에서 설명된 바와 같이, 신호 송신 라인은 신호 송신 라인을 따라 임의의 적합한 수의 부스팅 회로 사례(예를 들어, 1개, 2개, 5개 등)와 연관될 수 있으며, 이의 각각은 신호 송신 라인의 적어도 하나의 라인을 따라 신호를 부스팅하도록 구성된다. 부스팅 회로 사례는 임의의 적합한 수의 부스팅 커패시터(예를 들어, 1개, 2개 등)를 포함할 수 있으며, 각각의 부스팅 커패시터는 충전 페이즈 동안 전압 공급원에 동작 가능하게 결합되도록 구성되고, 방전 페이즈 동안 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되도록 구성된다. 이러한 부스팅 회로 사례의 예가 도 3 및 4a-4c에 관련하여 도시되고 위에서 설명된다. 일부 실시예에서, 부스팅 회로는 신호 송신 라인의 역할을 하는 케이블에 통합될 수 있다는 것을 유의해야 한다. 신호 송신 라인이 PCB 트레이스(PCB trace)인 사례에서, 부스팅 회로는 PCB 트레이스에 전기적으로 결합될 수 있다.

504에서, 프로세스(500)는 하나 이상의 신호에서 상승 엣지 및/또는 하강 엣지를 검출하는 것에 응답하여, (예를 들어, 주어진 부스팅 회로 사례와 연관된) 부스팅 커패시터가 충전 페이즈에서 전압 공급원에 동작 가능하게 결합되는 것으로부터 방전 페이즈에서 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되는 것으로 스위칭하게 할 수 있다. 다시 말해, 부스팅 커패시터는 적어도 하나의 라인의 신호를 부스팅하기 위해 방전 페이즈 동안 적어도 하나의 라인에 전하를 전달할 수 있다. 도 4a-4c에 도시되고 위에서 설명된 바와 같이, 일부 구현에서, 부스팅 회로 인스턴스는 상보적인 방식으로 동작할 수 있는 두 개 이상의 부스팅 커패시터를 가질 수 있다. 예를 들어, 도 4a-4c에서 도시된 예에서, 제1 부스팅 커패시터는 충전 페이즈에 있을 수 있는 한편, 제2 부스팅 커패시터는 방전 페이즈에 있고, 그 역도 그러하다. 일부 실시예에서, 제1 부스팅 커패시터는 DP 신호가 DM 신호보다 크다는 것에 응답하여 방전 페이즈로 스위칭될 수 있고, 대응하는 제2 부스팅 커패시터는 DM 신호가 DP 신호보다 크다는 것에 응답하여 방전 페이즈로 스위칭될 수 있다. 이러한 사례에서, DP 및 DM 신호 모두를 부스팅함으로써, DP 라인과 DM 라인 사이의 DC 공통 모드는 예를 들어 DC 바이어스 전압에 영향을 주지 않고 안정적으로 유지될 수 있다는 것을 유의한다.

일부 구현에서, 엣지 검출은 도 4a-4c에 관련하여 도시되고 위에서 설명된 바와 같이 등화기를 통해 구현될 수 있다. 위에서 설명된 바와 같이, 일부 구현에서, 주파수 응답 및/또는 이득과 같은 등화기의 특성이 프로그래밍될 수 있으며, 이는 엣지 전이에 대한 신호 부스팅의 타이밍 및/또는 신호 부스팅의 양에 영향을 미칠 수 있다. 활용되는 부스팅 커패시터의 수, 각각의 전압 공급원에 의해 제공되는 전압, 엣지 전이를 검출하는 데 사용되는 신호 임계치 등과 같은 부스팅 회로의 다른 양상은 프로그래밍 가능할 수 있다. 추가적으로 또는 대안적으로, 위에서 설명된 바와 같이, 일부 구현에서, (상승 엣지 또는 하강 엣지 전이와 관련하여) 방전 페이즈 기간 및/또는 방전 페이즈가 개시되는 시간은 프로그래밍 가능하거나 및/또는 수정될 수 있다. 엣지 전이와 관련하여 방전 페이즈 기간 및/또는 방전 페이즈가 시작되는 시간을 조정하는 것은 엣지 전이를 사전-강조하는 역할을 할 수 있으며, 그로 인해 신호 송신 라인의 저역-통과 필터 효과를 상쇄하기 위해 신호의 고주파 성분을 부스팅할 수 있다.

통상의 기술자는 본원에서 설명된 구현의 형태 및 세부사항의 변경이 본 개시의 범주를 벗어나지 않고 이루어질 수 있다는 것을 이해할 것이다. 덧붙여, 다양한 구현을 참조하여 다양한 이점, 양상 및 목적이 설명되었지만, 본 개시의 범주는 이러한 이점, 양상 및 목적을 참조하여 제한되어서는 안 된다. 오히려, 본 개시의 범주는 첨부된 청구 범위를 참조로 결정되어야 한다.

Claims

신호를 부스팅(boosting)하기 위한 시스템으로서,
부스팅 회로를 포함하고, 상기 부스팅 회로는:
충전 페이즈(charging phase) 동안 전압 공급원(voltage supply)에 동작 가능하게 결합되도록 구성되고 방전 페이즈 동안 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되도록 구성된 적어도 하나의 부스팅 커패시터 - 상기 방전 페이즈 동안, 상기 적어도 하나의 부스팅 커패시터는 상기 적어도 하나의 라인 상에서 전송되는 상기 하나 이상의 신호의 전압을 부스팅함(boosts) - ; 및
상기 적어도 하나의 부스팅 커패시터를 상기 전압 공급원에 동작 가능하게 결합되는 것으로부터 상기 신호 송신 라인의 상기 적어도 하나의 라인에 동작 가능하게 결합되는 것으로 스위칭하도록 구성된 스위칭 회로를 포함하는, 시스템.
제1항에 있어서, 상기 부스팅 회로는 상기 신호 송신 라인에 통합되는, 시스템.
제1항에 있어서, 상기 적어도 하나의 라인은 제1 라인 및 제2 라인을 포함하고, 상기 제1 라인은 제1 신호를 송신하도록 구성되고 상기 제2 라인은 제2 신호를 송신하도록 구성되며, 상기 제1 신호 및 상기 제2 신호는 차동 시그널링에 활용되는, 시스템.
제3항에 있어서, 상기 적어도 하나의 부스팅 커패시터는 상기 제1 라인의 전압을 부스팅하도록 구성된 제1 부스팅 커패시터 및 상기 제2 라인의 전압을 부스팅하도록 구성된 제2 부스팅 커패시터를 포함하는, 시스템.
제4항에 있어서, 상기 스위칭 회로는 상기 제1 신호가 상기 제2 신호보다 크다는 것에 응답하여 상기 제1 부스팅 커패시터가 상기 방전 페이즈에서 상기 제1 라인에 동작 가능하게 결합되게 하도록 더 구성되고, 상기 스위칭 회로는 상기 제2 신호가 상기 제1 신호보다 크다는 것에 응답하여 상기 제2 부스팅 커패시터가 상기 방전 페이즈에서 상기 제2 라인에 동작 가능하게 결합되게 하도록 더 구성되는, 시스템.
제5항에 있어서, 상기 제1 부스팅 커패시터가 상기 충전 페이즈에서 상기 전압 공급원에 동작 가능하게 결합되는 한편 상기 제2 부스팅 커패시터는 상기 방전 페이즈에서 상기 제2 라인에 동작 가능하게 결합되고, 상기 제2 부스팅 커패시터가 상기 충전 페이즈에서 상기 전압 공급원에 동작 가능하게 결합되는 한편 상기 제1 부스팅 커패시터는 상기 방전 페이즈에서 상기 제1 라인에 동작 가능하게 결합되는, 시스템.
제1항에 있어서, 상기 전압 공급원은 상기 하나 이상의 신호에 제공되는 상기 전압의 부스팅의 양을 기초로 결정되는 전압을 공급하도록 프로그래밍되는, 시스템.
제1항에 있어서, 상기 스위칭 회로는 엣지 검출 구성요소(edge detection component)의 출력에 응답하여 상기 적어도 하나의 부스팅 커패시터를 상기 전압 공급원에 동작 가능하게 결합되는 것으로부터 상기 신호 송신 라인의 상기 적어도 하나의 라인에 동작 가능하게 결합되는 것으로 스위칭하도록 구성되는, 시스템.
제8항에 있어서, 상기 엣지 검출 구성요소는 등화기인, 시스템.
제9항에 있어서, 상기 등화기의 주파수 응답은 프로그래밍 가능한, 시스템.
제1항에 있어서, 상기 방전 페이즈의 기간은 프로그래밍 가능하고, 상기 방전 페이즈의 기간은 상기 하나 이상의 신호의 상승 엣지 및/또는 하강 엣지의 사전-강조(pre-emphasis)에 대응하는 고주파 신호의 증폭을 유발하고, 상기 고주파 신호의 증폭은 상기 신호 송신 라인의 저역 통과 필터 효과를 상쇄하는, 시스템.
제1항에 있어서, 상기 하나 이상의 신호는 USB(Universal Serial Bus) 프로토콜을 준수하는, 시스템.
신호를 부스팅하기 위한 방법으로서,
업스트림 디바이스를 다운스트림 디바이스에 결합하는 신호 송신 라인의 적어도 하나의 라인을 통해 전송되는 하나 이상의 신호를 획득하는 단계; 및
상기 하나 이상의 신호에서 상승 엣지 및/또는 하강 엣지를 검출하는 것에 응답하여, 부스팅 커패시터가 충전 페이즈에서 전압 공급원에 동작 가능하게 결합되는 것으로부터 방전 페이즈에서 상기 신호 송신 라인의 적어도 하나의 라인에 동작 가능하게 결합되는 것으로 스위칭 하게 하는 단계를 포함하고, 상기 부스팅 커패시터는 상기 방전 페이즈 동안 상기 적어도 하나의 라인에 전하를 전달하는, 방법.
제13항에 있어서, 상기 적어도 하나의 라인은 제1 라인 및 제2 라인을 포함하고, 상기 제1 라인은 제1 신호를 송신하도록 구성되고 상기 제2 라인은 제2 신호를 송신하도록 구성되며, 상기 제1 신호 및 상기 제2 신호는 차동 시그널링에 활용되는, 방법.
제14항에 있어서, 적어도 하나의 상기 부스팅 커패시터는 상기 제1 라인의 전압을 부스팅하도록 구성된 제1 부스팅 커패시터 및 상기 제2 라인의 전압을 부스팅하도록 구성된 제2 부스팅 커패시터를 포함하는, 방법.
제15항에 있어서,
상기 제1 신호가 상기 제2 신호보다 크다는 것에 응답하여 상기 제1 부스팅 커패시터가 상기 방전 페이즈에서 상기 제1 라인에 동작 가능하게 결합되게 하는 단계; 및
상기 제2 신호가 상기 제1 신호보다 크다는 것에 응답하여 상기 제2 부스팅 커패시터가 상기 방전 페이즈에서 상기 제2 라인에 동작 가능하게 결합되게 하는 단계를 더 포함하는, 방법.
제16항에 있어서, 상기 제1 부스팅 커패시터가 상기 충전 페이즈에서 상기 전압 공급원에 동작 가능하게 결합되는 한편 상기 제2 부스팅 커패시터는 상기 방전 페이즈에서 상기 제2 라인에 동작 가능하게 결합되고, 상기 제2 부스팅 커패시터가 상기 충전 페이즈에서 상기 전압 공급원에 동작 가능하게 결합되는 한편 상기 제1 부스팅 커패시터는 상기 방전 페이즈에서 상기 제1 라인에 동작 가능하게 결합되는, 방법.
제13항에 있어서,
상기 방전 페이즈의 기간을 결정하는 단계; 및
상기 방전 페이즈의 기간을 상기 결정된 기간으로 설정하는 단계를 더 포함하는, 방법.
제18항에 있어서, 상기 방전 페이즈의 기간은 상기 상승 엣지 또는 상기 하강 엣지의 사전-강조에 대응하는 고주파 신호의 증폭의 양을 결정함으로써 결정되고, 상기 고주파 신호의 증폭은 상기 신호 송신 라인의 저역 통과 필터 효과를 상쇄하는, 방법.
제13항에 있어서, 상기 상승 엣지 및/또는 상기 하강 엣지는 등화기에 의해 검출되는, 방법.
제13항에 있어서, 상기 하나 이상의 신호는 USB(Universal Serial Bus) 프로토콜을 준수하는, 방법.