CN115580138B - 一种高对称性总线传输架构 - Google Patents

Abstract

本发明提供了一种高对称性总线传输架构，包括：负反馈环路；所述负反馈环路由包括自适应延迟时间控制模块、驱动器和接收器模块、延迟偏差检测模块、电荷泵模块连接构成；所述自适应延迟时间控制模块的输入端接收输入信号，输出端连接驱动器和接收器模块，驱动器和接收器模块用于驱动总线对输入信号进行接收，并产生接收信号后发送至延迟偏差检测模块，延迟偏差检测模块的输入端连接输入信号，用于检测输入信号和所述接收信号之间的延迟偏差，并将延迟偏差传输至电荷泵模块，控制电荷泵模块进行充/放电，电荷泵模块的输出电压返回自适应延迟时间控制模块，控制输入信号和接收信号的延迟时间保持一致。本发明可显著提高总线传输信号的对称性。

Description

一种高对称性总线传输架构

技术领域

本发明涉及总线接口网络技术领域，具体涉及一种高对称性总线传输架构。

背景技术

在工业控制和车载网络中，常常使用总线来传输信号，如CAN总线和RS485总线。发送器发送信号到总线，再由接收器进行接收。发送和接收信号之间会有延迟，信号上升延迟和下降延迟时间常常会不同，导致发送和接收信号的占空比会不同，产生延迟偏差，而且这个偏差会随着电源，温度，工艺的变化而波动，具有不可控性，无法满足严格的传输对称性标准，如CiA601-4(CAN in Automation(CiA)601 part 4:signal improvement)。

发明内容

有鉴于此，本申请实施例提供一种高对称性总线传输架构，可使得信号上升沿的延迟与下降沿的延迟一致，以达到显著提高收发器传输数据的对称性的目的。

本申请实施例提供以下技术方案：一种高对称性总线传输架构，包括：负反馈环路；

所述负反馈环路由包括自适应延迟时间控制模块、驱动器和接收器模块、延迟偏差检测模块、电荷泵模块连接构成；

所述自适应延迟时间控制模块的第一输入端用于接收输入信号，所述自适应延迟时间控制模块的输出端连接所述驱动器和接收器模块的输入端，所述驱动器和接收器模块用于驱动总线对所述输入信号进行接收，并产生接收信号，所述驱动器和接收器模块的输出端连接所述延迟偏差检测模块的第一输入端，所述延迟偏差检测模块的第二输入端连接所述输入信号，所述延迟偏差检测模块用于接收所述输入信号和所述接收信号，并检测所述输入信号和所述接收信号之间的延迟偏差；

所述电荷泵模块连接电源，所述延迟偏差检测模块的输出端连接所述电荷泵模块的输入端，用于输出所述延迟偏差以控制所述电荷泵模块进行充/放电，所述电荷泵模块的输出端连接所述自适应延迟时间控制模块的第二输入端，用于将产生的输出电压返回至所述自适应延迟时间控制模块，控制所述自适应延迟时间控制模块调节延时时间，使得所述输入信号和所述接收信号的延迟时间保持一致。

根据本申请一种实施例，所述负反馈环路还包括稳压器模块，所述稳压器模块连接在电源与所述电荷泵模块之间，用于过滤掉电源电压的波动，向所述电荷泵模块输出稳定的电源电压。

根据本申请一种实施例，所述电荷泵模块中还包括滤波单元，所述滤波单元用于对电荷泵的输出进行滤波处理，得到所述输出电压。

根据本申请一种实施例，所述延迟偏差检测模块包括输入信号侧DFF电路、接收信号侧DFF电路和与门，所述与门的第一输入端和第二输入端分别连接所述输入信号侧DFF电路和所述接收信号侧DFF电路，所述与门的输出端连接所述输入信号侧DFF电路；所述输入信号侧DFF电路用于检测所述输入信号的上升沿和下降沿，所述接收信号侧DFF电路用于检测所述接收信号的上升沿和下降沿，经过所述与门，输出所述输入信号与所述接收信号的上升延迟偏差UP信号和下降延迟偏差DN信号。

根据本申请一种实施例，所述延迟偏差检测模块还包括反相器和与非门，所述反相器的输入端连接所述输入信号侧DFF电路，所述反相器的输出端连接所述与非门的第一输入端，所述与非门的第二输入端连接所述输入信号侧DFF电路，所述与非门的输出端连接所述接收信号侧DFF电路。

根据本申请一种实施例，所述延迟偏差检测模块还包括超时保护模块，所述超时保护模块连接在所述与门的第三输入端与延迟偏差信号输出侧之间，用于对后级的所述电荷泵模块进行保护。

根据本申请一种实施例，所述自适应延迟时间控制模块包括：

第一运放，所述第一运放的正输入端连接第一参考电压，负输入端连接第一电阻，输出端连接第一mos管的栅极，所述第一mos管的源极连接所述第一电阻，所述第一mos管的漏极连接第一电流镜，用于复制流经所述第一电阻的电流；

第二运放，所述第二运放的正输入端连接所述电荷泵模块的输出端，接收所述输出电压，所述第二运放的负输入端连接第二电阻，输出端连接第二mos管的栅极，所述第二mos管的源极连接所述第二电阻，所述第二mos管的漏极连接第二电流镜，用于复制流经所述第二电阻的电流；

第一反相器和第二反相器，所述第一反相器的输入端连接所述输入信号，输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接电容，并作为所述自适应延迟时间控制模块的输出端，输出延迟后的输入信号；

第三电流镜，所述第三电流镜的输入侧连接所述第一电流镜的输出侧，所述第三电流镜的输出侧连接至所述第二反相器的下端，用于将流经所述第一电阻的电流复制至所述第二反相器的下端，控制所述第二反相器对所述电容的放电电流；所述第二电流镜的输出侧连接至所述第二反相器的上端，用于将流经所述第二电阻的电流复制至所述第二反相器的上端，控制所述第二反相器对所述电容的充电电流。

根据本申请一种实施例，所述第一电流镜包括第三mos管和第四mos管，所述第三mos管的栅极和漏极连接所述第一mos管的漏极，所述第三mos管的栅极连接所述第四mos管的栅极，所述第三mos管和第四mos管的源极均连接电源；

所述第二电流镜包括第五mos管和第六mos管，所述第五mos管的栅极和漏极连接所述第二mos管的漏极，所述第五mos管的栅极连接所述第六mos管的栅极，所述第六mos管的漏极连接所述第二反相器的上端，所述第五mos管和第六mos管的源极均连接电源；

所述第三电流镜包括第七mos管和第八mos管，所述第七mos管的栅极和漏极连接所述第四mos管的漏极，所述第七mos管的栅极连接所述第八mos管的栅极，所述第八mos管的漏极连接所述第二反相器的下端。

根据本申请一种实施例，所述第二运放的正输入端还连接第二参考电压，所述第二参考电压用于将所述输出电压钳位在0.4V。

根据本申请一种实施例，所述第一mos管、所述第二mos管、所述第七mos管和所述第八mos管均为nmos管；

所述第三mos管、所述第四mos管、所述第五mos管和所述第六mos管均为Pmos管。

与现有技术相比，本发明实施例的高对称性的总线传输架构，根据发送和接收数据的偏差，采用自适应的发送接收架构，通过环路锁定，使得上升沿的延迟等于下降沿的延迟，通过调节延迟时间，使得输入和接收信号的占空比保持一致，不随着工艺和环境如电压、温度等的波动而改变，使得收发器的传输数据的对称性得以显著提高，满足严格的标准，如CiA 601-4提出的发射，总线和接收数据的对称性要求。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为标准CiA601-4提出的收发器对称性指标示意；

图2为本发明第一实施例提出的高对称性总线传输架构；

图3为本发明第二实施例提出的高对称性总线传输架构；

图4为本发明实施例提出的架构的各级节点的电压波形；

图5为本发明实施例提出的延迟偏差检测电路图；

图6为本发明实施例提出的自适应延迟模块电路图；

图7为本发明实施例提出的架构的环路稳定性分析图。

具体实施方式

下面结合附图对本申请实施例进行详细描述。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，图1中示出了标准CiA601-4提出的收发器对称性指标。发送信号先给出5个Tbit时间的低电平信号，再接着给出一个Tbit时间的高电平信号，驱动器驱动总线进行响应，差分总线Vdiff的经过延迟后跟随发送信号，接收器再检测总线电压，输出接收信号RXD。分别对输入信号TXD，总线，接收信号RXD信号进行采样，测量得到Tbit(TXD)，Tbit(bus)和Tbit(RXD)时间，CiA 601-4对时间对称性的要求为Tbit(bus)-Tbit(TXD)的误差为+/-10ns以内，Tbit(RXD)-Tbit(bus)的误差为-20ns到+15ns以内，Tbit(RXD)-Tbit(TXD)的误差为-30ns到+20ns以内。

本发明提出的一种高对称性总线传输架构，输入的发送信号先经过可控的延迟模块再给到驱动器，驱动器驱动总线，接收器侦听总线并产生接收信号，延迟偏差检测模块检测发送信号和接收信号间的偏差，驱动电荷泵，电荷泵的输出经过滤波后产生的控制电压再返回到可控延迟模块，控制发送延迟。该环路具有负反馈效应，当环路锁定后，上升延迟和下降延迟时间会相等，发生信号和接受信号的占空比就会保持一致。

具体地，如图2所示，本发明实施例提供了一种高对称性总线传输架构，包括：负反馈环路；

所述负反馈环路由包括自适应延迟时间控制模块20、驱动器和接收器模块21、延迟偏差检测模块22、电荷泵模块24连接构成；

所述自适应延迟时间控制模块20的第一输入端用于接收输入信号，所述自适应延迟时间控制模块20的输出端连接所述驱动器和接收器模块21的输入端，所述驱动器和接收器模块21用于驱动总线对所述输入信号进行接收，并产生接收信号，所述驱动器和接收器模块21的输出端连接所述延迟偏差检测模块22的第一输入端，所述延迟偏差检测模块22的第二输入端连接所述输入信号，所述延迟偏差检测模块22用于接收所述输入信号和所述接收信号，并检测所述输入信号和所述接收信号之间的延迟偏差；

所述电荷泵模块24连接电源，所述延迟偏差检测模块22的输出端连接所述电荷泵模块24的输入端，用于输出所述延迟偏差以控制所述电荷泵模块24进行充/放电，所述电荷泵模块24的输出端连接所述自适应延迟时间控制模块20的第二输入端，用于将产生的输出电压返回至所述自适应延迟时间控制模块20，控制所述自适应延迟时间控制模块20调节延时时间，使得所述输入信号和所述接收信号的延迟时间保持一致。

在一种实施例中，如图3所示，还包括稳压器模块23，所述稳压器模块23连接在电源与所述电荷泵模块24之间，用于过滤掉电源电压的波动，向所述电荷泵模块24输出稳定的电源电压。

本实施例中，所述电荷泵模块中还包括滤波单元，所述滤波单元用于对电荷泵的输出进行滤波处理，得到所述输出电压。

具体地，附图3中示出了本发明实施例提出的高对称性收发器架构。发送信号TXD先输入到自适应延迟时间控制模块20，经过延迟后的TXD_D信号再给到驱动器和接收器模块21，接收器的输出RXD信号和TXD输入信号同时给到延迟偏差检测模块22，该模块会检测TXD，RXD信号的上升延迟UP和下降延迟DN并输出到下一级电荷泵模块24中，滤波后的电压Vctrl再返回作为输入控制自适应延迟时间模块20，使得锁定后的TXD和RXD信号的延迟时间保持一致。为提高电荷泵模块24的输出稳定性和可靠性，稳压器模块23过滤掉电源vdd的波动，输出一个稳定的电源电压给电荷泵模块24。

附图4中示出了本发明实施例提出的架构的各级节点的电压波形。输入信号TXD的下降沿经过一个固定的下降延迟时间TXD_D后给到驱动器，接收器会相应的输出RXD下降信号，延迟偏差模块检测TXD和RXD的下降延迟偏差，输出DN信号，控制电荷泵进行放电，电荷泵的输出电压Vctrl会以一个固定的斜率降低。同样，TXD的上升沿经过一个可调的上升延迟时间TXD_D后给到驱动器，接收器模块会相应的输出RXD上升信号，延迟偏差模块检测TXD和RXD的上升延迟偏差，输出UP信号，控制电荷泵进行充电，电荷泵的输出电压Vctrl会以一个固定的斜率上升。若上升延迟偏差UP信号宽度大于下降延迟偏差DN信号的宽度，Vctrl电压会逐渐上升，返回控制自适应延迟时间控制模块，使得上升延迟减少，最终UP信号宽度与下降延迟偏差DN信号宽度相等，环路达到锁定效果。若上升延迟偏差UP信号宽度小于下降延迟偏差DN信号的宽度，Vctrl电压会逐渐下降，返回控制自适应延迟时间控制模块，使得上升延迟增长，最终UP信号宽度与下降延迟偏差DN信号宽度相等，环路同样达到锁定效果。

本发明实施例中，如图5所示，所述延迟偏差检测模块22包括输入信号侧DFF电路40、接收信号侧DFF电路45和与门41，所述与门41的第一输入端和第二输入端分别连接所述输入信号侧DFF电路40和所述接收信号侧DFF电路45，所述与门41的输出端连接所述输入信号侧DFF电路40；所述输入信号侧DFF电路40用于检测所述输入信号的上升沿和下降沿，所述接收信号侧DFF电路45用于检测所述接收信号的上升沿和下降沿，经过所述与门41，输出所述输入信号与所述接收信号的上升延迟偏差UP信号和下降延迟偏差DN信号。

本实施例中，所述延迟偏差检测模块22还包括反相器44和与非门43，所述反相器44的输入端连接所述输入信号侧DFF电路40，所述反相器44的输出端连接所述与非门43的第一输入端，所述与非门43的第二输入端连接所述输入信号侧DFF电路40，所述与非门43的输出端连接所述接收信号侧DFF电路45。

本实施例中，所述延迟偏差检测模块22还包括超时保护模块42(OT，over time)，所述超时保护模块42连接在所述与门41的第三输入端与延迟偏差信号输出侧之间，用于对后级的所述电荷泵模块24进行保护。

具体地，附图5中示出了本发明实施例提出的延迟偏差检测模块22的电路图。输入信号侧DFF电路40先检测输入信号TXD的上升沿，UP信号跳高，随后接收信号RXD也跳高，接收信号侧DFF电路45连同与门41会将输入信号侧DFF电路40复位，UP信号跳低，这样就把TXD和RXD之间的上升延迟通过UP信号表达出来。同理，也可以将TXD和RXD信号的下降延迟通过DN信号表达出来。反相器44和与非门43的作用是保证TXD的上升沿先来，防止RXD先来的情况，该检测电路才起作用。当TXD的上升沿先来，RXD长时间不动时候，超时保护模块42会自行将UP信号置低，避免后级的电荷泵长时间充电。

本发明实施例中，如图6所示，所述自适应延迟时间控制模块包括：

第一运放50，所述第一运放50的正输入端连接第一参考电压Vref，负输入端连接第一电阻54的上端，第一电阻54的下端接地。第一运放50的输出端连接第一mos管51的栅极，所述第一mos管51的源极连接所述第一电阻54的上端，所述第一mos管51的漏极连接第三mos管52的栅极和漏极，第四mos管53是第三mos管52的镜像，它们的源级都连接电源vdd。第四mos管53的漏极再连接镜像第七mos管55和第八mos管56的栅极，将电流复制过来。第八mos管56的漏极连接反相器58的下端，用于控制其对电容59的放电电流。所述电荷泵模块的输出的控制电压Vctrl连接第二运放5d的正输入端，第二运放5d的负输入端连接第二电阻5e的上端，第二电阻5e的下端接地。第二运放5d的输出连接第二mos管5c的栅极，其源极连接第二电阻5e的上端，漏极连接第五mos管5b的栅极和漏极。第六mos管5a是第五mos管5b的镜像，它们的源极都连接电源vdd。第六mos管5a的漏极连接反相器58的上端，用于控制其对电容59的充电电流。这样，TXD信号经过第一反相器57和第二反相器58后，输出延迟信号TXD_D。下降延迟时间是固定的，由Vref/R54决定，上升延迟时间由控制电压Vctrl/R5e决定。另一个参考电压V0p4v同样连接第二运放5d的正端，当Vctrl电压小于0.4V时候，第二运放5d的负端被钳位在0.4V，避免了充电电流过小，上升延迟时间无限大的情况出现。其中，所述第一mos管51、所述第二mos管5c、所述第七mos管55和所述第八mos管56均为nmos管；所述第三mos管52、所述第四mos管53、所述第五mos管5b和所述第六mos管5a均为Pmos管。

附图7中示出了本发明实施例提出架构的环路稳定性分析图。在频率原点处有一个极点，增益以-20dB/dec的速度下降，相位为90°，在第二个极点到来之前，增益先降为0db，这样，相位裕度维持在90°，环路是稳定的。当TXD的输入频率降低时，增益为0的频率点会提前到更低频，环路更加稳定。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种高对称性总线传输架构，其特征在于，包括：负反馈环路；

所述负反馈环路由包括自适应延迟时间控制模块、驱动器和接收器模块、延迟偏差检测模块、电荷泵模块连接构成；

所述自适应延迟时间控制模块的第一输入端用于接收输入信号，所述自适应延迟时间控制模块的输出端连接所述驱动器和接收器模块的输入端，所述驱动器和接收器模块用于驱动总线对所述输入信号进行接收，并产生接收信号，所述驱动器和接收器模块的输出端连接所述延迟偏差检测模块的第一输入端，所述延迟偏差检测模块的第二输入端连接所述输入信号，所述延迟偏差检测模块用于接收所述输入信号和所述接收信号，并检测所述输入信号和所述接收信号之间的延迟偏差；

所述电荷泵模块连接电源，所述延迟偏差检测模块的输出端连接所述电荷泵模块的输入端，用于输出所述延迟偏差以控制所述电荷泵模块进行充/放电，所述电荷泵模块的输出端连接所述自适应延迟时间控制模块的第二输入端，用于将产生的输出电压返回至所述自适应延迟时间控制模块，控制所述自适应延迟时间控制模块调节延时时间，使得所述输入信号和所述接收信号的延迟时间保持一致；

所述延迟偏差检测模块包括输入信号侧DFF电路、接收信号侧DFF电路和与门，所述与门的第一输入端和第二输入端分别连接所述输入信号侧DFF电路和所述接收信号侧DFF电路，所述与门的输出端连接所述输入信号侧DFF电路；所述输入信号侧DFF电路用于检测所述输入信号的上升沿和下降沿，所述接收信号侧DFF电路用于检测所述接收信号的上升沿和下降沿，经过所述与门，输出所述输入信号与所述接收信号的上升延迟偏差UP信号和下降延迟偏差DN信号。

2.根据权利要求1所述的高对称性总线传输架构，其特征在于，所述负反馈环路还包括稳压器模块，所述稳压器模块连接在电源与所述电荷泵模块之间，用于过滤掉电源电压的波动，向所述电荷泵模块输出稳定的电源电压。

3.根据权利要求1所述的高对称性总线传输架构，其特征在于，所述电荷泵模块中还包括滤波单元，所述滤波单元用于对电荷泵的输出进行滤波处理，得到所述输出电压。

4.根据权利要求1所述的高对称性总线传输架构，其特征在于，所述延迟偏差检测模块还包括反相器和与非门，所述反相器的输入端连接所述输入信号侧DFF电路，所述反相器的输出端连接所述与非门的第一输入端，所述与非门的第二输入端连接所述输入信号侧DFF电路，所述与非门的输出端连接所述接收信号侧DFF电路。

5.根据权利要求1所述的高对称性总线传输架构，其特征在于，所述延迟偏差检测模块还包括超时保护模块，所述超时保护模块连接在所述与门的第三输入端与延迟偏差信号输出侧之间，用于对后级的所述电荷泵模块进行保护。

6.根据权利要求1所述的高对称性总线传输架构，其特征在于，所述自适应延迟时间控制模块包括：

第一运放，所述第一运放的正输入端连接第一参考电压，负输入端连接第一电阻，输出端连接第一mos管的栅极，所述第一mos管的源极连接所述第一电阻，所述第一mos管的漏极连接第一电流镜，用于复制流经所述第一电阻的电流；

第二运放，所述第二运放的正输入端连接所述电荷泵模块的输出端，接收所述输出电压，所述第二运放的负输入端连接第二电阻，输出端连接第二mos管的栅极，所述第二mos管的源极连接所述第二电阻，所述第二mos管的漏极连接第二电流镜，用于复制流经所述第二电阻的电流；

第一反相器和第二反相器，所述第一反相器的输入端连接所述输入信号，输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接电容，并作为所述自适应延迟时间控制模块的输出端，输出延迟后的输入信号；

第三电流镜，所述第三电流镜的输入侧连接所述第一电流镜的输出侧，所述第三电流镜的输出侧连接至所述第二反相器的下端，用于将流经所述第一电阻的电流复制至所述第二反相器的下端，控制所述第二反相器对所述电容的放电电流；所述第二电流镜的输出侧连接至所述第二反相器的上端，用于将流经所述第二电阻的电流复制至所述第二反相器的上端，控制所述第二反相器对所述电容的充电电流。

7.根据权利要求6所述的高对称性总线传输架构，其特征在于，

所述第一电流镜包括第三mos管和第四mos管，所述第三mos管的栅极和漏极连接所述第一mos管的漏极，所述第三mos管的栅极连接所述第四mos管的栅极，所述第三mos管和第四mos管的源极均连接电源；

所述第二电流镜包括第五mos管和第六mos管，所述第五mos管的栅极和漏极连接所述第二mos管的漏极，所述第五mos管的栅极连接所述第六mos管的栅极，所述第六mos管的漏极连接所述第二反相器的上端，所述第五mos管和第六mos管的源极均连接电源；

所述第三电流镜包括第七mos管和第八mos管，所述第七mos管的栅极和漏极连接所述第四mos管的漏极，所述第七mos管的栅极连接所述第八mos管的栅极，所述第八mos管的漏极连接所述第二反相器的下端。

8.根据权利要求6所述的高对称性总线传输架构，其特征在于，所述第二运放的正输入端还连接第二参考电压，所述第二参考电压用于将所述输出电压钳位在0.4V。

9.根据权利要求7所述的高对称性总线传输架构，其特征在于，

所述第一mos管、所述第二mos管、所述第七mos管和所述第八mos管均为nmos管；

所述第三mos管、所述第四mos管、所述第五mos管和所述第六mos管均为Pmos管。