CN106911330A - 一种占空比稳定电路 - Google Patents

一种占空比稳定电路 Download PDF

Info

Publication number
CN106911330A
CN106911330A CN201710124473.6A CN201710124473A CN106911330A CN 106911330 A CN106911330 A CN 106911330A CN 201710124473 A CN201710124473 A CN 201710124473A CN 106911330 A CN106911330 A CN 106911330A
Authority
CN
China
Prior art keywords
input
nand gate
semiconductor
oxide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710124473.6A
Other languages
English (en)
Other versions
CN106911330B (zh
Inventor
唐枋
王忠杰
叶楷
殷鹏
陈卓
李世平
舒洲
黄莎琳
李明东
夏迎军
周喜川
胡盛东
甘平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing paixin Chuangzhi Microelectronics Co.,Ltd.
Original Assignee
Chongqing Pai Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pai Microelectronics Co Ltd filed Critical Chongqing Pai Microelectronics Co Ltd
Priority to CN201710124473.6A priority Critical patent/CN106911330B/zh
Publication of CN106911330A publication Critical patent/CN106911330A/zh
Application granted granted Critical
Publication of CN106911330B publication Critical patent/CN106911330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种占空比稳定电路，包括具有两个输出端的鉴相器、启动电路、积分器和具有两个输入端压控延时链；鉴相器接收参考时钟信号CK_REF与压控延迟链的反馈信号CK_VCDL，并完成参考时钟信号CK_REF与反馈信号CK_VCDL相位差的比较；积分器用于占空比检测，并将鉴相器输出信号的占空比信息转化为电压信息；该电压信息用于控制压控延迟链的延迟时间，使压控延迟链能够实时地调整鉴相器两输入信号的相位差；启动电路使时钟稳定电路迅速进入锁定状态，缩短锁定时间。本发明通过增加启动电路和增加放电电流镜的两种方式，大大缩短了锁定时间，因此本发明更加适用于频率会发生突变或者对锁定时间有严格要求的场合。

Description

一种占空比稳定电路
技术领域
本发明属于集成电路设计领域，具体的说是一种应用于高速高精度A/D转换器中的快速锁定的时钟稳定电路。
背景技术
时钟稳定电路结构框图如图1所示，主要由时钟缓冲放大器(Clock Buffer)、占空比稳定电路(DCS)和非交叠时钟发生器(Non-overlap Clock Gen)三部分组成。外部输入小摆幅的差分时钟信号，正弦波或者方波均可，先经过时钟缓冲放大器，将外部输入时钟放大整形成与后级时钟电平兼容的方波时钟信号。此时的时钟信号占空比不是50％，进入占空比稳定电路后，时钟占空比调整为50％。最后时钟信号进入非交叠时钟发生器，最后产生非交叠时钟用于高速高精度ADC系统。
在高速高精度A/D转换器中，系统对时钟信号的要求主要集中在时钟占空比和抖动两方面，50％的占空比和较低的抖动才能保证系统获得最佳性能。现阶段时钟占空比稳定电路的研究方向主要是时钟占空比的可调节范围，缩短锁定时间以及对时钟抖动的抑制。
发明内容
鉴于此，本发明的目的是提供一种占空比稳定电路。
本发明的目的是通过以下技术方案实现的，一种占空比稳定电路，包括具有两个输出端的鉴相器、启动电路、积分器和具有两个输入端压控延时链；鉴相器的其中一个输出端与启动电路的输入端连接，且该输出端作为所述稳定电路的输出端，鉴相器的另一个输出端与压控延时链的其中一个输入端连接，启动电路的输出端与积分器的输入端连接，积分器的输出端与压控延时链的另一个输入端连接；
鉴相器接收参考时钟信号CK_REF与压控延迟链的反馈信号CK_VCDL，并完成参考时钟信号CK_REF与反馈信号CK_VCDL相位差的比较；
积分器用于占空比检测，并将鉴相器输出信号的占空比信息转化为电压信息；该电压信息用于控制压控延迟链的延迟时间，使压控延迟链能够实时地调整鉴相器两输入信号的相位差；
启动电路使时钟稳定电路迅速进入锁定状态，缩短锁定时间。
进一步，所述压控延迟链包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、电容C1和电流源，所述MOS管M1的源极接电源，MOS管M1的漏极分别与MOS管M2的漏极、MOS管M4的漏极、电容C1的一端连接，电容的另一端接地，MOS管M2的源极与MOS管M3的漏极连接，MOS管M3的源极接地，MOS管M4的源极接地，MOS管M4的栅极与MOS管M5的栅极连接，MOS管M5的源极接地，MOS管M5的漏极分别与MOS管M5的栅极、电源流的输出端连接，电流源的输出端接电源；所述MOS管M1的栅极与MOS管M2的栅极接鉴相器的输出信号，MOS管M3的栅极与积分器的输出端连接。
进一步，所述鉴相器包括第一延时器1、第二延时器2、第一与非门3、第二与非门4、第三与非门5和第四与非门6，所述第一与非门的其中一个输入端与第一延时器的输入端连接，第一延时器的输出端与第一与非门的另一个输入端连接，第一与非门的输出端与第三与非门的其中一个输入端连接，第二与非门的其中一个输入端与第二延时器的输入端连接，第二延时器的输出端与第二与非门的另一个输入端连接，第二与非门的输出端与第四与非门的其中一个输入端连接，第三与非门的另一个输入端与第四与非门的输出端连接，第四与非门的另一个输入端与第三与非门的输出端连接；所述第一延时器的输入端接经过时钟缓冲器的输出时钟信号，所述第二延时器的输入端接压控延迟链的输出信号。
进一步，所述启动电路包括第五与非门7、第六与非门8、非门、和U1，所述非门的输入端接参考时钟信号CK_REF，非门的输出端与U1的其中一个输入端连接，第五与非门的其中一个输入端接反馈信号CK_VCDL，第五与非门的另一个输入端接稳定电路的输出信号CK，第五与非门的输出端与U1的另一个输入端连接，U1的输出端与第六与非门的其中一个输入端连接，第六与非门的另一个输入端接输出信号C，第六与非门的输出端与积分器的输入端连接。
由于采用了上述技术方案，本发明具有如下的优点：
本发明较传统时钟稳定电路而言，通过增加启动电路和增加放电电流镜的两种方式，大大缩短了锁定时间，因此本发明更加适用于频率会发生突变或者对锁定时间有严格要求的场合。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1时钟稳定电路框图；
图2由RS锁存器构成的鉴相器；
图3输入信号延时为T/2时的鉴相器波形示意图；
图4含启动电路的占空比稳定电路框图；
图5改进后的压控延时链。
具体实施方式
以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
占空比稳定电路的核心原理类似于延迟锁相环(DLL)，使输入时钟的一个边沿与反馈信号的边沿延迟半个周期T/2，再经过一个RS锁存器构成的鉴相器，当RS锁存器的两输入信号满足以上条件时，输出就锁定为一个周期与输入时钟相同而占空比为50％左右的时钟信号。
含启动电路的时钟稳定电路如图4所示，其中在鉴相器和积分器之间加入启动电路。时钟稳定电路主要由鉴相器(PD)、启动电路、积分器(Integrator)和压控延时链(VCDL)四部分组成。鉴相器接收参考时钟信号CK_REF与压控延迟链的反馈信号CK_VCDL，并完成相位差的比较。其中，积分器主要用于占空比检测，并将鉴相器输出信号的占空比信息转化为电压信息。该电压信息用于控制压控延迟链的延迟时间，使其可以实时地调整鉴相器两输入信号的相位差，当两者边沿相差半个周期时，鉴相器输出占空比50％左右的时钟信号。在该电路中，鉴相器的输出CK也是DCS电路的输出。整个DCS电路组成一个负反馈环路，并最终将输出信号的占空比稳定在50％左右。若此时输入时钟频率改变，则DCS环路失锁，DCS环路会重新进行占空比调整，经过一定的锁定时间，继续输出50％占空比的时钟信号。
本发明中使用了一种基于RS锁存器的鉴相器，完成对输入信号和反馈信号的相位检测，其鉴相线性范围为-π～π，该结构鉴相器对输入信号没有占空比的要求。
鉴相器结构如图2所示，CLKIN为经过时钟缓冲器的输出时钟信号作鉴相器的输入信号，VCDLOUT为经过DLL环路的压控延时线后的反馈信号。其中的Delay Cell为延时模块。PD1与PD2为时钟信号与反馈信号经延时模块的输出信号与自身信号经与非门的输出信号。窄脉冲产生器的原理是利用原信号与自身经过延迟单元后的信号相与非，这样会产生一个窄脉冲信号，实际上就是检测原信号的上升沿，并使该上升沿延迟一定时间，这个延迟时间就是延迟单元的总延迟。输出信号PD1为一个窄脉冲信号，它能检测CLKIN的上升沿，并将其展宽，脉冲宽度就是延时单元的总延时(这里设低电平的持续时间为脉冲宽度)。
图3中当两信号PD1和PD2对应上升沿或下降沿延时为T/2时，鉴相器的输出信号PDOUT输出两信号的相位差，因两信号相位差为nπ(n为奇数)，则输出信号为一个占空比保持为50％的信号。
当系统启动或者输入频率发生变化时，要求时钟稳定电路迅速锁定时钟频率，并输出稳定的占空比为50％的时钟信号，而启动电路的主要作用就在于迅速使电路进入锁定状态，缩短锁定时间。具体来说，启动电路在系统启动时，经过数字逻辑产生一个CMOS固定电平使积分器输出电压Vo迅速接近需要的稳定电压，使VCDL输出一个与CK_REF相差T/2的时钟信号。
压控延时链VCDL的结构如图5所示，其中M1和M2组成反相器，M3通过栅极电压Vo控制放电电流，M4和M5组成电流镜，通过将Idc镜像到M4，增加了放电电流，加快了放电速度，C1为放电电容。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (4)

1.一种占空比稳定电路，其特征在于：包括具有两个输出端的鉴相器、启动电路、积分器和具有两个输入端压控延时链；鉴相器的其中一个输出端与启动电路的输入端连接，且该输出端作为所述稳定电路的输出端，鉴相器的另一个输出端与压控延时链的其中一个输入端连接，启动电路的输出端与积分器的输入端连接，积分器的输出端与压控延时链的另一个输入端连接；鉴相器接收参考时钟信号CK_REF与压控延迟链的反馈信号CK_VCDL，并完成参考时钟信号CK_REF与反馈信号CK_VCDL相位差的比较；
积分器用于占空比检测，并将鉴相器输出信号的占空比信息转化为电压信息；该电压信息用于控制压控延迟链的延迟时间，使压控延迟链能够实时地调整鉴相器两输入信号的相位差；启动电路使时钟稳定电路迅速进入锁定状态，缩短锁定时间。
2.根据权利要求1所述的一种占空比稳定电路，其特征在于：所述压控延迟链包括MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、电容C1和电流源，所述MOS管M1的源极接电源，MOS管M1的漏极分别与MOS管M2的漏极、MOS管M4的漏极、电容C1的一端连接，电容的另一端接地，MOS管M2的源极与MOS管M3的漏极连接，MOS管M3的源极接地，MOS管M4的源极接地，MOS管M4的栅极与MOS管M5的栅极连接，MOS管M5的源极接地，MOS管M5的漏极分别与MOS管M5的栅极、电源流的输出端连接，电流源的输出端接电源；所述MOS管M1的栅极与MOS管M2的栅极接鉴相器的输出信号，MOS管M3的栅极与积分器的输出端连接。
3.根据权利要求1所述的一种占空比稳定电路，其特征在于：所述鉴相器包括第一延时器(1)、第二延时器(2)、第一与非门(3)、第二与非门(4)、第三与非门(5)和第四与非门(6)，所述第一与非门的其中一个输入端与第一延时器的输入端连接，第一延时器的输出端与第一与非门的另一个输入端连接，第一与非门的输出端与第三与非门的其中一个输入端连接，第二与非门的其中一个输入端与第二延时器的输入端连接，第二延时器的输出端与第二与非门的另一个输入端连接，第二与非门的输出端与第四与非门的其中一个输入端连接，第三与非门的另一个输入端与第四与非门的输出端连接，第四与非门的另一个输入端与第三与非门的输出端连接；所述第一延时器的输入端接经过时钟缓冲器的输出时钟信号，所述第二延时器的输入端接压控延迟链的输出信号。
4.根据权利要求1所述的一种占空比稳定电路，其特征在于：所述启动电路包括第五与非门(7)、第六与非门(8)、非门、和U1，所述非门的输入端接参考时钟信号CK_REF，非门的输出端与U1的其中一个输入端连接，第五与非门的其中一个输入端接反馈信号CK_VCDL，第五与非门的另一个输入端接稳定电路的输出信号CK，第五与非门的输出端与U1的另一个输入端连接，U1的输出端与第六与非门的其中一个输入端连接，第六与非门的另一个输入端接输出信号C，第六与非门的输出端与积分器的输入端连接。
CN201710124473.6A 2017-03-03 2017-03-03 一种占空比稳定电路 Active CN106911330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710124473.6A CN106911330B (zh) 2017-03-03 2017-03-03 一种占空比稳定电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710124473.6A CN106911330B (zh) 2017-03-03 2017-03-03 一种占空比稳定电路

Publications (2)

Publication Number Publication Date
CN106911330A true CN106911330A (zh) 2017-06-30
CN106911330B CN106911330B (zh) 2020-12-15

Family

ID=59186555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710124473.6A Active CN106911330B (zh) 2017-03-03 2017-03-03 一种占空比稳定电路

Country Status (1)

Country Link
CN (1) CN106911330B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114696822A (zh) * 2020-12-29 2022-07-01 宸芯科技有限公司 相位调谐装置
CN115118252A (zh) * 2021-03-19 2022-09-27 爱普存储技术(杭州)有限公司 占空比校正装置及占空比校正方法
CN115580138A (zh) * 2022-10-17 2023-01-06 上海川土微电子有限公司 一种高对称性总线传输架构
WO2023206837A1 (zh) * 2022-04-29 2023-11-02 长鑫存储技术有限公司 驱动电路
US11973496B2 (en) 2022-04-29 2024-04-30 Changxin Memory Technologies, Inc. Drive circuit
CN114696822B (zh) * 2020-12-29 2024-06-07 宸芯科技股份有限公司 相位调谐装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0900479A1 (en) * 1995-11-30 1999-03-10 Scientific-Atlanta, Inc. Highly stable frequency synthesizer loop with feedforward
US7027548B1 (en) * 2001-05-30 2006-04-11 Alliance Semiconductor Corporation Delay settings for a wide-range, high-precision delay-locked loop and a delay locked loop implementation using these settings
CN1823473A (zh) * 2003-06-25 2006-08-23 睦塞德技术公司 用于延迟锁定环的启动电路
CN101599301A (zh) * 2008-06-06 2009-12-09 财团法人工业技术研究院 存储器与存储器写入方法
CN101895280A (zh) * 2010-07-30 2010-11-24 徐和根 一种超高精度数模混合cmos可编程时钟延时控制器
CN103001628A (zh) * 2012-11-30 2013-03-27 清华大学深圳研究生院 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
US8704565B2 (en) * 2012-02-21 2014-04-22 Kabushiki Kaisha Toshiba Lock detection circuit, DLL circuit, and receiving circuit
CN104124968A (zh) * 2014-08-06 2014-10-29 西安电子科技大学 一种用于流水线型模数转换器的时钟占空比校准电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0900479A1 (en) * 1995-11-30 1999-03-10 Scientific-Atlanta, Inc. Highly stable frequency synthesizer loop with feedforward
US7027548B1 (en) * 2001-05-30 2006-04-11 Alliance Semiconductor Corporation Delay settings for a wide-range, high-precision delay-locked loop and a delay locked loop implementation using these settings
CN1823473A (zh) * 2003-06-25 2006-08-23 睦塞德技术公司 用于延迟锁定环的启动电路
CN101599301A (zh) * 2008-06-06 2009-12-09 财团法人工业技术研究院 存储器与存储器写入方法
CN101895280A (zh) * 2010-07-30 2010-11-24 徐和根 一种超高精度数模混合cmos可编程时钟延时控制器
US8704565B2 (en) * 2012-02-21 2014-04-22 Kabushiki Kaisha Toshiba Lock detection circuit, DLL circuit, and receiving circuit
CN103001628A (zh) * 2012-11-30 2013-03-27 清华大学深圳研究生院 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
CN104124968A (zh) * 2014-08-06 2014-10-29 西安电子科技大学 一种用于流水线型模数转换器的时钟占空比校准电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
KO-CHI KUO 等: "A Wide-Range and Harmonic-Free SAR All-Digital Delay Locked Loop", 《2015 15TH INTERNATIONAL SYMPOSIUM ON COMMUNICATIONS AND INFORMATION TECHNOLOGIES (ISCIT)》 *
蒋樱子: "高速低抖动CMOS时钟稳定电路设计研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
许明: "基于锁相环技术的片内时钟稳定电路", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
黎兆宏 等: "一种DC_DC开关电源的简单高效软启动电路", 《微电子学》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114696822A (zh) * 2020-12-29 2022-07-01 宸芯科技有限公司 相位调谐装置
CN114696822B (zh) * 2020-12-29 2024-06-07 宸芯科技股份有限公司 相位调谐装置
CN115118252A (zh) * 2021-03-19 2022-09-27 爱普存储技术(杭州)有限公司 占空比校正装置及占空比校正方法
WO2023206837A1 (zh) * 2022-04-29 2023-11-02 长鑫存储技术有限公司 驱动电路
US11973496B2 (en) 2022-04-29 2024-04-30 Changxin Memory Technologies, Inc. Drive circuit
CN115580138A (zh) * 2022-10-17 2023-01-06 上海川土微电子有限公司 一种高对称性总线传输架构
CN115580138B (zh) * 2022-10-17 2024-02-23 上海川土微电子有限公司 一种高对称性总线传输架构

Also Published As

Publication number Publication date
CN106911330B (zh) 2020-12-15

Similar Documents

Publication Publication Date Title
US7855933B2 (en) Clock synchronization circuit and operation method thereof
US8253454B2 (en) Phase lock loop with phase interpolation by reference clock and method for the same
US7330058B2 (en) Clock and data recovery circuit and method thereof
KR101183626B1 (ko) 클럭 신호 생성 회로
US6867627B1 (en) Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
CN106911330A (zh) 一种占空比稳定电路
US20010052822A1 (en) Phase Locked loop with high-speed locking characteristic
US8890626B2 (en) Divider-less phase locked loop (PLL)
US9231604B2 (en) Multi-phase clock generator
TWI412234B (zh) 鎖相迴路及其壓控振盪器
KR100806131B1 (ko) 패스트 락킹 위상 고정 루프
US20120218001A1 (en) Techniques for Phase Detection
JP2003224471A (ja) Ｐｌｌ回路および光通信受信装置
KR20030017623A (ko) 반도체 집적회로
US7109806B2 (en) Device and method for detecting phase difference and PLL using the same
TWI416877B (zh) 充電泵及使用此充電泵的相位偵測裝置、鎖相迴路與延遲鎖定迴路
Seo et al. A 5-Gbit/s Clock-and Data-Recovery Circuit With 1/8-Rate Linear Phase Detector in 0.18-${\rm\mu}\hbox {m} $ CMOS Technology
Kwon et al. A 3.0 Gb/s clock data recovery circuits based on digital DLL for clock-embedded display interface
TWI630799B (zh) Phase detector and clock and data recovery device
Moazedi et al. A low-power multiphase-delay-locked loop with a self-biased charge pump and wide-range linear delay element
Li et al. A 781Mbps-5Gbps DLL-Based CDR with Starting-Control Circuit
US10461723B2 (en) Full range realignment ring oscillator
KR20010064098A (ko) 아날로그 지연기를 부착시킨 디지털 지연고정루프
Cao System design and mathematical analysis of self-adjusting stable PLL

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20201202

Address after: 401332 62-1, xiyongxuecheng Avenue, Shapingba District, Chongqing

Applicant after: Chongqing paixin Chuangzhi Microelectronics Co.,Ltd.

Address before: 400064 Chongqing Jiulongpo District of Shiqiaopu high tech Zone Shi Yang Road No. 17, 77-1 and 77-4 wan chang international business incubator B108 city on the third floor

Applicant before: CHONGQING PAIXIN MICROELECTRONIC Co.,Ltd.

TA01 Transfer of patent application right