TWI628927B - 等化器調校方法、可適性等化器及記憶體儲存裝置 - Google Patents

Abstract

本發明提出一種等化器調校方法、可適性等化器及記憶體儲存裝置。所述方法包括：由記憶體儲存裝置執行交握操作以與主機系統建立連線；在所述交握操作中，接收來自所述主機系統的第一訊號並由所述可適性等化器對所述第一訊號執行第一調變；以及在結束所述交握操作之後，接收來自所述主機系統的第二訊號並由所述可適性等化器根據所述第一調變的調變結果對所述第二訊號執行第二調變以補償所述第二訊號；以及根據所述第二調變的調變結果調校所述可適性等化器。

Description

等化器調校方法、可適性等化器及記憶體儲存裝置

本發明是有關於一種等化器的調校機制，且特別是有關於一種等化器調校方法、可適性等化器及記憶體儲存裝置。

數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。

隨著訊號傳輸速度的提升，對於可用於改善接收端之資料接收能力的接收器的性能需求也更加強烈。例如，可適應性等化器(adaptive equalizer)可被應用於訊號接收器中，其經由通道估測結果對通道響應做補償進用以降低傳送錯誤率。在許多系統中，適應性等化器是在訊號發射端與訊號接收端之間的連線建立後，方才根據預設的調校機制來調整所使用的等化器設定，以產生較有利於分析的接收端訊號。

然而，一般在連線建立之後為等化器調校所預留之調校時間的時間長度通常很短，而不足以完成所有等化器參數及/或功率模式的測試。例如，依據高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準，為等化器調校所預留之調校時間只有約2毫秒(ms)。因此，要如何在有限的時間內將等化器調整到合適的狀態，實為本領域技術人員所致力研究的課題之一。

有鑑於此，本發明提供一種等化器調校方法、可適性等化器及記憶體儲存裝置，可提升可適性等化器的調校效率。

本發明的一範例實施例提供一種等化器調校方法，其用於具有可適性等化器的記憶體儲存裝置，所述等化器調校方法包括：執行交握操作以與主機系統建立連線；在所述交握操作中，接收來自所述主機系統的第一訊號並由所述可適性等化器對所述第一訊號執行第一調變；以及在結束所述交握操作之後，接收來自所述主機系統的第二訊號並由所述可適性等化器根據所述第一調變的調變結果對所述第二訊號執行第二調變以補償所述第二訊號；以及根據所述第二調變的調變結果調校所述可適性等化器。

在本發明的一範例實施例中，所述等化器調校方法更包括：在所述交握操作中，傳送第三訊號給所述主機系統，其中所述第一訊號與所述第三訊號皆用於在所述交握操作中建立所述連線。

在本發明的一範例實施例中，在執行所述第二調變之期間，所述記憶體儲存裝置不傳送訊號給所述主機系統。

在本發明的一範例實施例中，所述的等化器調校方法更包括：根據所述第一調變的所述調變結果調校所述可適性等化器。

在本發明的一範例實施例中，根據所述第一調變的所述調變結果調校所述可適性等化器的步驟包括：由所述可適性等化器根據所述第一調變的所述調變結果決定功率模式，其中由所述可適性等化器根據所述第一調變的所述調變結果對所述第二訊號執行所述第二調變的步驟包括：基於所決定的所述功率模式使用至少一等化器參數調變所述第二訊號。

在本發明的一範例實施例中，由所述可適性等化器根據所述第一調變的所述調變結果決定所述功率模式的步驟包括：偵測所調變的所述第一訊號的一眼寬資訊；以及根據所述眼寬資訊從多個候選功率模式中決定所述功率模式，其中所述多個候選功率模式包括第一功率模式與第二功率模式，其中所述可適性等化器操作於所述第一功率模式的功率消耗高於所述可適性等化器操作於所述第二功率模式的功率消耗。

在本發明的一範例實施例中，在基於所決定的所述功率模式使用所述至少一等化器參數調變所述第二訊號的步驟中，所述可適性等化器所使用的功率模式不被改變。

本發明的另一範例實施例提供一種可適性等化器，其用於記憶體儲存裝置，所述可適性等化器包括等化器模組與控制模組。所述控制模組耦接至所述等化器模組。在所述記憶體儲存裝置執行交握操作以與主機系統建立連線之期間，所述等化器模組用以接收來自所述主機系統的第一訊號並對所述第一訊號執行第一調變。在結束所述交握操作之後，所述等化器模組更用以接收來自所述主機系統的第二訊號並根據所述第一調變的調變結果對所述第二訊號執行第二調變以補償所述第二訊號。所述控制模組用以根據所述第二調變的調變結果調校所述等化器模組。

在本發明的一範例實施例中，在所述交握操作中，所述記憶體儲存裝置用以傳送第三訊號給所述主機系統。所述第一訊號與所述第三訊號皆用於在所述交握操作中建立所述連線。

在本發明的一範例實施例中，在所述等化器模組執行所述第二調變之期間，所述記憶體儲存裝置不傳送訊號給所述主機系統。

在本發明的一範例實施例中，所述控制模組更用以根據所述第一調變的所述調變結果調校所述等化器模組。

在本發明的一範例實施例中，所述控制模組根據所述第一調變的所述調變結果調校所述等化器模組的操作包括：根據所述第一調變的所述調變結果決定功率模式，其中所述等化器模組根據所述第一調變的所述調變結果對所述第二訊號執行所述第二調變的操作包括：基於所決定的所述功率模式使用至少一等化器參數調變所述第二訊號。

在本發明的一範例實施例中，所述控制模組根據所述第一調變的所述調變結果決定所述功率模式的操作包括：偵測所調變的所述第一訊號的眼寬資訊；以及根據所述眼寬資訊從多個候選功率模式中決定所述功率模式，其中所述多個候選功率模式包括第一功率模式與第二功率模式，其中所述等化器模組操作於所述第一功率模式的功率消耗高於所述等化器模組操作於所述第二功率模式的功率消耗。

在本發明的一範例實施例中，在所述等化器模組基於所決定的所述功率模式使用所述至少一等化器參數調變所述第二訊號的操作中，所述等化器模組所使用的功率模式不被改變。

本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述連接介面單元包括可適性等化器。所述記憶體控制電路單元用以執行交握操作以與所述主機系統建立連線。在所述交握操作中，所述可適性等化器用以接收來自所述主機系統的第一訊號並對所述第一訊號執行第一調變。在結束所述交握操作之後，所述可適性等化器更用以接收來自所述主機系統的第二訊號並根據所述第一調變的調變結果對所述第二訊號執行第二調變以補償所述第二訊號。所述可適性等化器更用以根據所述第二調變的調變結果執行自我調校。

在本發明的一範例實施例中，在所述交握操作中，所述記憶體控制電路單元用以傳送第三訊號給所述主機系統。所述第一訊號與所述第三訊號皆用於在所述交握操作中建立所述連線。

在本發明的一範例實施例中，在所述可適性等化器執行所述第二調變之期間，所述記憶體控制電路單元不傳送訊號給所述主機系統。

在本發明的一範例實施例中，所述可適性等化器更用以根據所述第一調變的所述調變結果執行所述自我調校。

在本發明的一範例實施例中，所述可適性等化器根據所述第一調變的所述調變結果執行所述自我調校的操作包括：根據所述第一調變的所述調變結果決定功率模式。所述可適性等化器根據所述第一調變的所述調變結果對所述第二訊號執行所述第二調變的操作包括：基於所決定的所述功率模式使用至少一等化器參數調變所述第二訊號。

在本發明的一範例實施例中，所述可適性等化器根據所述第一調變的所述調變結果決定所述功率模式的操作包括：偵測所調變的所述第一訊號的眼寬資訊；以及根據所述眼寬資訊從多個候選功率模式中決定所述功率模式，其中所述多個候選功率模式包括第一功率模式與第二功率模式，其中所述可適性等化器操作於所述第一功率模式的功率消耗高於所述可適性等化器操作於所述第二功率模式的功率消耗。

在本發明的一範例實施例中，所述多個候選功率模式包括連續時間線性等化器低功率模式、連續時間線性等化器高功率模式及決策回授等化器模式的至少其中之二。

在本發明的一範例實施例中，在所述可適性等化器基於所決定的所述功率模式使用所述至少一等化器參數調變所述第二訊號的操作中，所述可適性等化器所使用的功率模式不被改變。

基於上述，在記憶體儲存裝置執行交握操作以與主機系統建立連線之期間，可適性等化器會對來自主機系統的第一訊號執行第一調變。在結束交握操作之後，可適性等化器會根據第一調變的調變結果對來自所述主機系統的第二訊號執行第二調變以補償所述第二訊號並根據所述第二調變的調變結果來執行自我調校。藉此，本發明可提升可適性等化器的調校效率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。

請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。

在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。

在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。

在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。

圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。

請參照圖4，記憶體儲存裝置10包括連接介面單元401、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。

連接介面單元401用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元401是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元401亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、序列先進附件(Serial Advanced Technology Attachment, SATA)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元401可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元401是佈設於一包含記憶體控制電路單元404之晶片外。

記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。

在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。

在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。

在一範例實施例中，在記憶體儲存裝置10被連接至主機系統11並且上電之後，記憶體控制電路單元404會與主機系統11執行一個交握(handshake)操作。此交握操作是用以建立記憶體儲存裝置10與主機系統11之間的連線。在執行交握操作之期間，主機系統11會發送訊號(亦稱為第一訊號)給記憶體儲存裝置10，並且記憶體控制電路單元404也會經由連接介面單元401發送訊號(亦稱為第三訊號)給主機系統11。例如，第三訊號可以是用於回應第一訊號及/或第一訊號是用於回應第三訊號。此外，第一訊號與第三訊號皆是用於在所述交握操作中建立主機系統11與記憶體儲存裝置10之間的連線。

在一範例實施例中，在開始執行所述交握操作之後，若記憶體儲存裝置10停止發送訊號(即，第三訊號)至主機系統11，可判定交握操作已結束。此外，在另一範例實施例中，在結束交握操作之後，記憶體儲存裝置10亦可能持續傳送訊號(例如，第三訊號或其他訊號)至主機系統11。

須注意的是，某些連接介面標準並未明確定義需要執行交握操作才能建立主機系統11與記憶體儲存裝置10之間的連線。因此，在一範例實施例中，若是在記憶體儲存裝置10連接至主機系統11後的某一時間範圍內主機系統11與記憶體儲存裝置10之間有訊號交換，及/或在記憶體儲存裝置10連接至主機系統11後的某一時間範圍內來自主機系統11的訊號是為了建立記憶體儲存裝置10與主機系統11之間的連線(例如，為了時脈同步等)，則此時間範圍即可視為是執行所述交握操作之期間。

在記憶體儲存裝置10與主機系統11之間的連線建立之前，記憶體儲存裝置10無法識別來自主機系統11的指令，並且主機系統11也無法識別來自記憶體儲存裝置的資料。在記憶體儲存裝置10與主機系統11之間的連線建立後，記憶體儲存裝置10與主機系統11才分別具有識別所接收到之指令及/或資料的能力。例如，在記憶體儲存裝置10與主機系統11之間的連線建立後，主機系統11可發送指示記憶體儲存裝置10執行資料存取之指令，且記憶體儲存裝置10可回傳對應於此指令之資料存取結果給主機系統11。

在本範例實施例中，連接介面單元401包括可適性等化器402。可適性等化器402用以接收並調變來自主機系統11的訊號。例如，在完成可適性等化器402的調校之後，可適性等化器402可用以調變來自主機系統11的資料訊號。例如，來自主機系統11的資料訊號為差動(differential)訊號並且用以傳遞一連串的位元資料。例如，每一個位元資料是指一個位元“0”或“1”。一般來說，來自主機系統11的訊號是經過通道衰減的訊號。通道衰減的多或少與通道(例如，有線/無線通道)的長度與雜訊強弱等因素有關。可適性等化器402可對訊號的通道衰減進行補償，從而產生較有利於分析的接收端訊號。

圖5A與圖5B是根據本發明的一範例實施例所繪示的原始訊號與經調變之訊號的示意圖。

請參照圖5A與圖5B，來自主機系統11的訊號S_Rx之波形可以視為是包括多個眼501。訊號S_Rx的眼寬資訊可用於描述眼501的寬度(亦稱為訊號S_Rx的眼寬)EW、眼501的高度(亦稱為訊號S_Rx的眼高)EH及/或眼501的輪廓(亦稱為訊號S_Rx的眼形)等資訊。若眼501的寬度EW很窄、眼501的高度EH很窄及/或眼501的輪廓不利於分析，則對於訊號S_Rx的取樣較難且較容易產生誤差。

在調變訊號S_Rx之後，訊號S_Rx’會被輸出作為接收端訊號。訊號S_Rx’之波形可以視為是包括多個眼502。訊號S_Rx’的眼寬資訊可用於描述眼502的寬度EW’、眼502的高度EH’及/或眼502的輪廓等資訊。相對於眼501，眼502的寬度EW’較寬(即，眼寬EW’＞眼寬EW)、眼502的高度EH’較寬(即，眼高EH’＞眼高EH)及/或眼502的輪廓較有利於分析。因此，相對於訊號S_Rx，對於訊號S_Rx’的取樣將較為容易且精準。在一範例實施例中，將訊號S_Rx調變為訊號S_Rx’之操作亦可視為對訊號S_Rx進行補償，以克服訊號S_Rx的通道衰減。

在一範例實施例中，可適性等化器402還可以與時脈資料回復(clock data recovery, CDR)電路一起使用。例如，時脈資料回復電路可接收可適性等化器402所輸出的訊號(例如，訊號S_Rx’)並且據以執行鎖相(phase lock)操作以產生一個輸出時脈。例如，此輸出時脈可供連接介面單元401、可適性等化器402、記憶體控制電路單元404、可複寫式非揮發性記憶體模組406或記憶體儲存裝置10中其餘的電子電路使用。

一般來說，根據不同的使用環境或設備狀態，主機系統11與記憶體儲存裝置10之間的通道狀態可能不同，使得來自主機系統11之訊號的通道衰減也不同。在一範例實施例中，對應於不同的通道狀態，可適性等化器402會動態地配置所欲使用的功率模式。須注意的是，一個功率模式對於訊號的補償能力往往會正相關於此功率模式的功率消耗(或耗電量)。因此，在訊號衰減輕微的環境中，可適性等化器402會傾向於操作於功率消耗較低的功率模式，以維持基本的訊號補償能力並可節省電力消耗。此外，在訊號衰減很快的環境中，可適性等化器402則會傾向於操作於功率消耗較高的功率模式，以提高對於訊號的補償能力。但是，操作於功率消耗較高的功率模式也較耗電。藉此，可適性等化器402可自行在功率消耗與對於訊號的補償能力之間取得平衡。

在一範例實施例中，可適性等化器402也會使用不同的等化器參數來調變訊號，從而改變所輸出之訊號的波形與訊號品質。例如，訊號的訊號品質可利用訊號的眼寬資訊來評估。根據所輸出之訊號的訊號品質，可適性等化器402可確定最適合當前使用的等化器參數並使用此等化器參數來調變後續來自於主機系統11的訊號(例如，資料訊號)。

在本範例實施例中，在建立記憶體儲存裝置10與主機系統11之間的連線之前(例如，在執行所述交握操作之期間)，連接介面單元401會接收來自主機系統11的訊號(即，第一訊號)，並且可適性等化器402會對第一訊號執行調變(亦稱為第一調變)。例如，在第一調變中，可適性等化器402可根據至少一等化器設定(亦稱為第一等化器設定)來調變第一訊號並分析第一調變的調變結果。在一範例實施例中，第一訊號會在所述第一調變中基於所述第一等化器設定中的至少一者而被補償。例如，根據所述第一等化器設定中不同的等化器設定，多個經補償的第一訊號可被輸出。然後，可適性等化器402可分析經補償的第一訊號。

在建立記憶體儲存裝置10與主機系統11之間的連線之後(例如，結束所述交握操作之後)，連接介面單元401會接收來自主機系統11的另一訊號(亦稱為第二訊號)，並且可適性等化器402會根據第一調變的調變結果對第二訊號執行另一調變(亦稱為第二調變)。例如，在第二調變中，可適性等化器402可根據另外的至少一等化器設定(亦稱為第二等化器設定)來調變第二訊號以對第二訊號進行補償。在一範例實施例中，第一訊號的樣式(pattern)與第二訊號的樣式不同。在另一範例實施例中，第一訊號的樣式亦可能與第二訊號的樣式相同。

在一範例實施例中，在執行第二調變之期間，記憶體儲存裝置10不傳送訊號給主機系統11。在一範例實施例中，所述執行第二調變之期間可視為是用於(或，專用於)調校可適性等化器402的一個預設時間區間。例如，依據高速周邊零件連接介面(PCI Express)標準，此預設時間區間只有約2毫秒(ms)。此外，根據不同的連接介面標準，此預設時間區間亦可能更長或更短。

在一範例實施例中，此預設時間區間是接續於執行所述交握操作之期間。因此，在一範例實施例中，在開始執行所述交握操作之後，若記憶體儲存裝置10停止發送訊號(即，第三訊號)至主機系統11，可視為交握操作已結束並且已進入此預設時間區間。例如，在完成所述交握操作之後，主機系統11可能會切換為發送第二訊號，而可適性等化器402可根據此第二訊號執行所述第二調變。在另一範例實施例中，執行所述交握操作之期間與執行第二調變之期間還可能包括其他的訊號傳輸階段。在執行所述交握操作之期間與執行第二調變之期間包括其他訊號傳輸階段的範例實施例中，執行所述交握操作之期間與執行第二調變之期間不是連續的。

須注意的是，在一範例實施例中，在經過所述預設時間區間之後，主機系統11會開始傳送資料訊號。例如，此資料訊號可用於傳送指示記憶體儲存裝置10執行資料存取等操作之各式指令。在一範例實施例中，在經過所述預設時間區間之前，來自主機系統11的訊號(例如，第一訊號及/或第二訊號)可視為是測試訊號(或，連線訊號)。可適性等化器402會對所述測試訊號(或，連線訊號)進行所述第一調變及/或第二調變。

根據第二調變的調變結果，可適性等化器402會執行自我調校。例如，根據所述第二等化器設定中不同的等化器設定，多個經補償的第二訊號可被輸出。然後，可適性等化器402可分析經補償的第二訊號並根據分析結果執行自我調校，從而確定最適合當前使用的等化器參數(亦稱為最佳等化器參數)。

在一範例實施例中，可適性等化器402也會根據第一調變的調變結果執行自我調校。例如，在一範例實施例中，根據經調變的第一訊號，可適性等化器402會決定一個功率模式。例如，此功率模式可從多個候選功率模式中選擇。然後，在執行第二調變之期間，可適性等化器402會基於所決定的功率模式使用至少一個等化器參數調變第二訊號。

在一範例實施例中，所述候選功率模式包括連續時間線性等化器(Continuous-Time Linear Equalizer, CTLE)低功率模式、連續時間線性等化器高功率模式及決策回授等化器(Decision Feedback Equalizer, DFE)模式的至少其中之二。在另一範例實施例中，此些候選功率模式還可包括其他的功率模式，而不限於上述。在一範例實施例中，所述候選功率模式中的一者亦稱為第一功率模式，而所述候選功率模式中的另一者亦稱為第二功率模式。在一範例實施例中，所述候選功率模式還可包括第三功率模式甚至更多功率模式，本發明不加以限制。

在一範例實施例中，決策回授等化器模式對於通道衰減的補償能力高於連續時間線性等化器高功率模式對於通道衰減的補償能力，並且連續時間線性等化器高功率模式對於通道衰減的補償能力高於連續時間線性等化器低功率模式。在一範例實施例中，可適性等化器402基於連續時間線性等化器低功率模式執行訊號調變的功率消耗低於可適性等化器402基於連續時間線性等化器高功率模式執行訊號調變的功率消耗，且可適性等化器402基於連續時間線性等化器高功率模式執行訊號調變的功率消耗低於可適性等化器402基於決策回授等化器模式執行訊號調變的功率消耗。

在一範例實施例中，第一調變的調變結果(例如，經調變的第一訊號)會反映出記憶體儲存裝置10與主機系統11之間當前的通道狀態。例如，可適性等化器402可根據第一調變的調變結果獲得記憶體儲存裝置10與主機系統11之間當前的通道狀態。若第一調變的調變結果呈現記憶體儲存裝置10與主機系統11之間當前的通道狀態符合一第一條件，可適性等化器402會將連續時間線性等化器低功率模式決定為在第二調變中使用的功率模式；若第一調變的調變結果呈現記憶體儲存裝置10與主機系統11之間當前的通道狀態符合一第二條件，可適性等化器402會將連續時間線性等化器高功率模式決定為在第二調變中使用的功率模式；並且若第一調變的調變結果呈現記憶體儲存裝置10與主機系統11之間當前的通道狀態符合一第三條件，可適性等化器402會將決策回授等化器模式決定為在第二調變中使用的功率模式。其中，符合第一條件的通道狀態優於符合第二條件的通道狀態，並且符合第二條件的通道狀態優於符合第三條件的通道狀態。此外，在另一範例實施例中，可適性等化器402亦可以根據當前的通道狀態符合某一條件而決定在第二調變中使用其他的功率模式，本發明不加以限制。

在一範例實施例中，在執行第二調變之期間，可適性等化器402所使用的功率模式不被改變。例如，在執行第二調變之期間，可適性等化器402可基於同一個功率模式而依序使用不同的等化器參數來調變第二訊號。此外，在另一範例實施例中，在執行第二調變之期間，可適性等化器402所使用的功率模式亦可被改變至少一次。例如，所述改變功率模式是指，將可適性等化器402所使用的功率模式從原先決定的功率模式切換為另一功率模式。

圖6是根據本發明的一範例實施例所繪示的可適性等化器的示意圖。

請參照圖6，可適性等化器402包括等化器模組61與控制模組62。等化器模組61耦接控制模組62。等化器模組61會接收來自主機系統的訊號S_Rx與來自控制模組62的訊號S_Ctrl(亦稱為控制訊號)。例如，在執行第一調變之期間，訊號S_Rx包括第一訊號；在執行第二調變之期間，訊號S_Rx包括第二訊號。訊號S_Ctrl是控制模組62根據至少一等化器設定而產生。此外，等化器模組61會根據訊號S_Ctrl而操作於特定的功率模式並使用特定的等化器參數來調變訊號S_Rx。

在本範例實施例中，等化器模組61包括連續時間線性等化器與決策回授等化器。根據所配置的功率模式，連續時間線性等化器與決策回授等化器的至少其中之一會被用於調變訊號S_Rx。例如，若所配置的功率模式為連續時間線性等化器低功率模式，則連續時間線性等化器會被使用並且被操作於低功率模式。或者，若所配置的功率模式為連續時間線性等化器高功率模式，則連續時間線性等化器會被使用並且被操作於高功率模式。或者，若所配置的功率模式為決策回授等化器模式，則決策回授等化器會被使用。在一範例實施例中，使用某一個等化器是指啟動(activate)或致能(enable)此等化器，而未被使用的等化器則會被關閉或禁能(disable)。此外，在某些功率模式下，等化器模組61中的多個等化器亦可以搭配使用，在此便不贅述。在另一範例實施例中，等化器模組61還可以包括其他類型的等化器。在調變訊號S_Rx之後，等化器模組61會輸出訊號S_Rx’。

在本範例實施例中，控制模組62包括眼寬資訊偵測電路621與控制電路622。眼寬資訊偵測電路621耦接至等化器模組61並且用以偵測訊號S_Rx’的眼寬資訊Inf_EW。例如，眼寬資訊Inf_EW可分析訊號S_Rx’並產生用於描述訊號S_Rx’的眼寬、眼高及/或眼形等與訊號S_Rx’之訊號品質有關的參數。例如，眼寬資訊偵測電路621包括眼寬偵測器、眼高偵測器及眼形偵測器的至少其中之一。控制電路622耦接至眼寬資訊偵測電路621與等化器模組61並且可用於產生訊號S_Ctrl。例如，控制電路622可包括嵌入式控制器或微控制器等各式控制電路。

圖7是根據本發明的一範例實施例所繪示的等化器調校方法的流程圖。

請參照圖1、圖4與圖7，在步驟S701中，由記憶體儲存裝置10執行交握操作以與主機系統11建立連線。在步驟S702中，在所述交握操作中，接收來自主機系統11的第一訊號並由可適性等化器402對所述第一訊號執行第一調變。在步驟S703中，在結束所述交握操作之後，接收來自主機系統11的第二訊號並由可適性等化器402根據第一調變的調變結果對所述第二訊號執行第二調變以補償第二訊號。在步驟S704中，根據第二調變的調變結果調校可適性等化器402。

圖8是根據本發明的另一範例實施例所繪示的等化器調校方法的流程圖。須注意的是，圖8的流程是圖7的一個範例實施例中步驟S702的細節。

請參照圖6與圖8，在步驟S801中，由等化器模組61根據一個等化器設定來調變訊號S_Rx(即，第一訊號)並因此產生訊號S_Rx’。在步驟S802中，眼寬資訊偵測電路621偵測訊號S_Rx’(即，所調變的第一訊號)的眼寬資訊Inf_EW。在步驟S803中，控制電路622判斷眼寬資訊Inf_EW是否符合一第一預設條件。在本範例實施例中，控制電路622是根據訊號S_Rx’的眼寬來判斷眼寬資訊Inf_EW是否符合第一預設條件。例如，控制電路622可判斷訊號S_Rx’的眼寬是否大於一第一預設眼寬。若訊號S_Rx’的眼寬大於第一預設眼寬，控制電路622可判斷眼寬資訊Inf_EW符合第一預設條件。反之，若訊號S_Rx’的眼寬不大於第一預設眼寬，控制電路622可判斷眼寬資訊Inf_EW不符合第一預設條件。此外，在另一範例實施例中，控制電路622亦可根據訊號S_Rx’的眼高及/或訊號S_Rx’的眼形等資訊來判斷眼寬資訊Inf_EW是否符合第一預設條件。

若眼寬資訊Inf_EW符合第一預設條件，在步驟S806中，控制電路622將等化器模組61配置為操作於當前使用的等化器設定所對應的功率模式。若眼寬資訊Inf_EW不符合第一預設條件，在步驟S804中，判斷是否還有尚未測試的等化器設定。若還有尚未測試的等化器設定，在步驟S805中，控制電路622會更新等化器設定並回到步驟S801。例如，控制電路622會將等化器模組61所使用的等化器設定從當前的等化器設定更新為下一組尚未測試的等化器設定。在步驟S801中，由等化器模組61根據更新後的等化器設定來調變持續接收到的訊號S_Rx(即，第一訊號)，並重複步驟S802與S803。此外，若沒有尚未測試的等化器設定(即，所有的等化器設定皆已被測試)，則在步驟S804之後進入步驟S806。

在圖8的一範例實施例中，最先被使用(或測試)的等化器設定是對應於功率消耗最低的功率模式，而最後被使用(或測試)的等化器設定是對應於功率消耗最高的功率模式。以連續時間線性等化器低功率模式、連續時間線性等化器高功率模式及決策回授等化器模式為例，第一個被使用的等化器設定可以是對應於連續時間線性等化器低功率模式，接續被使用的等化器設定可以是對應於連續時間線性等化器高功率模式，而最後被使用的等化器設定則可以是對應於決策回授等化器模式。在另一範例實施例中，此等不同的功率模式，亦可以不同排序來進行測試。

圖9是根據本發明的另一範例實施例所繪示的等化器調校方法的流程圖。須注意的是，圖9的流程是圖7的另一範例實施例中步驟S702的細節。

請參照圖6與圖9，在步驟S901中，由等化器模組61根據一個等化器設定來調變訊號S_Rx(即，第一訊號)並產生訊號S_Rx’。在步驟S902中，眼寬資訊偵測電路621偵測訊號S_Rx’(即，所調變的第一訊號)的眼寬資訊Inf_EW。在步驟S903中，控制電路622會判斷當前的眼寬資訊Inf_EW是否為初始資訊(即，第一個紀錄的眼寬資訊)。若當前的眼寬資訊Inf_EW為初始資訊，在步驟S904中，控制電路622會根據當前的眼寬資訊Inf_EW更新最佳眼寬資訊並更新等化器設定。例如，控制電路622可將當前的眼寬資訊Inf_EW紀錄為最佳眼寬資訊的一暫存值。在步驟S904之後回到步驟S901，由等化器模組61根據更新後的等化器設定來調變持續接收到的訊號S_Rx(即，第一訊號)。然後，步驟S902與S903被重複。

若當前的眼寬資訊Inf_EW非為初始資訊(即，已經有儲存的最佳眼寬資訊)，在步驟S905中，控制電路622會判斷當前的眼寬資訊Inf_EW是否優於最佳眼寬資訊。例如，控制電路622可判斷當前訊號S_Rx’的眼寬是否大於最佳眼寬資訊所對應的眼寬。若當前訊號S_Rx’的眼寬大於最佳眼寬資訊所對應的眼寬，控制電路622可判定當前的眼寬資訊Inf_EW優於最佳眼寬資訊。反之，若當前訊號S_Rx’的眼寬不大於最佳眼寬資訊所對應的眼寬，控制電路622可判定當前的眼寬資訊Inf_EW不優於最佳眼寬資訊。須注意的是，在另一範例實施例中，控制電路622亦可根據當前訊號S_Rx’的眼高及/或眼形來判斷當前的眼寬資訊Inf_EW是否優於最佳眼寬資訊。

若當前的眼寬資訊Inf_EW優於最佳眼寬資訊，在步驟S906中，控制電路622會根據當前的眼寬資訊Inf_EW更新最佳眼寬資訊。例如，控制電路622會以當前的眼寬資訊Inf_EW取代最佳眼寬資訊的暫存值。此外，若當前的眼寬資訊Inf_EW不優於最佳眼寬資訊，在步驟S905之後進入步驟S907。在步驟S907中，控制電路622會判斷是否還有尚未測試的等化器設定。若還有尚未測試的等化器設定，在步驟S908中，控制電路622會更新等化器設定。在步驟S908之後，回到步驟S901，由等化器模組61根據更新後的等化器設定來調變持續接收到的訊號S_Rx(即，第一訊號)。然後，步驟S902與S903會被重複。若沒有尚未測試的等化器設定，在步驟S909中，控制電路622會將等化器模組61配置為操作於最佳眼寬資訊所對應的功率模式。

換言之，在圖9的範例實施例中，每一個等化器設定會對應一個功率模式。以連續時間線性等化器低功率模式、連續時間線性等化器高功率模式及決策回授等化器模式為例，若使用對應於連續時間線性等化器低功率模式的等化器設定可獲得最佳眼寬資訊，則等化器模組61可被配置為操作於連續時間線性等化器低功率模式；若使用對應於連續時間線性等化器高功率模式的等化器設定可獲得最佳眼寬資訊，則等化器模組61可被配置為操作於連續時間線性等化器高功率模式；或者，若使用對應於決策回授等化器模式的等化器設定可獲得最佳眼寬資訊，則等化器模組61可被配置為操作於決策回授等化器模式。

須注意的是，在圖8或圖9的一範例實施例中，更新等化器設定之操作可以不包含改變所使用的功率模式。例如，若當前的等化器設定是使用連續時間線性等化器低功率模式，則更新等化器設定之操作可能僅包含更新基於連續時間線性等化器低功率模式使用的等化器參數。此外，在圖8或圖9的一範例實施例中，對應於特定功率模式的等化器設定可能與此特定功率模式無關或不同。例如，對應於連續時間線性等化器低功率模式的等化器設定、對應於連續時間線性等化器高功率模式的等化器設定及對應於決策回授等化器模式的等化器設定，可能皆是使用連續時間線性等化器低功率模式。

圖10是根據本發明的另一範例實施例所繪示的等化器調校方法的流程圖。須注意的是，圖10的流程是圖7的一範例實施例中步驟S703與S704的細節。

請參照圖6與圖10，在步驟S1002中，等化器模組61基於所配置的功率模式使用一等化器參數來調變訊號S_Rx(即，第二訊號)並產生訊號S_Rx’。在步驟S1003中，眼寬資訊偵測電路621偵測訊號S_Rx’(即，所調變的第二訊號)的眼寬資訊Inf_EW。在步驟S1004中，控制電路622判斷眼寬資訊Inf_EW是否符合一第二預設條件。其中，第二預設條件可相同或不同於第一預設條件。

在本範例實施例中，控制電路622是根據訊號S_Rx’的眼寬來判斷眼寬資訊Inf_EW是否符合第二預設條件。例如，控制電路622可判斷訊號S_Rx’的眼寬是否大於一第二預設眼寬。其中，第二預設眼寬可相同或不同於第一預設眼寬。若訊號S_Rx’的眼寬大於第二預設眼寬，控制電路622可判斷眼寬資訊Inf_EW符合第二預設條件。反之，若訊號S_Rx’的眼寬不大於第二預設眼寬，控制電路622可判斷眼寬資訊Inf_EW不符合第二預設條件。此外，在另一範例實施例中，控制電路622亦可根據訊號S_Rx’的眼高及/或訊號S_Rx’的眼形等資訊來判斷眼寬資訊Inf_EW是否符合第二預設條件。

若眼寬資訊Inf_EW符合第二預設條件，在步驟S1007中，控制電路622指示等化器模組61使用當前使用的等化器參數。換言之，當前使用的等化器參數可被視為對應於當前通道狀態的最佳等化器參數。若眼寬資訊Inf_EW不符合第二預設條件，在步驟S1005中，判斷是否還有尚未測試的等化器參數。若還有尚未測試的等化器參數，在步驟S1006中，控制電路622會更新等化器參數並回到步驟S1002。例如，控制電路622會將等化器模組61所使用的等化器參數從當前的等化器參數更新為下一個尚未測試的等化器參數。在重複的步驟S1002中，由等化器模組61基於先前所配置的功率模式使用更新後的等化器參數來調變訊號S_Rx(即，第一訊號)，並重複步驟S1003與S1004。此外，若沒有尚未測試的等化器參數(即，所有的等化器參數皆已被測試)，則在步驟S1005之後進入步驟S1007。

在圖10的一範例實施例中，最先被使用(或測試)的等化器參數的補償能力最差，而最後被使用(或測試)的等化器參數的補償能力最強。透過逐一測試此些等化器參數，最合適的等化器參數可被決定。此外，在另一範例實施例中，等化器參數的使用順序亦可改變。

圖11是根據本發明的另一範例實施例所繪示的等化器調校方法的流程圖。須注意的是，圖11的流程是圖7的另一範例實施例中步驟S703與S704的細節。

請參照圖6與圖11，在步驟S1102中，由等化器模組61基於所配置的功率模式使用一等化器參數來調變訊號S_Rx(即，第二訊號)。在步驟S1103中，眼寬資訊偵測電路621偵測訊號S_Rx’(即，所調變的第二訊號)的眼寬資訊Inf_EW。在步驟S1104中，控制電路622判斷當前的眼寬資訊Inf_EW是否為初始資訊(即，第一個紀錄的眼寬資訊)。若當前的眼寬資訊Inf_EW為初始資訊，在步驟S1105中，控制電路622根據當前的眼寬資訊Inf_EW更新最佳眼寬資訊並更新等化器參數。例如，控制電路622可將當前的眼寬資訊Inf_EW紀錄為最佳眼寬資訊的一暫存值。在步驟S1105之後回到步驟S1102，由等化器模組61基於先前配置的功率模式使用更新後的等化器參數來調變持續接收到的訊號S_Rx(即，第二訊號)。然後，步驟S1103與S1104被重複。

若當前的眼寬資訊Inf_EW非為初始資訊(即，已經有記錄的最佳眼寬資訊)，在步驟S1106中，控制電路622會判斷當前的眼寬資訊Inf_EW是否優於最佳眼寬資訊。例如，控制電路622可判斷當前訊號S_Rx’的眼寬是否大於最佳眼寬資訊所對應的眼寬。若當前訊號S_Rx’的眼寬大於最佳眼寬資訊所對應的眼寬，控制電路622可判定當前的眼寬資訊Inf_EW優於最佳眼寬資訊。反之，若當前訊號S_Rx’的眼寬不大於最佳眼寬資訊所對應的眼寬，控制電路622可判定當前的眼寬資訊Inf_EW不優於最佳眼寬資訊。須注意的是，在另一範例實施例中，控制電路622亦可根據當前訊號S_Rx’的眼高及/或眼形來判斷當前的眼寬資訊Inf_EW是否優於最佳眼寬資訊。

若當前的眼寬資訊Inf_EW優於最佳眼寬資訊，在步驟S1107中，控制電路622會根據當前的眼寬資訊Inf_EW更新最佳眼寬資訊。例如，控制電路622會以當前的眼寬資訊Inf_EW取代最佳眼寬資訊的暫存值。此外，若當前的眼寬資訊Inf_EW不優於最佳眼寬資訊，在步驟S1106之後進入步驟S1108。在步驟S1108中，控制電路622判斷是否還有尚未測試的等化器參數。若還有尚未測試的等化器參數，在步驟S1109中，控制電路622會更新等化器參數。在步驟S1109之後，回到步驟S1102，由等化器模組61基於先前配置的功率模式使用更新後的等化器參數來調變持續接收到的訊號S_Rx(即，第二訊號)。然後，步驟S1103與S1104被重複。若沒有尚未測試的等化器參數，在步驟S1110中，控制電路622會指示等化器模組61使用對應於最佳眼寬資訊的等化器參數。

須注意的是，圖7至圖11的流程圖皆僅為範例，在一範例實施例中，只要在記憶體儲存裝置10與主機系統11之間的連線建立之前(例如，在記憶體儲存裝置10與主機系統11的交握操作中)逐一(或平行地)使用不同的等化器設定來決定所欲配置的功率模式，並且在記憶體儲存裝置10與主機系統11之間的連線建立之後(例如，在完成所述交握操作之後)基於所配置的功率模式而逐一(或平行地)使用不同的等化器參數來決定最佳等化器參數之操作，皆屬於本發明之範疇。

然而，圖7至圖11中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖7至圖11中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖7至圖11的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

綜上所述，可適性等化器在記憶體儲存裝置與主機系統執行交握操作之期間即已收集至少部分用以決定功率模式的資訊(甚至已根據此資訊而配置特定的功率模式)，因此，在完成所述交握操作之後，可適性等化器可(直接)基於特定的功率模式來尋找最佳等化器參數。相對於傳統上僅能在完成交握操作之後才能開始執行等化器參數甚至功率模式的測試，可適性等化器的調校效率可被提升。此外，由於可適性等化器的至少部分調校操作是在執行交握操作之期間即已開始執行，亦可改善以往預留給可適性等化器執行調校的時間長度太短而無法完整地執行等化器調校操作的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧輸入/輸出(I/O)裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
401‧‧‧連接介面單元
402‧‧‧可適性等化器
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
501、502‧‧‧眼
61‧‧‧等化器模組
62‧‧‧控制模組
621‧‧‧眼寬資訊偵測電路
622‧‧‧控制電路
S701‧‧‧步驟(由記憶體儲存裝置執行交握操作以與主機系統建立連線)
S702‧‧‧步驟(在所述交握操作中，接收來自主機系統的第一訊號並由可適性等化器對所述第一訊號執行第一調變)
S703‧‧‧步驟(在結束所述交握操作之後，接收來自主機系統的第二訊號並由可適性等化器根據第一調變的調變結果對所述第二訊號執行第二調變以補償第二訊號)
S704‧‧‧步驟(根據第二調變的調變結果調校可適性等化器)
S801‧‧‧步驟(由等化器模組根據一等化器設定來調變第一訊號)
S802‧‧‧步驟(偵測所調變的第一訊號的眼寬資訊)
S803‧‧‧步驟(眼寬資訊是否符合第一預設條件)
S804‧‧‧步驟(是否還有尚未測試的等化器設定)
S805‧‧‧步驟(更新等化器設定)
S806‧‧‧步驟(將等化器模組配置為操作於當前使用的等化器設定所對應的功率模式)
S901‧‧‧步驟(由等化器模組根據一等化器設定來調變第一訊號)
S902‧‧‧步驟(偵測所調變的第一訊號的眼寬資訊)
S903‧‧‧步驟(當前的眼寬資訊是否為初始資訊)
S904‧‧‧步驟(根據當前的眼寬資訊更新最佳眼寬資訊並更新等化器設定)
S905‧‧‧步驟(當前的眼寬資訊是否優於最佳眼寬資訊)
S906‧‧‧步驟(根據當前的眼寬資訊更新最佳眼寬資訊)
S907‧‧‧步驟(是否還有尚未測試的等化器設定)
S908‧‧‧步驟(更新等化器設定)
S909‧‧‧步驟(將等化器模組配置為操作於最佳眼寬資訊所對應的功率模式)
S1002‧‧‧步驟(由等化器模組基於所配置的功率模式使用一等化器參數來調變第二訊號)
S1003‧‧‧步驟(偵測所調變的第二訊號的眼寬資訊)
S1004‧‧‧步驟(眼寬資訊是否符合第二預設條件)
S1005‧‧‧步驟(是否還有尚未測試的等化器參數)
S1006‧‧‧步驟(更新等化器參數)
S1007‧‧‧步驟(指示等化器模組使用當前使用的等化器參數)
S1102‧‧‧步驟(由等化器模組基於所配置的功率模式使用一等化器參數來調變第二訊號)
S1103‧‧‧步驟(偵測所調變的第二訊號的眼寬資訊)
S1104‧‧‧步驟(當前的眼寬資訊是否為初始資訊)
S1105‧‧‧步驟(根據當前的眼寬資訊更新最佳眼寬資訊並更新等化器參數)
S1106‧‧‧步驟(當前的眼寬資訊是否優於最佳眼寬資訊)
S1107‧‧‧步驟(根據當前的眼寬資訊更新最佳眼寬資訊)
S1108‧‧‧步驟(是否還有尚未測試的等化器參數)
S1109‧‧‧步驟(更新等化器參數)
S1110‧‧‧步驟(指示等化器模組使用對應於最佳眼寬資訊的等化器參數)

圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5A與圖5B是根據本發明的一範例實施例所繪示的原始訊號與經調變之訊號的示意圖。 圖6是根據本發明的一範例實施例所繪示的可適性等化器的示意圖。 圖7是根據本發明的一範例實施例所繪示的等化器調校方法的流程圖。 圖8是根據本發明的另一範例實施例所繪示的等化器調校方法的流程圖。 圖9是根據本發明的另一範例實施例所繪示的等化器調校方法的流程圖。 圖10是根據本發明的另一範例實施例所繪示的等化器調校方法的流程圖。 圖11是根據本發明的另一範例實施例所繪示的等化器調校方法的流程圖。

Claims (24)

1. 一種等化器調校方法，用於具有一可適性等化器的一記憶體儲存裝置，該等化器調校方法包括： 執行一交握操作以與一主機系統建立一連線； 在該交握操作中，接收來自該主機系統的第一訊號並由該可適性等化器對該第一訊號執行一第一調變；以及 在結束該交握操作之後，接收來自該主機系統的第二訊號並由該可適性等化器根據該第一調變的一調變結果對該第二訊號執行一第二調變以補償該第二訊號；以及 根據該第二調變的一調變結果調校該可適性等化器。
2. 如申請專利範圍第1項所述的等化器調校方法，更包括： 在該交握操作中，傳送第三訊號給該主機系統， 其中該第一訊號與該第三訊號皆用於在該交握操作中建立該連線。
3. 如申請專利範圍第1項所述的等化器調校方法，其中在執行該第二調變之期間，該記憶體儲存裝置不傳送訊號給該主機系統。
4. 如申請專利範圍第1項所述的等化器調校方法，更包括： 根據該第一調變的該調變結果調校該可適性等化器。
5. 如申請專利範圍第4項所述的等化器調校方法，其中根據該第一調變的該調變結果調校該可適性等化器的步驟包括： 由該可適性等化器根據該第一調變的該調變結果決定一功率模式， 其中由該可適性等化器根據該第一調變的該調變結果對該第二訊號執行該第二調變的步驟包括： 　　基於所決定的該功率模式使用至少一等化器參數調變該第二訊號。
6. 如申請專利範圍第5項所述的等化器調校方法，其中由該可適性等化器根據該第一調變的該調變結果決定該功率模式的步驟包括： 偵測所調變的該第一訊號的一眼寬資訊；以及 根據該眼寬資訊從多個候選功率模式中決定該功率模式， 其中該多個候選功率模式包括一第一功率模式與一第二功率模式， 其中該可適性等化器操作於該第一功率模式的一功率消耗高於該可適性等化器操作於該第二功率模式的一功率消耗。
7. 如申請專利範圍第6項所述的等化器調校方法，其中該多個候選功率模式包括一連續時間線性等化器低功率模式、一連續時間線性等化器高功率模式及一決策回授等化器模式的至少其中之二。
8. 如申請專利範圍第5項所述的等化器調校方法，其中在基於所決定的該功率模式使用該至少一等化器參數調變該第二訊號的步驟中，該可適性等化器所使用的一功率模式不被改變。
9. 一種可適性等化器，用於一記憶體儲存裝置，該可適性等化器包括： 一等化器模組；以及 一控制模組，耦接至該等化器模組， 其中在該記憶體儲存裝置執行一交握操作以與一主機系統建立一連線之期間，該等化器模組用以接收來自該主機系統的第一訊號並對該第一訊號執行一第一調變， 其中在結束該交握操作之後，該等化器模組更用以接收來自該主機系統的第二訊號並根據該第一調變的一調變結果對該第二訊號執行一第二調變以補償該第二訊號， 其中該控制模組用以根據該第二調變的一調變結果調校該等化器模組。
10. 如申請專利範圍第9項所述的可適性等化器，其中在該交握操作中，該記憶體儲存裝置用以傳送第三訊號給該主機系統， 其中該第一訊號與該第三訊號皆用於在該交握操作中建立該連線。
11. 如申請專利範圍第9項所述的可適性等化器，其中在該等化器模組執行該第二調變之期間，該記憶體儲存裝置不傳送訊號給該主機系統。
12. 如申請專利範圍第9項所述的可適性等化器，其中該控制模組更用以根據該第一調變的該調變結果調校該等化器模組。
13. 如申請專利範圍第12項所述的可適性等化器，其中該控制模組根據該第一調變的該調變結果調校該等化器模組的操作包括： 根據該第一調變的該調變結果決定一功率模式， 其中該等化器模組根據該第一調變的該調變結果對該第二訊號執行該第二調變的操作包括： 　　基於所決定的該功率模式使用至少一等化器參數調變該第二訊號。
14. 如申請專利範圍第13項所述的可適性等化器，其中該控制模組根據該第一調變的該調變結果決定該功率模式的操作包括： 偵測所調變的該第一訊號的一眼寬資訊；以及 根據該眼寬資訊從多個候選功率模式中決定該功率模式， 其中該多個候選功率模式包括一第一功率模式與一第二功率模式， 其中該等化器模組操作於該第一功率模式的一功率消耗高於該等化器模組操作於該第二功率模式的一功率消耗。
15. 如申請專利範圍第14項所述的可適性等化器，其中該多個候選功率模式包括一連續時間線性等化器低功率模式、一連續時間線性等化器高功率模式及一決策回授等化器模式的至少其中之二。
16. 如申請專利範圍第13項所述的可適性等化器，其中在該等化器模組基於所決定的該功率模式使用該至少一等化器參數調變該第二訊號的操作中，該等化器模組所使用的一功率模式不被改變。
17. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該連接介面單元包括一可適性等化器， 其中該記憶體控制電路單元用以執行一交握操作以與該主機系統建立一連線， 其中在該交握操作中，該可適性等化器用以接收來自該主機系統的第一訊號並對該第一訊號執行一第一調變， 其中在結束該交握操作之後，該可適性等化器更用以接收來自該主機系統的第二訊號並根據該第一調變的一調變結果對該第二訊號執行一第二調變以補償該第二訊號， 其中該可適性等化器更用以根據該第二調變的一調變結果執行一自我調校。
18. 如申請專利範圍第17項所述的記憶體儲存裝置，其中在該交握操作中，該記憶體控制電路單元用以傳送第三訊號給該主機系統， 其中該第一訊號與該第三訊號皆用於在該交握操作中建立該連線。
19. 如申請專利範圍第17項所述的記憶體儲存裝置，其中在該可適性等化器執行該第二調變之期間，該記憶體控制電路單元不傳送訊號給該主機系統。
20. 如申請專利範圍第17項所述的記憶體儲存裝置，其中該可適性等化器更用以根據該第一調變的該調變結果執行該自我調校。
21. 如申請專利範圍第20項所述的記憶體儲存裝置，其中該可適性等化器根據該第一調變的該調變結果執行該自我調校的操作包括： 根據該第一調變的該調變結果決定一功率模式， 其中該可適性等化器根據該第一調變的該調變結果對該第二訊號執行該第二調變的操作包括： 　　基於所決定的該功率模式使用至少一等化器參數調變該第二訊號。
22. 如申請專利範圍第21項所述的記憶體儲存裝置，其中該可適性等化器根據該第一調變的該調變結果決定該功率模式的操作包括： 偵測所調變的該第一訊號的一眼寬資訊；以及 根據該眼寬資訊從多個候選功率模式中決定該功率模式， 其中該多個候選功率模式包括一第一功率模式與一第二功率模式， 其中該可適性等化器操作於該第一功率模式的一功率消耗高於該可適性等化器操作於該第二功率模式的一功率消耗。
23. 如申請專利範圍第22項所述的記憶體儲存裝置，其中該多個候選功率模式包括一連續時間線性等化器低功率模式、一連續時間線性等化器高功率模式及一決策回授等化器模式的至少其中之二。
24. 如申請專利範圍第21項所述的記憶體儲存裝置，其中在該可適性等化器基於所決定的該功率模式使用該至少一等化器參數調變該第二訊號的操作中，該可適性等化器所使用的一功率模式不被改變。