TWI768275B - 訊號接收電路、記憶體儲存裝置及訊號接收方法 - Google Patents

訊號接收電路、記憶體儲存裝置及訊號接收方法 Download PDF

Info

Publication number
TWI768275B
TWI768275B TW108146919A TW108146919A TWI768275B TW I768275 B TWI768275 B TW I768275B TW 108146919 A TW108146919 A TW 108146919A TW 108146919 A TW108146919 A TW 108146919A TW I768275 B TWI768275 B TW I768275B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
boundary
value
detection circuit
Prior art date
Application number
TW108146919A
Other languages
English (en)
Other versions
TW202125144A (zh
Inventor
陳聖文
孫世洋
洪振紘
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW108146919A priority Critical patent/TWI768275B/zh
Priority to US16/736,819 priority patent/US11392164B2/en
Publication of TW202125144A publication Critical patent/TW202125144A/zh
Application granted granted Critical
Publication of TWI768275B publication Critical patent/TWI768275B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

本發明的範例實施例提供一種訊號接收電路，其包括接收電路、調整電路及邊界偵測電路。所述接收電路用以接收輸入訊號。所述調整電路用以調整所述輸入訊號。所述邊界偵測電路用以偵測所述輸入訊號中具有第一資料型態的第一訊號與所述輸入訊號中具有第二資料型態的第二訊號。所述邊界偵測電路更用以偵測所述第一訊號的第一訊號邊界與所述第二訊號的第二訊號邊界之間的間隙值，以反映所述調整電路的狀態。

Description

訊號接收電路、記憶體儲存裝置及訊號接收方法
本發明是有關於一種訊號接收技術，且特別是有關於一種訊號接收電路、記憶體儲存裝置及訊號接收方法。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，為了克服訊號傳輸時的通道損耗，訊號的接收端電路會使用等化器對接收到的訊號進行補償並使用時脈資料回復電路來對訊號進行相位鎖定。此外，接收端電路可使用LMS等演算法來評估等化器的收斂狀態。但是，實務上仍然欠缺可快速對訊號的品質進行分析以評估等化器收斂狀態的機制。
本發明提供一種訊號接收電路、記憶體儲存裝置及訊號接收方法，可在訊號接收端快速地評估用於調整輸入訊號之調整電路的狀態。
本發明的範例實施例提供一種訊號接收電路，其包括接收電路、調整電路及邊界偵測電路。所述接收電路用以接收輸入訊號。所述調整電路耦接至所述接收電路並用以調整所述輸入訊號。所述邊界偵測電路耦接至所述訊號接收電路與所述接收電路並用以偵測所述輸入訊號中具有第一資料型態的第一訊號與所述輸入訊號中具有第二資料型態的第二訊號。所述邊界偵測電路更用以偵測所述第一訊號的第一訊號邊界與所述第二訊號的第二訊號邊界之間的間隙值，以反映所述調整電路的狀態。
在本發明的一範例實施例中，所述邊界偵測電路包括偵測電路與運算電路。所述偵測電路用以偵測所述第一訊號邊界於基準點上的第一基準值並偵測所述第二訊號邊界於所述基準點上的第二基準值。所述運算電路耦接至所述偵測電路並用以根據所述第一基準值與所述第二基準值之間的差值獲得所述間隙值。
在本發明的一範例實施例中，所述調整電路包括時脈資料回復電路，其耦接至所述接收電路、所述調整電路及所述偵測電路。所述時脈資料回復電路用以對所述輸入訊號執行相位鎖定並決定所述基準點所對應的取樣點。
在本發明的一範例實施例中，所述邊界偵測電路更包括數位至類比轉換器，其耦接至所述偵測電路與所述運算電路。所述運算電路更用以指示所述數位至類比轉換器調整參考電壓。若所述參考電壓等於所述第一訊號邊界於所述基準點上的電壓值，所述偵測電路更用以將所述參考電壓決定為所述第一基準值。若所述參考電壓等於所述第二訊號邊界於所述基準點上的電壓值，所述偵測電路更用以將所述參考電壓決定為所述第二基準值。
在本發明的一範例實施例中，所述邊界偵測電路更包括時脈調整電路，其耦接至所述偵測電路與所述運算電路。所述運算電路更用以指示所述時脈調整電路調整時脈訊號的相位。所述偵測電路更用以使用調整後的所述時脈訊號分別對所述第一訊號邊界與所述第二訊號邊界進行取樣，以獲得所述第一訊號邊界的第一轉態點與所述第二訊號邊界的第二轉態點。所述偵測電路分別根據所述第一轉態點與所述第二轉態點決定所述第一基準值與所述第二基準值。
在本發明的一範例實施例中，所述邊界偵測電路更包括資料型態判斷電路，其耦接至所述調整電路並且用以偵測所述輸入訊號中具有所述第一資料型態的所述第一訊號與所述輸入訊號中具有所述第二資料型態的所述第二訊號。
在本發明的一範例實施例中，所述調整電路包括等化器電路，其耦接至所述接收電路與所述邊界偵測電路並用以對所述輸入訊號進行補償。
在本發明的一範例實施例中，所述邊界偵測電路更用以根據所述間隙值執行以下多個操作的至少其中之一：調整所述調整電路的設定參數；請求所述輸入訊號的發送端調整所述輸入訊號的品質；以及指示所述調整電路從多組預設參數中擇一使用。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組、訊號接收電路及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述訊號接收電路設置於所述連接介面單元。所述記憶體控制電路單元耦接至所述連接介面單元、所述可複寫式非揮發性記憶體模組及所述訊號接收電路。所述訊號接收電路用以接收輸入訊號。所述訊號接收電路更用以經由調整電路調整所述輸入訊號。所述訊號接收電路更用以偵測所述輸入訊號中具有第一資料型態的第一訊號與所述輸入訊號中具有第二資料型態的第二訊號。所述訊號接收電路更用以偵測所述第一訊號的第一訊號邊界與所述第二訊號的第二訊號邊界之間的間隙值，以反映所述調整電路的狀態。
在本發明的一範例實施例中，所述訊號接收電路包括邊界偵測電路。所述邊界偵測電路用以偵測所述第一訊號邊界於基準點上的第一基準值並偵測所述第二訊號邊界於所述基準點上的第二基準值。所述邊界偵測電路更用以根據所述第一基準值與所述第二基準值之間的差值獲得所述間隙值。
在本發明的一範例實施例中，所述調整電路包括時脈資料回復電路，其用以對所述輸入訊號執行相位鎖定並決定所述基準點所對應的取樣點。
在本發明的一範例實施例中，所述邊界偵測電路更用以調整參考電壓。若所述參考電壓等於所述第一訊號邊界於所述基準點上的電壓值，所述邊界偵測電路更用以將所述參考電壓決定為所述第一基準值。若所述參考電壓等於所述第二訊號邊界於所述基準點上的電壓值，所述邊界偵測電路更用以將所述參考電壓決定為所述第二基準值。
在本發明的一範例實施例中，所述邊界偵測電路更用以指示所述時脈調整電路調整時脈訊號的相位。所述邊界偵測電路更用以使用調整後的所述時脈訊號分別對所述第一訊號邊界與所述第二訊號邊界進行取樣，以獲得所述第一訊號邊界的第一轉態點與所述第二訊號邊界的第二轉態點。所述邊界偵測電路更用以分別根據所述第一轉態點與所述第二轉態點決定所述第一基準值與所述第二基準值。
在本發明的一範例實施例中，所述訊號接收電路包括資料型態判斷電路，其耦接至所述調整電路並且用以偵測所述輸入訊號中具有所述第一資料型態的所述第一訊號與所述輸入訊號中具有所述第二資料型態的所述第二訊號。
在本發明的一範例實施例中，所述調整電路包括等化器電路，其用以對所述輸入訊號進行補償。
在本發明的一範例實施例中，所述訊號接收電路更用以根據所述間隙值執行以下多個操作的至少其中之一：調整所述調整電路的設定參數；請求所述輸入訊號的發送端調整所述輸入訊號的品質；以及指示所述調整電路從多組預設參數中擇一使用。
本發明的範例實施例另提供一種訊號接收方法，其用於記憶體儲存裝置。所述訊號接收方法包括：接收輸入訊號；經由調整電路調整所述輸入訊號；偵測所述輸入訊號中具有第一資料型態的第一訊號與所述輸入訊號中具有第二資料型態的第二訊號；以及偵測所述第一訊號的第一訊號邊界與所述第二訊號的第二訊號邊界之間的一間隙值，以反映所述調整電路的狀態。
在本發明的一範例實施例中，偵測所述第一訊號的所述第一訊號邊界與所述第二訊號的所述第二訊號邊界之間的所述間隙值之步驟包括：偵測所述第一訊號邊界於基準點上的第一基準值並偵測所述第二訊號邊界於所述基準點上的第二基準值；以及根據所述第一基準值與所述第二基準值之間的差值獲得所述間隙值。
在本發明的一範例實施例中，經由所述調整電路調整所述輸入訊號之步驟包括：經由時脈資料回復電路對所述輸入訊號執行相位鎖定並決定所述基準點所對應的取樣點。
在本發明的一範例實施例中，偵測所述第一訊號邊界於所述基準點上的所述第一基準值並偵測所述第二訊號邊界於所述基準點上的所述第二基準值之步驟包括：調整參考電壓；若所述參考電壓等於所述第一訊號邊界於所述基準點上的電壓值，將所述參考電壓決定為所述第一基準值；以及若所述參考電壓等於所述第二訊號邊界於所述基準點上的電壓值，將所述參考電壓決定為所述第二基準值。
在本發明的一範例實施例中，偵測所述第一訊號邊界於所述基準點上的所述第一基準值並偵測所述第二訊號邊界於所述基準點上的所述第二基準值之步驟包括：調整時脈訊號的相位；使用調整後的所述時脈訊號分別對所述第一訊號邊界與所述第二訊號邊界進行取樣，以獲得所述第一訊號邊界的第一轉態點與所述第二訊號邊界的第二轉態點；以及分別根據所述第一轉態點與所述第二轉態點決定所述第一基準值與所述第二基準值。
在本發明的一範例實施例中，經由所述調整電路調整所述輸入訊號之步驟包括：由於等化器電路對所述輸入訊號進行補償。
在本發明的一範例實施例中，所述的訊號接收方法更包括根據所述間隙值執行以下多個操作的至少其中之一：調整所述調整電路的設定參數；請求所述輸入訊號的發送端調整所述輸入訊號的品質；以及指示所述調整電路從多組預設參數中擇一使用。
基於上述，在測得輸入訊號中具有第一資料型態的第一訊號與輸入訊號中具有第二資料型態的第二訊號後，可進一步獲得所述第一訊號的第一訊號邊界與所述第二訊號的第二訊號邊界之間的間隙值。根據此間隙值，可在訊號接收端快速地評估用於調整輸入訊號之調整電路的狀態。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下提出多個範例實施例來說明本發明，然而本發明不僅限於所例示的多個範例實施例。又範例實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。
圖1是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。請參照圖1，訊號接收電路10包括接收電路11、調整電路12及邊界偵測電路13。接收電路11用以接收訊號(亦稱為輸入訊號)S(in)。在一範例實施例中，接收電路11亦稱為接收端前端電路。
調整電路12耦接至接收電路11。調整電路12可用以對接收電路11接收的訊號S(in)執行補償及/或相位鎖定等調整操作並輸出訊號S(in)’。訊號S(in)’用以表示經調整電路12調整的訊號S(in)。例如，調整電路12可使用特定的系統參數來調整訊號S(in)的電壓(或振福)及/或調整訊號S(in)的相位(或頻率)，使訊號S(in)’更有利於後續分析(例如取樣)。此外，在調整訊號S(in)的過程中，調整電路12使用的系統參數可被調整，以改善訊號S(in)’的品質。
邊界偵測電路13耦接至接收電路11與調整電路12。邊界偵測電路13可用以對訊號S(in)’進行分析，以偵測訊號S(in)’中具有某一資料型態(亦稱為第一資料型態)的訊號(亦稱為第一訊號)與訊號S(in)’中具有另一資料型態(亦稱為第二資料型態)的訊號(亦稱為第二訊號)。第一資料型態不同於第二資料型態。例如，第一訊號可以是傳輸於某一訊號通道(亦稱為第一訊號通道)，且第二訊號可以是傳輸於另一訊號通道(亦稱為第二訊號通道)。
在一範例實施例中，第一資料型態可為對應於連續的多個第一位元之組合(例如“111011”)的波形，第二資料型態可為對應於連續的多個第二位元之組合(例如“001000”)的波形，且本發明不限制第一位元之組合與第二位元之組合的樣態。例如，在另一範例實施例中，若第一位元之組合為“111011”，則第二位元之組合亦可以為“000100”。
在測得具有第一資料型態的第一訊號與具有第二資料型態的第二訊號後，邊界偵測電路13可偵測第一訊號的一個訊號邊界(亦稱為第一訊號邊界)與第二訊號的一個訊號邊界(亦稱為第二訊號邊界)之間的一個間隙值。例如，此間隙值可反映第一訊號邊界與第二訊號邊界之間的寬度(或平均寬度)。邊界偵測電路13可根據此間隙值產生一個參數(亦稱為評估參數)EV，以反映調整電路12的狀態(例如收斂狀態)。調整電路12的狀態與調整電路12當前用於調整訊號S(in)的系統參數的好壞有關。若參數EV反映當前調整電路12的狀態不好(例如收斂速度低於一門檻值)，調整電路12可對應調整所使用的系統參數。此外，若參數EV反映當前調整電路12的狀態很好(例如收斂速度高於此門檻值)，則調整電路12可維持當前使用的系統參數。
圖2是根據本發明的一範例實施例所繪示的訊號的眼圖的示意圖。請參照圖1與圖2，在一範例實施例中，波形201可用以表示訊號S(in)’的一部分波形。波形201包含至少一個眼202。在一範例實施例中，所測得的間隙值可反映波形201中的眼202的高度H(eye)、多個眼之間的雜訊的高度H(noise)、及/或多個眼之間的雜訊的寬度W(noise)。
一般來說，若高度H(eye)較寬、高度H(noise)較窄及/或寬度W(noise)較窄，表示訊號S(in)’的品質較好，且調整電路12當前的收斂狀態較好。反之，若高度H(eye)較窄、高度H(noise)較寬及/或寬度W(noise)較寬，則表示S(in)’的品質較不好，且調整電路12當前的收斂狀態較差。因此，在一範例實施例中，根據所測得的間隙值，調整電路12所使用的系統參數可被調整，從而逐漸改善調整電路12的收斂狀態。
圖3是根據本發明的一範例實施例所繪示的第一訊號邊界與第二訊號邊界之間的間隙值的示意圖。須注意的是，圖3中的橫軸表示時間，而縱軸表示電壓。
請參照圖1與圖3，在一範例實施例中，假設第一資料型態為對應於連續的多個第一位元“111011”的波形301，且第二資料型態為對應於連續的多個第二位元“001000”的波形302。波形301出現於第一訊號中，而波形302出現於第二訊號中。
在測得在時間上相互重疊的波形301與302後，邊界偵測電路13可偵測波形301的訊號邊界SB(1)與波形302的訊號邊界SB(2)之間的差值H1。在本範例實施例中，差值H1為電壓差。例如，差值H1可用以表示圖2中的高度H(noise)。然後，邊界偵測電路13可根據差值H1獲得所述間隙值。
在一範例實施例中，邊界偵測電路13可偵測訊號邊界SB(1)於一個基準點BP(1)上的一個基準值BV(1)並偵測訊號邊界SB(2)於基準點BP(1)上的一個基準值BV(2)。基準點BP(1)對應一個特定時間點，而基準值BV(1)與BV(2)皆為電壓值。邊界偵測電路13可根據基準值BV(1)與BV(2)之間的差值H1來決定所述間隙值。例如，所述間隙值可相同於差值H1。或者，邊界偵測電路13可對差值H1執行特定的邏輯運算以獲得所述間隙值。
在一範例實施例中，基準點BP(1)可以是由圖1的調整電路12決定。例如，基準點BP(1)可以是被鎖定於訊號S(in)’的波形中的兩個相鄰的眼之間。
圖4是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。請參照圖4，在一範例實施例中，訊號接收電路40包括接收電路41、調整電路42及邊界偵測電路43。接收電路41用以接收訊號S(in)。調整電路42可包括等化器電路421與時脈資料回復電路422。等化器電路421可對訊號S(in)進行補償。例如，等化器電路421可包括連續時間線性等化器(Continuous-Time Linear Equalizer, CTLE)、無限脈衝響應電路(Infinite Impulse Response, IIR)及決策回授等化器(Decision Feedback Equalizer, DFE)的至少其中之一。
時脈資料回復電路422可對訊號S(in)執行相位鎖定。例如，時脈資料回復電路422可包括鎖相迴路(PLL)電路等。訊號S(in)可依序經過等化器電路421與時脈資料回復電路422處理而成為訊號S(in)’。時脈資料回復電路422可輸出訊號S(in)’與訊號(亦稱為時脈訊號)CLK。須注意的是，所屬技術領域中具有通常知識者應知曉等化器電路421與時脈資料回復電路422如何對訊號S(in)分別進行補償與相位鎖定，在此便不贅述。
邊界偵測電路43包括資料型態判斷電路431、運算電路432、數位至類比轉換器433及偵測電路434。資料型態判斷電路431耦接至調整電路42(例如時脈資料回復電路422)並可用以偵測訊號S(in)’中具有第一資料型態的第一訊號與訊號S(in)’中具有第二資料型態的第二訊號。例如，資料型態判斷電路431可持續監測訊號S(in)’以分別捕捉圖3中的波形301與302。在測得具有第一資料型態的第一訊號與具有第二資料型態的第二訊號後，資料型態判斷電路431可藉由訊號S(D)通知運算電路432。
在一範例實施例中，響應於訊號S(D)，運算電路432可指示數位至類比轉換器433調整一個訊號(亦稱為參考訊號)S(ref)。訊號S(ref)帶有一個電壓(亦稱為參考電壓)。運算電路432可藉由調整訊號S(ref)(即參考電壓)來獲得第一訊號邊界上的基準值(亦稱為第一基準值)與第二訊號邊界上的基準值(亦稱為第二基準值)。此外，偵測電路434可根據訊號CLK來比較訊號S(in)與訊號S(ref)。例如，偵測電路434可包括至少一個比較器。運算電路432可根據第一基準值與第二基準值之間的差值獲得所述間隙值並對應產生參數EV。
以圖3為例，在量測基準值BV(1)時，若偵測電路434判定當前的參考電壓不等於基準值BV(1)，運算電路432可指示數位至類比轉換器433調整訊號S(ref)以提高或降低參考電壓。在調整參考電壓後，若偵測電路434判定當前的參考電壓等於基準值BV(1)，偵測電路434可將當前的參考電壓決定為基準值BV(1)。類似地，在量測基準值BV(2)時，若偵測電路434判定當前的參考電壓不等於基準值BV(2)，運算電路432可指示數位至類比轉換器433調整訊號S(ref)以提高或降低參考電壓。在調整參考電壓後，若偵測電路434判定當前的參考電壓等於基準值BV(2)，偵測電路434可將當前的參考電壓決定為基準值BV(2)。藉此，即便未真正量測訊號邊界SB(1)於基準點BP(1)上的電壓值及/或訊號邊界SB(2)於基準點BP(1)上的電壓值，偵測電路434也可獲得基準值BV(1)與BV(2)。運算電路432可根據基準值BV(1)與BV(2)獲得差值H1並根據差值H1獲得所述間隙值。然後，運算電路432可根據此間隙值產生參數EV，以反映調整電路42的狀態。
在一範例實施例中，時脈資料回復電路422可藉由對訊號S(in)執行相位鎖定以決定基準點BP(1)所對應的取樣點。因此，基準點BP(1)可被作為取樣點來量測基準值BV(1)與BV(2)。
須注意的是，在圖3與圖4的範例實施例中，是以量測圖2中的高度H(noise)作為範例。然而，在另一範例實施例中，亦可藉由量測圖2中的寬度W(noise)來評估所述調整電路的狀態。
圖5是根據本發明的一範例實施例所繪示的第一訊號邊界與第二訊號邊界之間的間隙值的示意圖。須注意的是，圖5中的橫軸表示時間，而縱軸表示電壓。
請參照圖1與圖5，在一範例實施例中，假設第一資料型態為對應於連續的多個第一位元“111011”的波形501，且第二資料型態為對應於連續的多個第二位元“001000”的波形502。波形501出現於第一訊號中，而波形502出現於第二訊號中。
在測得在時間上相互重疊的波形501與502後，邊界偵測電路13可偵測波形501的訊號邊界SB(1)與波形502的訊號邊界SB(2)之間的差值W。在本範例實施例中，差值W為時間差。例如，差值W可用以表示圖2中的寬度W(noise)。然後，邊界偵測電路13可根據差值W獲得所述間隙值。
在一範例實施例中，邊界偵測電路13可偵測訊號邊界SB(1)於一個基準點BP(2)上的一個基準值SA(1)並偵測訊號邊界SB(2)於基準點BP(2)上的一個基準值SA(2)。基準點BP(2)對應一個特定電壓值，而基準值SA(1)與SA(2)皆為時間點。邊界偵測電路13可根據基準值SA(1)與SA(2)之間的差值H來決定所述間隙值。例如，所述間隙值可相同於差值W。或者，邊界偵測電路13可對差值W執行特定的邏輯運算以獲得所述間隙值。
在一範例實施例中，基準值SA(1)與SA(2)可藉由調整圖1的調整電路12所提供的訊號CLK而獲得。例如，訊號CLK的取樣點可以從基準值SA(1)與SA(2)之間向右移動並持續將訊號邊界SB(1)在不同時間點的電壓值與基準點BP(2)的電壓值進行比較，以尋找訊號邊界SB(1)的一個轉態點(亦稱為第一轉態點)。在本範例實施例中，在向右跨越基準值SA(1)時，訊號邊界SB(1)的電壓值從原先的大於基準點BP(2)的電壓值改變為小於基準點BP(2)的電壓值。因此，可記錄第一轉態點的時間點為基準值SA(1)。
類似地，訊號CLK的取樣點可以從基準值SA(1)與SA(2)之間向左移動並持續將訊號邊界SB(2)在不同時間點的電壓值與基準點BP(2)的電壓值進行比較，以尋找訊號邊界SB(2)的一個轉態點(亦稱為第二轉態點)。在本範例實施例中，在向左跨越基準值SA(2)時，訊號邊界SB(2)的電壓值從原先的小於基準點BP(2)的電壓值改變為大於基準點BP(2)的電壓值。因此，可記錄第二轉態點的時間點為基準值SA(2)。
圖6是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。請參照圖6，在一範例實施例中，訊號接收電路60包括接收電路61、調整電路62及邊界偵測電路63。接收電路61用以接收訊號S(in)。調整電路62可包括等化器電路621與時脈資料回復電路622。等化器電路621可對訊號S(in)進行補償。時脈資料回復電路622可對訊號S(in)執行相位鎖定。訊號S(in)可依序經過等化器電路621與時脈資料回復電路622處理而成為訊號S(in)’。時脈資料回復電路422可輸出訊號S(in)’與訊號(亦稱為時脈訊號)CLK。須注意的是，所屬技術領域中具有通常知識者應知曉等化器電路621與時脈資料回復電路622如何對訊號S(in)分別進行補償與相位鎖定，在此便不贅述。
邊界偵測電路63包括資料型態判斷電路631、運算電路632、數位至類比轉換器633、偵測電路634及時脈調整電路635。資料型態判斷電路631耦可用以偵測訊號S(in)’中具有第一資料型態的第一訊號與訊號S(in)’中具有第二資料型態的第二訊號。例如，資料型態判斷電路631可持續監測訊號S(in)’以分別捕捉圖5中的波形501與502。在測得具有第一資料型態的第一訊號與具有第二資料型態的第二訊號後，資料型態判斷電路631可藉由訊號S(D)通知運算電路632。
在一範例實施例中，響應於訊號S(D)，運算電路632可指示時脈調整電路635調整訊號CLK的相位。偵測電路634可使用調整後的訊號CLK分別對第一訊號邊界與第二訊號邊界進行取樣，以獲得第一訊號邊界的第一轉態點與第二訊號邊界的第二轉態點。偵測電路634可分別根據第一轉態點與第二轉態點決定第一基準值與第二基準值。接著，運算電路632可根據第一基準值與第二基準值之間的差值獲得所述間隙值並對應產生參數EV。此外，數位至類比轉換器633用以提供訊號S(ref)作為參考電壓。
以圖5為例，基準點BP(2)的電壓值可根據訊號S(ref)進行設定。例如，基準點BP(2)的電壓值可等於訊號S(ref)所提供的參考電壓。在尋找第一轉態點時，訊號CLK的取樣點可以從基準值SA(1)與SA(2)之間向右移動。偵測電路634可持續將訊號邊界SB(1)在不同時間點的電壓值與基準點BP(2)的電壓值進行比較。例如，在向右跨越基準值SA(1)時，訊號邊界SB(1)的電壓值從原先的大於基準點BP(2)的電壓值改變為小於基準點BP(2)的電壓值。因此，偵測電路634可判定基準值SA(1)為第一轉態點並將基準值SA(1)決定為第一基準值。
類似地，在尋找第二轉態點時，訊號CLK的取樣點可以從基準值SA(1)與SA(2)之間向左移動。偵測電路634可持續將訊號邊界SB(2)在不同時間點的電壓值與基準點BP(2)的電壓值進行比較。例如，在向左跨越基準值SA(2)時，訊號邊界SB(2)的電壓值從原先的小於基準點BP(2)的電壓值改變為大於基準點BP(2)的電壓值。因此，偵測電路634可判定基準值SA(2)為第二轉態點並將基準值SA(2)決定為第二基準值。運算電路632可根據基準值SA(1)與SA(2)獲得差值W並根據差值W獲得所述間隙值。然後，運算電路632可根據此間隙值產生參數EV，以反映調整電路62的狀態。
須注意的是，在一範例實施例中，亦可藉由量測圖2中的高度H(eye)來評估所述調整電路的狀態。圖7是根據本發明的一範例實施例所繪示的第一訊號邊界與第二訊號邊界之間的間隙值的示意圖。須注意的是，圖7中的橫軸表示時間，而縱軸表示電壓。
請參照圖1與圖7，在一範例實施例中，假設第一資料型態為對應於連續的多個第一位元“111011”的波形701，且第二資料型態為對應於連續的多個第二位元“000100”的波形702。波形701出現於第一訊號中，而波形702出現於第二訊號中。
在測得在時間上相互重疊的波形701與702後，邊界偵測電路13可偵測波形701的訊號邊界SB(1)與波形702的訊號邊界SB(2)之間在基準點BP(3)上的差值H2。在本範例實施例中，基準點BP(3)為一個特定時間點，而差值H2為電壓差。例如，基準點BP(3)可以是由調整電路12決定。例如，基準點BP(3)可以是被鎖定於訊號S(in)’的波形中的一個眼的中心位置。例如，差值H2可用以表示圖2中的高度H(eye)。然後，邊界偵測電路13可根據差值H2獲得所述間隙值。須注意的是，圖7的範例實施例中獲得差值H2並根據差值H2決定所述間隙值的操作可參照圖3與圖4的範例實施例之說明，在此不重複贅述。
在一範例實施例中，所述參數EV可以是對所述間隙值執行至少一邏輯操作(例如邏輯運算)而獲得。在一範例實施例中，亦可以是直接以所述間隙值取代參數EV，而不需額外產生參數EV。
在一範例實施例中，邊界偵測電路13、43及/或63還可根據所述間隙值來執行一或多種操作，以改善訊號S(in)的訊號品質及/或提升對於訊號S(in)的處理能力。以圖4為例，邊界偵測電路43可根據所述間隙值調整等化器電路421及/或時脈資料回復電路422的設定參數、請求訊號S(in)的發送端調整訊號S(in)的品質(例如請求發送端調整訊號S(in)的相位、頻率及/或振幅等電氣參數)、及/或指示等化器電路421從多組預設參數中擇一使用。藉此，訊號接收電路10、40及/或60的訊號接收及/或處理能力可根據所測得的間隙值而提升。
在一範例實施例中，圖1的訊號接收電路10、圖4的訊號接收電路40及/或圖6的訊號接收電路60可設置於記憶體儲存裝置中。在另一範例實施例中，圖1的訊號接收電路10、圖4的訊號接收電路40及/或圖6的訊號接收電路60亦可設置於其他類型的電子裝置中，而不限於記憶體儲存裝置。
圖8是根據本發明的一範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖8，記憶體儲存裝置80例如是固態硬碟(Solid State Drive, SSD)等包含可複寫式非揮發性記憶體模組806的記憶體儲存裝置。記憶體儲存裝置80可以與一主機系統一起使用，而主機系統可將資料寫入至記憶體儲存裝置80或從記憶體儲存裝置80中讀取資料。例如，所提及的主機系統為可實質地與記憶體儲存裝置80配合以儲存資料的任意系統，例如，桌上型電腦、筆記型電腦、數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等。
記憶體儲存裝置80包括連接介面單元801、記憶體控制電路單元804及可複寫式非揮發性記憶體模組806。連接介面單元801用於將記憶體儲存裝置80連接至主機系統。在一範例實施例中，連接介面單元801是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元801亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準或其他適合的標準。連接介面單元801可與記憶體控制電路單元804封裝在一個晶片中，或者連接介面單元801也可以是佈設於一包含記憶體控制電路單元804之晶片外。
記憶體控制電路單元804用以根據主機系統的指令在可複寫式非揮發性記憶體模組806中進行資料的寫入、讀取與抹除等運作。在一範例實施例中，記憶體控制電路單元804亦稱為記憶體控制器或快閃記憶體控制器。
可複寫式非揮發性記憶體模組806是耦接至記憶體控制電路單元804並且用以儲存主機系統所寫入之資料。可複寫式非揮發性記憶體模組806可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Qual Level Cell，QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
在一範例實施例中，圖1的訊號接收電路10、圖4的訊號接收電路40及/或圖6的訊號接收電路60可設置於圖8的連接介面單元801、記憶體控制電路單元804及/或可複寫式非揮發性記憶體模組806中。在一範例實施例中，若圖1的訊號接收電路10、圖4的訊號接收電路40及/或圖6的訊號接收電路60是設置於連接介面單元801中，則訊號S(in)可以是來自主機系統的訊號(例如資料訊號或任意訊號)。
值得一提的是，圖1、圖4及圖6所繪示的電子電路結構僅為部分範例實施例中訊號接收電路的示意圖，而非用以限定本發明。在部分未提及的應用中，更多的電子元件可以被加入至所述訊號接收電路中或替換部分電子元件，以提供額外、相同或相似的功能。此外，在部分未提及的應用中，所述訊號接收電路內部之電路布局及/或元件耦接關係也可以被適當地改變，以符合實務上的需求。
圖9是根據本發明的一範例實施例所繪示的訊號產生方法的流程圖。請參照圖9，在步驟S901中，接收輸入訊號。在步驟S902中，經由調整電路調整所述輸入訊號。在步驟S903中，偵測所述輸入訊號中具有第一資料型態的第一訊號與所述輸入訊號中具有第二資料型態的第二訊號。在步驟S904中，偵測所述第一訊號的第一訊號邊界與所述第二訊號的第二訊號邊界之間的間隙值。在步驟S905中，根據所述間隙值產生評估參數，以反映所述調整電路的狀態。
然而，圖9中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖9中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖9的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明的範例實施例提出偵測輸入訊號中具有第一資料型態的第一訊號與輸入訊號中具有第二資料型態的第二訊號。接著，可獲得所述第一訊號的第一訊號邊界與所述第二訊號的第二訊號邊界之間的間隙值。然後，一個評估參數可根據此間隙值而產生。根據此評估參數，可在訊號接收端快速地評估用於調整輸入訊號之調整電路的狀態。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、40、60:訊號接收電路 11、41、61:接收電路 12、42、62:調整電路 13、43、63:邊界偵測電路 S(in)、S(in)’、CLK、S(D)、S(ref):訊號 EV:參數 201、301、302、501、502、701、702:波形 202:眼 SB(1)、SB(2):訊號邊界 BV(1)、BV(2)、SA(1)、SA(2):基準值 BP(1)、BP(2)、BP(3):基準點 421、621:等化器電路 422、622:時脈資料回復電路 431、631:資料型態判斷電路 432、632:運算電路 433、633:數位至類比轉換器 434、634:偵測電路 635:時脈調整電路 80:記憶體儲存裝置 802:連接介面單元 804:記憶體控制電路單元 806:可複寫式非揮發性記憶體模組 S901:步驟(接收輸入訊號) S902:步驟(經由調整電路調整所述輸入訊號) S903:步驟(偵測所述輸入訊號中具有第一資料型態的第一訊號與所述輸入訊號中具有第二資料型態的第二訊號) S904:步驟(偵測所述第一訊號的第一訊號邊界與所述第二訊號的第二訊號邊界之間的間隙值) S905:步驟(根據所述間隙值產生評估參數，以反映所述調整電路的狀態)
圖1是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。 圖2是根據本發明的一範例實施例所繪示的訊號的眼圖的示意圖。 圖3是根據本發明的一範例實施例所繪示的第一訊號邊界與第二訊號邊界之間的間隙值的示意圖。 圖4是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。 圖5是根據本發明的一範例實施例所繪示的第一訊號邊界與第二訊號邊界之間的間隙值的示意圖。 圖6是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。 圖7是根據本發明的一範例實施例所繪示的第一訊號邊界與第二訊號邊界之間的間隙值的示意圖。 圖8是根據本發明的一範例實施例所繪示的記憶體儲存裝置的示意圖。 圖9是根據本發明的一範例實施例所繪示的訊號產生方法的流程圖。
10:訊號接收電路
11:接收電路
12:調整電路
13:邊界偵測電路
S(in)、S(in)’、CLK:訊號
EV:參數

Claims (20)

  1. 一種訊號接收電路，包括：一接收電路，用以接收一輸入訊號；一調整電路，耦接至該接收電路並用以調整該輸入訊號，且輸出一輸出訊號；以及一邊界偵測電路，耦接至該調整電路與該接收電路並用以偵測該輸出訊號中具有一第一資料型態的一第一訊號與該輸出訊號中具有一第二資料型態的一第二訊號，其中該邊界偵測電路更用以偵測該第一訊號的一第一訊號邊界與該第二訊號的一第二訊號邊界之間的差值獲得一間隙值，以反映該調整電路的一狀態，其中該邊界偵測電路包括：一偵測電路，用以偵測該第一訊號邊界於一基準點上的一第一基準值並偵測該第二訊號邊界於該基準點上的一第二基準值；以及一運算電路，耦接至該偵測電路並用以根據該第一基準值與該第二基準值之間的一差值獲得該間隙值。
  2. 如申請專利範圍第1項所述的訊號接收電路，其中該調整電路包括：一時脈資料回復電路，耦接至該接收電路及該偵測電路，其中該時脈資料回復電路用以對該輸入訊號執行一相位鎖定並決定該基準點所對應的一取樣點。
  3. 如申請專利範圍第1項所述的訊號接收電路，其中該邊界偵測電路更包括：一數位至類比轉換器，耦接至該偵測電路與該運算電路，其中該運算電路更用以指示該數位至類比轉換器調整一參考電壓，若該參考電壓等於該第一訊號邊界於該基準點上的一電壓值，該偵測電路更用以將該參考電壓決定為該第一基準值，並且若該參考電壓等於該第二訊號邊界於該基準點上的一電壓值，該偵測電路更用以將該參考電壓決定為該第二基準值。
  4. 如申請專利範圍第1項所述的訊號接收電路，其中該邊界偵測電路更包括：一時脈調整電路，耦接至該偵測電路與該運算電路，其中該運算電路更用以指示該時脈調整電路調整一時脈訊號的相位，該偵測電路更用以使用調整後的該時脈訊號分別對該第一訊號邊界與該第二訊號邊界進行取樣，以獲得該第一訊號邊界的一第一轉態點與該第二訊號邊界的一第二轉態點，並且該偵測電路分別根據該第一轉態點與該第二轉態點決定該第一基準值與該第二基準值。
  5. 如申請專利範圍第1項所述的訊號接收電路，其中該邊界偵測電路更包括：一資料型態判斷電路，耦接至該調整電路並且用以偵測該輸 出訊號中具有該第一資料型態的該第一訊號與該輸出訊號中具有該第二資料型態的該第二訊號。
  6. 如申請專利範圍第1項所述的訊號接收電路，其中該調整電路包括：一等化器電路，耦接至該接收電路與該邊界偵測電路並用以對該輸入訊號進行補償。
  7. 如申請專利範圍第1項所述的訊號接收電路，其中該邊界偵測電路更用以根據該間隙值執行以下多個操作的至少其中之一：調整該調整電路的一設定參數；請求該輸入訊號的一發送端調整該輸入訊號的品質；以及指示該調整電路從多組預設參數中擇一使用。
  8. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；一訊號接收電路，設置於該連接介面單元；以及一記憶體控制電路單元，耦接至該連接介面單元、該可複寫式非揮發性記憶體模組及該訊號接收電路，其中該訊號接收電路用以接收一輸入訊號，該訊號接收電路更用以經由一調整電路調整該輸入訊號，且輸出一輸出訊號，該訊號接收電路更用以偵測該輸出訊號中具有一第一資料型 態的一第一訊號與該輸出訊號中具有一第二資料型態的一第二訊號，並且該訊號接收電路更用以偵測該第一訊號的一第一訊號邊界與該第二訊號的一第二訊號邊界之間的差值獲得一間隙值，以反映該調整電路的一狀態，其中該訊號接收電路包括一邊界偵測電路，該邊界偵測電路用以偵測該第一訊號邊界於一基準點上的一第一基準值並偵測該第二訊號邊界於該基準點上的一第二基準值，並且該邊界偵測電路更用以根據該第一基準值與該第二基準值之間的一差值獲得該間隙值。
  9. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該調整電路包括：一時脈資料回復電路，用以對該輸入訊號執行一相位鎖定並決定該基準點所對應的一取樣點。
  10. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該邊界偵測電路更用以調整一參考電壓，若該參考電壓等於該第一訊號邊界於該基準點上的一電壓值，該邊界偵測電路更用以將該參考電壓決定為該第一基準值，並且若該參考電壓等於該第二訊號邊界於該基準點上的一電壓值，該邊界偵測電路更用以將該參考電壓決定為該第二基準值。
  11. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該邊界偵測電路更用以指示一時脈調整電路調整一時脈訊號的相位，該邊界偵測電路更用以使用調整後的該時脈訊號分別對該第一訊號邊界與該第二訊號邊界進行取樣，以獲得該第一訊號邊界的一第一轉態點與該第二訊號邊界的一第二轉態點，並且該邊界偵測電路更用以分別根據該第一轉態點與該第二轉態點決定該第一基準值與該第二基準值。
  12. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該訊號接收電路包括：一資料型態判斷電路，耦接至該調整電路並且用以偵測該輸出訊號中具有該第一資料型態的該第一訊號與該輸出訊號中具有該第二資料型態的該第二訊號。
  13. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該調整電路包括：一等化器電路，用以對該輸入訊號進行補償。
  14. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該訊號接收電路更用以根據該間隙值執行以下多個操作的至少其中之一：調整該調整電路的一設定參數；請求該輸入訊號的一發送端調整該輸入訊號的品質；以及指示該調整電路從多組預設參數中擇一使用。
  15. 一種訊號接收方法，用於一記憶體儲存裝置，該訊號接收方法包括：接收一輸入訊號；經由一調整電路調整該輸入訊號，且輸出一輸出訊號；偵測該輸出訊號中具有一第一資料型態的一第一訊號與該輸出訊號中具有一第二資料型態的一第二訊號；以及偵測該第一訊號的一第一訊號邊界與該第二訊號的一第二訊號邊界之間的差值獲得一間隙值，以反映該調整電路的一狀態，其中偵測該第一訊號的該第一訊號邊界與該第二訊號的該第二訊號邊界之間的該間隙值之步驟包括：偵測該第一訊號邊界於一基準點上的一第一基準值並偵測該第二訊號邊界於該基準點上的一第二基準值；以及根據該第一基準值與該第二基準值之間的一差值獲得該間隙值。
  16. 如申請專利範圍第15項所述的訊號接收方法，其中經由該調整電路調整該輸入訊號之步驟包括：經由一時脈資料回復電路對該輸入訊號執行一相位鎖定並決定該基準點所對應的一取樣點。
  17. 如申請專利範圍第15項所述的訊號接收方法，其中偵測該第一訊號邊界於該基準點上的該第一基準值並偵測該第二訊號邊界於該基準點上的該第二基準值之步驟包括：調整一參考電壓； 若該參考電壓等於該第一訊號邊界於該基準點上的一電壓值，將該參考電壓決定為該第一基準值；以及若該參考電壓等於該第二訊號邊界於該基準點上的一電壓值，將該參考電壓決定為該第二基準值。
  18. 如申請專利範圍第15項所述的訊號接收方法，其中偵測該第一訊號邊界於該基準點上的該第一基準值並偵測該第二訊號邊界於該基準點上的該第二基準值之步驟包括：調整一時脈訊號的相位；使用調整後的該時脈訊號分別對該第一訊號邊界與該第二訊號邊界進行取樣，以獲得該第一訊號邊界的一第一轉態點與該第二訊號邊界的一第二轉態點；以及分別根據該第一轉態點與該第二轉態點決定該第一基準值與該第二基準值。
  19. 如申請專利範圍第15項所述的訊號接收方法，其中經由該調整電路調整該輸入訊號之步驟包括：由於一等化器電路對該輸入訊號進行補償。
  20. 如申請專利範圍第15項所述的訊號接收方法，更包括根據該間隙值執行以下多個操作的至少其中之一：調整該調整電路的一設定參數；請求該輸入訊號的一發送端調整該輸入訊號的品質；以及指示該調整電路從多組預設參數中擇一使用。
TW108146919A 2019-12-20 2019-12-20 訊號接收電路、記憶體儲存裝置及訊號接收方法 TWI768275B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108146919A TWI768275B (zh) 2019-12-20 2019-12-20 訊號接收電路、記憶體儲存裝置及訊號接收方法
US16/736,819 US11392164B2 (en) 2019-12-20 2020-01-08 Signal receiving circuit, memory storage device and method for evaluating status of adjustment circuit for adjusting input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108146919A TWI768275B (zh) 2019-12-20 2019-12-20 訊號接收電路、記憶體儲存裝置及訊號接收方法

Publications (2)

Publication Number Publication Date
TW202125144A TW202125144A (zh) 2021-07-01
TWI768275B true TWI768275B (zh) 2022-06-21

Family

ID=76438377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146919A TWI768275B (zh) 2019-12-20 2019-12-20 訊號接收電路、記憶體儲存裝置及訊號接收方法

Country Status (2)

Country Link
US (1) US11392164B2 (zh)
TW (1) TWI768275B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230386586A1 (en) * 2022-05-27 2023-11-30 Sandisk Technologies Llc Temperature dependent programming techniques in a memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056395A1 (ja) * 2014-10-06 2016-04-14 ソニー株式会社 受信装置、受信方法、およびプログラム
TW201705710A (zh) * 2015-07-31 2017-02-01 群聯電子股份有限公司 訊號調變方法、可適性等化器及記憶體儲存裝置
TW201832487A (zh) * 2017-02-20 2018-09-01 群聯電子股份有限公司 等化器調校方法、可適性等化器及記憶體儲存裝置
TW201916013A (zh) * 2017-10-13 2019-04-16 群聯電子股份有限公司 等化器調校方法、訊號接收電路及記憶體儲存裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198197B2 (en) * 2002-11-05 2007-04-03 Rambus, Inc. Method and apparatus for data acquisition
US6603706B1 (en) * 2002-12-18 2003-08-05 Lsi Logic Corporation Method and apparatus for synchronization of read data in a read data synchronization circuit
US8671304B2 (en) * 2009-09-09 2014-03-11 Advanced Micro Devices, Inc. Adjustment of write timing based on a training signal
JP5811914B2 (ja) * 2012-03-19 2015-11-11 富士通株式会社 位相同期回路および位相比較方法
JP6221328B2 (ja) * 2013-04-30 2017-11-01 富士通株式会社 受信装置、情報処理装置及びデータ受信方法
WO2017100078A1 (en) * 2015-12-08 2017-06-15 Rambus Inc. Low power signaling interface
JP6759742B2 (ja) * 2016-06-16 2020-09-23 富士通株式会社 受信装置及び設定方法
TWI706634B (zh) * 2019-12-20 2020-10-01 群聯電子股份有限公司 訊號接收電路、記憶體儲存裝置及訊號接收方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056395A1 (ja) * 2014-10-06 2016-04-14 ソニー株式会社 受信装置、受信方法、およびプログラム
TW201705710A (zh) * 2015-07-31 2017-02-01 群聯電子股份有限公司 訊號調變方法、可適性等化器及記憶體儲存裝置
TW201832487A (zh) * 2017-02-20 2018-09-01 群聯電子股份有限公司 等化器調校方法、可適性等化器及記憶體儲存裝置
TW201916013A (zh) * 2017-10-13 2019-04-16 群聯電子股份有限公司 等化器調校方法、訊號接收電路及記憶體儲存裝置

Also Published As

Publication number Publication date
US11392164B2 (en) 2022-07-19
US20210191453A1 (en) 2021-06-24
TW202125144A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
TWI580215B (zh) 訊號調變方法、可適性等化器及記憶體儲存裝置
US20240071475A1 (en) Memory device and operation method thereof
US7787536B2 (en) Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof
TWI642063B (zh) 等化器調校方法、訊號接收電路及記憶體儲存裝置
TWI558150B (zh) 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法
TWI628927B (zh) 等化器調校方法、可適性等化器及記憶體儲存裝置
US20160380639A1 (en) Phase lock method
TWI580231B (zh) 眼圖量測電路及其量測方法
CN106448719B (zh) 信号调变方法、可适性均衡器及存储器存储装置
US10523223B2 (en) Phase-locked loop circuit calibration method, memory storage device and connection interface circuit
TWI768275B (zh) 訊號接收電路、記憶體儲存裝置及訊號接收方法
JP6818064B2 (ja) 誤り率測定装置及び誤り率測定方法
TW201832069A (zh) 隨機資料產生電路、記憶體儲存裝置及隨機資料產生方法
TWI706634B (zh) 訊號接收電路、記憶體儲存裝置及訊號接收方法
CN113129950B (zh) 信号接收电路、存储器存储装置及信号接收方法
CN110299914B (zh) 锁相回路电路校正方法、存储器储存装置及连接接口电路
CN109698003B (zh) 等化器调校方法、信号接收电路及存储器存储装置
US9225506B2 (en) Receiving apparatus for differential signals
US10902896B2 (en) Memory circuit and method thereof
TWI842436B (zh) 時脈控制電路模組、記憶體儲存裝置及時脈控制方法
CN106419921B (zh) 眼宽检测器、存储器存储装置及数据信号的眼宽检测方法
US20230145624A1 (en) Compensation circuit for adjusting ratio of coincidence counts of data patterns, and memory device including the same, and operating method thereof
CN116301196A (zh) 时钟控制电路模块、存储器存储装置及时钟控制方法
CN112019225A (zh) 信号接收电路、存储器存储装置及均衡器电路的校准方法