CN113129950B - 信号接收电路、存储器存储装置及信号接收方法 - Google Patents
信号接收电路、存储器存储装置及信号接收方法 Download PDFInfo
- Publication number
- CN113129950B CN113129950B CN201911389273.9A CN201911389273A CN113129950B CN 113129950 B CN113129950 B CN 113129950B CN 201911389273 A CN201911389273 A CN 201911389273A CN 113129950 B CN113129950 B CN 113129950B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- boundary
- value
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本发明的范例实施例提供一种信号接收电路、存储器存储装置及信号接收方法,所述信号接收电路包括接收电路、调整电路及边界检测电路。所述接收电路用以接收输入信号。所述调整电路用以调整所述输入信号。所述边界检测电路用以检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号。所述边界检测电路还用以检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值,以反映所述调整电路的状态。
Description
技术领域
本发明涉及一种信号接收技术,尤其涉及一种信号接收电路、存储器存储装置及信号接收方法。
背景技术
数字相机、移动电话与MP3播放器在这几年来的成长十分迅速,使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如,快闪存储器)具有数据非易失性、省电、体积小,以及无机械结构等特性,所以非常适合内建于上述所举例的各种可携式多媒体装置中。
一般来说,为了克服信号传输时的通道损耗,信号的接收端电路会使用等化器对接收到的信号进行补偿并使用时脉数据回复电路来对信号进行相位锁定。此外,接收端电路可使用LMS等算法来评估等化器的收敛状态。但是,实务上仍然欠缺可快速对信号的质量进行分析以评估等化器收敛状态的机制。
发明内容
本发明提供一种信号接收电路、存储器存储装置及信号接收方法,可在信号接收端快速地评估用于调整输入信号的调整电路的状态。
本发明的范例实施例提供一种信号接收电路,其包括接收电路、调整电路及边界检测电路。所述接收电路用以接收输入信号。所述调整电路连接至所述接收电路并用以调整所述输入信号。所述边界检测电路连接至所述信号接收电路与所述接收电路并用以检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号。所述边界检测电路还用以检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值,以反映所述调整电路的状态。
在本发明的一范例实施例中,所述边界检测电路包括检测电路与运算电路。所述检测电路用以检测所述第一信号边界于基准点上的第一基准值并检测所述第二信号边界于所述基准点上的第二基准值。所述运算电路连接至所述检测电路并用以根据所述第一基准值与所述第二基准值之间的差值获得所述间隙值。
在本发明的一范例实施例中,所述调整电路包括时脉数据回复电路,其连接至所述接收电路、所述调整电路及所述检测电路。所述时脉数据回复电路用以对所述输入信号执行相位锁定并决定所述基准点所对应的取样点。
在本发明的一范例实施例中,所述边界检测电路还包括数字至模拟转换器,其连接至所述检测电路与所述运算电路。所述运算电路还用以指示所述数字至模拟转换器调整参考电压。若所述参考电压等于所述第一信号边界于所述基准点上的电压值,所述检测电路还用以将所述参考电压决定为所述第一基准值。若所述参考电压等于所述第二信号边界于所述基准点上的电压值,所述检测电路还用以将所述参考电压决定为所述第二基准值。
在本发明的一范例实施例中,所述边界检测电路还包括时脉调整电路,其连接至所述检测电路与所述运算电路。所述运算电路还用以指示所述时脉调整电路调整时脉信号的相位。所述检测电路还用以使用调整后的所述时脉信号分别对所述第一信号边界与所述第二信号边界进行取样,以获得所述第一信号边界的第一转态点与所述第二信号边界的第二转态点。所述检测电路分别根据所述第一转态点与所述第二转态点决定所述第一基准值与所述第二基准值。
在本发明的一范例实施例中,所述边界检测电路还包括数据型态判断电路,其连接至所述调整电路并且用以检测所述输入信号中具有所述第一数据型态的所述第一信号与所述输入信号中具有所述第二数据型态的所述第二信号。
在本发明的一范例实施例中,所述调整电路包括等化器电路,其连接至所述接收电路与所述边界检测电路并用以对所述输入信号进行补偿。
在本发明的一范例实施例中,所述边界检测电路还用以根据所述间隙值执行以下多个操作的至少其中之一:调整所述调整电路的设定参数;请求所述输入信号的发送端调整所述输入信号的质量;以及指示所述调整电路从多组预设参数中择一使用。
本发明的范例实施例另提供一种存储器存储装置,其包括连接接口单元、可复写式非易失性存储器模块、信号接收电路及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述信号接收电路设置于所述连接接口单元。所述存储器控制电路单元连接至所述连接接口单元、所述可复写式非易失性存储器模块及所述信号接收电路。所述信号接收电路用以接收输入信号。所述信号接收电路还用以经由调整电路调整所述输入信号。所述信号接收电路更用以检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号。所述信号接收电路更用以检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值,以反映所述调整电路的状态。
在本发明的一范例实施例中,所述信号接收电路包括边界检测电路。所述边界检测电路用以检测所述第一信号边界于基准点上的第一基准值并检测所述第二信号边界于所述基准点上的第二基准值。所述边界检测电路还用以根据所述第一基准值与所述第二基准值之间的差值获得所述间隙值。
在本发明的一范例实施例中,所述调整电路包括时脉数据回复电路,其用以对所述输入信号执行相位锁定并决定所述基准点所对应的取样点。
在本发明的一范例实施例中,所述边界检测电路更用以调整参考电压。若所述参考电压等于所述第一信号边界于所述基准点上的电压值,所述边界检测电路更用以将所述参考电压决定为所述第一基准值。若所述参考电压等于所述第二信号边界于所述基准点上的电压值,所述边界检测电路还用以将所述参考电压决定为所述第二基准值。
在本发明的一范例实施例中,所述边界检测电路还用以指示所述时脉调整电路调整时脉信号的相位。所述边界检测电路还用以使用调整后的所述时脉信号分别对所述第一信号边界与所述第二信号边界进行取样,以获得所述第一信号边界的第一转态点与所述第二信号边界的第二转态点。所述边界检测电路还用以分别根据所述第一转态点与所述第二转态点决定所述第一基准值与所述第二基准值。
在本发明的一范例实施例中,所述信号接收电路包括数据型态判断电路,其连接至所述调整电路并且用以检测所述输入信号中具有所述第一数据型态的所述第一信号与所述输入信号中具有所述第二数据型态的所述第二信号。
在本发明的一范例实施例中,所述调整电路包括等化器电路,其用以对所述输入信号进行补偿。
在本发明的一范例实施例中,所述信号接收电路还用以根据所述间隙值执行以下多个操作的至少其中之一:调整所述调整电路的设定参数;请求所述输入信号的发送端调整所述输入信号的质量;以及指示所述调整电路从多组预设参数中择一使用。
本发明的范例实施例另提供一种信号接收方法,其用于存储器存储装置。所述信号接收方法包括:接收输入信号;经由调整电路调整所述输入信号;检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号;以及检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的一间隙值,以反映所述调整电路的状态。
在本发明的一范例实施例中,检测所述第一信号的所述第一信号边界与所述第二信号的所述第二信号边界之间的所述间隙值之步骤包括:检测所述第一信号边界于基准点上的第一基准值并检测所述第二信号边界于所述基准点上的第二基准值;以及根据所述第一基准值与所述第二基准值之间的差值获得所述间隙值。
在本发明的一范例实施例中,经由所述调整电路调整所述输入信号的步骤包括:经由时脉数据回复电路对所述输入信号执行相位锁定并决定所述基准点所对应的取样点。
在本发明的一范例实施例中,检测所述第一信号边界于所述基准点上的所述第一基准值并检测所述第二信号边界于所述基准点上的所述第二基准值的步骤包括:调整参考电压;若所述参考电压等于所述第一信号边界于所述基准点上的电压值,将所述参考电压决定为所述第一基准值;以及若所述参考电压等于所述第二信号边界于所述基准点上的电压值,将所述参考电压决定为所述第二基准值。
在本发明的一范例实施例中,检测所述第一信号边界于所述基准点上的所述第一基准值并检测所述第二信号边界于所述基准点上的所述第二基准值的步骤包括:调整时脉信号的相位;使用调整后的所述时脉信号分别对所述第一信号边界与所述第二信号边界进行取样,以获得所述第一信号边界的第一转态点与所述第二信号边界的第二转态点;以及分别根据所述第一转态点与所述第二转态点决定所述第一基准值与所述第二基准值。
在本发明的一范例实施例中,经由所述调整电路调整所述输入信号的步骤包括:由于等化器电路对所述输入信号进行补偿。
在本发明的一范例实施例中,所述的信号接收方法还包括根据所述间隙值执行以下多个操作的至少其中之一:调整所述调整电路的设定参数;请求所述输入信号的发送端调整所述输入信号的质量;以及指示所述调整电路从多组预设参数中择一使用。
基于上述,在测得输入信号中具有第一数据型态的第一信号与输入信号中具有第二数据型态的第二信号后,可进一步获得所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值。根据此间隙值,可在信号接收端快速地评估用于调整输入信号的调整电路的状态。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是根据本发明的一范例实施例所示出的信号接收电路的示意图;
图2是根据本发明的一范例实施例所示出的信号的眼图的示意图;
图3是根据本发明的一范例实施例所示出的第一信号边界与第二信号边界之间的间隙值的示意图;
图4是根据本发明的一范例实施例所示出的信号接收电路的示意图;
图5是根据本发明的一范例实施例所示出的第一信号边界与第二信号边界之间的间隙值的示意图;
图6是根据本发明的一范例实施例所示出的信号接收电路的示意图;
图7是根据本发明的一范例实施例所示出的第一信号边界与第二信号边界之间的间隙值的示意图;
图8是根据本发明的一范例实施例所示出的存储器存储装置的示意图;
图9是根据本发明的一范例实施例所示出的信号产生方法的流程图。
附图标号说明:
10、40、60:信号接收电路
11、41、61:接收电路
12、42、62:调整电路
13、43、63:边界检测电路
S(in)、S(in)’、CLK、S(D)、S(ref):信号
EV:参数
201、301、302、501、502、701、702:波形
202:眼
SB(1)、SB(2):信号边界
BV(1)、BV(2)、SA(1)、SA(2):基准值
BP(1)、BP(2)、BP(3):基准点
421、621:等化器电路
422、622:时脉数据回复电路
431、631:数据型态判断电路
432、632:运算电路
433、633:数字至模拟转换器
434、634:检测电路
635:时脉调整电路
80:存储器存储装置
802:连接接口单元
804:存储器控制电路单元
806:可复写式非易失性存储器模块
S901:步骤(接收输入信号)
S902:步骤(经由调整电路调整所述输入信号)
S903:步骤(检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号)
S904:步骤(检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值)
S905:步骤(根据所述间隙值产生评估参数,以反映所述调整电路的状态)
具体实施方式
以下提出多个范例实施例来说明本发明,然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言,若文中描述第一装置连接于第二装置,则应该被解释成该第一装置可以直接连接于该第二装置,或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外,“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。
图1是根据本发明的一范例实施例所示出的信号接收电路的示意图。请参照图1,信号接收电路10包括接收电路11、调整电路12及边界检测电路13。接收电路11用以接收信号(亦称为输入信号)S(in)。在一范例实施例中,接收电路11亦称为接收端前端电路。
调整电路12连接至接收电路11。调整电路12可用以对接收电路11接收的信号S(in)执行补偿和/或相位锁定等调整操作并输出信号S(in)’。信号S(in)’用以表示经调整电路12调整的信号S(in)。例如,调整电路12可使用特定的系统参数来调整信号S(in)的电压(或振福)和/或调整信号S(in)的相位(或频率),使信号S(in)’更有利于后续分析(例如取样)。此外,在调整信号S(in)的过程中,调整电路12使用的系统参数可被调整,以改善信号S(in)’的质量。
边界检测电路13连接至接收电路11与调整电路12。边界检测电路13可用以对信号S(in)’进行分析,以检测信号S(in)’中具有某一数据型态(亦称为第一数据型态)的信号(亦称为第一信号)与信号S(in)’中具有另一数据型态(亦称为第二数据型态)的信号(亦称为第二信号)。第一数据型态不同于第二数据型态。例如,第一信号可以是传输于某一信号通道(亦称为第一信号通道),且第二信号可以是传输于另一信号通道(亦称为第二信号通道)。
在一范例实施例中,第一数据型态可为对应于连续的多个第一比特的组合(例如“111011”)的波形,第二数据型态可为对应于连续的多个第二比特的组合(例如“001000”)的波形,且本发明不限制第一比特的组合与第二比特的组合的样态。例如,在另一范例实施例中,若第一比特的组合为“111011”,则第二比特的组合亦可以为“000100”。
在测得具有第一数据型态的第一信号与具有第二数据型态的第二信号后,边界检测电路13可检测第一信号的一个信号边界(亦称为第一信号边界)与第二信号的一个信号边界(亦称为第二信号边界)之间的一个间隙值。例如,此间隙值可反映第一信号边界与第二信号边界之间的宽度(或平均宽度)。边界检测电路13可根据此间隙值产生一个参数(亦称为评估参数)EV,以反映调整电路12的状态(例如收敛状态)。调整电路12的状态与调整电路12当前用于调整信号S(in)的系统参数的好坏有关。若参数EV反映当前调整电路12的状态不好(例如收敛速度低于一门槛值),调整电路12可对应调整所使用的系统参数。此外,若参数EV反映当前调整电路12的状态很好(例如收敛速度高于此门槛值),则调整电路12可维持当前使用的系统参数。
图2是根据本发明的一范例实施例所示出的信号的眼图的示意图。请参照图1与图2,在一范例实施例中,波形201可用以表示信号S(in)’的一部分波形。波形201包含至少一个眼202。在一范例实施例中,所测得的间隙值可反映波形201中的眼202的高度H(eye)、多个眼之间的噪音的高度H(noise)、和/或多个眼之间的噪音的宽度W(noise)。
一般来说,若高度H(eye)较宽、高度H(noise)较窄和/或宽度W(noise)较窄,表示信号S(in)’的质量较好,且调整电路12当前的收敛状态较好。反之,若高度H(eye)较窄、高度H(noise)较宽和/或宽度W(noise)较宽,则表示S(in)’的质量较不好,且调整电路12当前的收敛状态较差。因此,在一范例实施例中,根据所测得的间隙值,调整电路12所使用的系统参数可被调整,从而逐渐改善调整电路12的收敛状态。
图3是根据本发明的一范例实施例所示出的第一信号边界与第二信号边界之间的间隙值的示意图。须注意的是,图3中的横轴表示时间,而纵轴表示电压。
请参照图1与图3,在一范例实施例中,假设第一数据型态为对应于连续的多个第一比特“111011”的波形301,且第二数据型态为对应于连续的多个第二比特“001000”的波形302。波形301出现于第一信号中,而波形302出现于第二信号中。
在测得在时间上相互重叠的波形301与302后,边界检测电路13可检测波形301的信号边界SB(1)与波形302的信号边界SB(2)之间的差值H1。在本范例实施例中,差值H1为电压差。例如,差值H1可用以表示图2中的高度H(noise)。然后,边界检测电路13可根据差值H1获得所述间隙值。
在一范例实施例中,边界检测电路13可检测信号边界SB(1)于一个基准点BP(1)上的一个基准值BV(1)并检测信号边界SB(2)于基准点BP(1)上的一个基准值BV(2)。基准点BP(1)对应一个特定时间点,而基准值BV(1)与BV(2)皆为电压值。边界检测电路13可根据基准值BV(1)与BV(2)之间的差值H1来决定所述间隙值。例如,所述间隙值可相同于差值H1。或者,边界检测电路13可对差值H1执行特定的逻辑运算以获得所述间隙值。
在一范例实施例中,基准点BP(1)可以是由图1的调整电路12决定。例如,基准点BP(1)可以是被锁定于信号S(in)’的波形中的两个相邻的眼之间。
图4是根据本发明的一范例实施例所示出的信号接收电路的示意图。请参照图4,在一范例实施例中,信号接收电路40包括接收电路41、调整电路42及边界检测电路43。接收电路41用以接收信号S(in)。调整电路42可包括等化器电路421与时脉数据回复电路422。等化器电路421可对信号S(in)进行补偿。例如,等化器电路421可包括连续时间线性等化器(Continuous-Time Linear Equalizer,CTLE)、无限脉冲响应电路(Infinite ImpulseResponse,IIR)及决策反馈等化器(Decision Feedback Equalizer,DFE)的至少其中之一。
时脉数据回复电路422可对信号S(in)执行相位锁定。例如,时脉数据回复电路422可包括锁相回路(PLL)电路等。信号S(in)可依序经过等化器电路421与时脉数据回复电路422处理而成为信号S(in)’。时脉数据回复电路422可输出信号S(in)’与信号(亦称为时脉信号)CLK。须注意的是,所属技术领域中技术人员应知晓等化器电路421与时脉数据回复电路422如何对信号S(in)分别进行补偿与相位锁定,在此便不赘述。
边界检测电路43包括数据型态判断电路431、运算电路432、数字至模拟转换器433及检测电路434。数据型态判断电路431连接至调整电路42(例如时脉数据回复电路422)并可用以检测信号S(in)’中具有第一数据型态的第一信号与信号S(in)’中具有第二数据型态的第二信号。例如,数据型态判断电路431可持续监测信号S(in)’以分别捕捉图3中的波形301与302。在测得具有第一数据型态的第一信号与具有第二数据型态的第二信号后,数据型态判断电路431可通过信号S(D)通知运算电路432。
在一范例实施例中,响应于信号S(D),运算电路432可指示数字至模拟转换器433调整一个信号(亦称为参考信号)S(ref)。信号S(ref)带有一个电压(亦称为参考电压)。运算电路432可通过调整信号S(ref)(即参考电压)来获得第一信号边界上的基准值(亦称为第一基准值)与第二信号边界上的基准值(亦称为第二基准值)。此外,检测电路434可根据信号CLK来比较信号S(in)与信号S(ref)。例如,检测电路434可包括至少一个比较器。运算电路432可根据第一基准值与第二基准值之间的差值获得所述间隙值并对应产生参数EV。
以图3为例,在量测基准值BV(1)时,若检测电路434判定当前的参考电压不等于基准值BV(1),运算电路432可指示数字至模拟转换器433调整信号S(ref)以提高或降低参考电压。在调整参考电压后,若检测电路434判定当前的参考电压等于基准值BV(1),检测电路434可将当前的参考电压决定为基准值BV(1)。类似地,在量测基准值BV(2)时,若检测电路434判定当前的参考电压不等于基准值BV(2),运算电路432可指示数字至模拟转换器433调整信号S(ref)以提高或降低参考电压。在调整参考电压后,若检测电路434判定当前的参考电压等于基准值BV(2),检测电路434可将当前的参考电压决定为基准值BV(2)。藉此,即便未真正量测信号边界SB(1)于基准点BP(1)上的电压值和/或信号边界SB(2)于基准点BP(1)上的电压值,检测电路434也可获得基准值BV(1)与BV(2)。运算电路432可根据基准值BV(1)与BV(2)获得差值H1并根据差值H1获得所述间隙值。然后,运算电路432可根据此间隙值产生参数EV,以反映调整电路42的状态。
在一范例实施例中,时脉数据回复电路422可通过对信号S(in)执行相位锁定以决定基准点BP(1)所对应的取样点。因此,基准点BP(1)可被作为取样点来量测基准值BV(1)与BV(2)。
须注意的是,在图3与图4的范例实施例中,是以测量图2中的高度H(noise)作为范例。然而,在另一范例实施例中,亦可通过测量图2中的宽度W(noise)来评估所述调整电路的状态。
图5是根据本发明的一范例实施例所示出的第一信号边界与第二信号边界之间的间隙值的示意图。须注意的是,图5中的横轴表示时间,而纵轴表示电压。
请参照图1与图5,在一范例实施例中,假设第一数据型态为对应于连续的多个第一比特“111011”的波形501,且第二数据型态为对应于连续的多个第二比特“001000”的波形502。波形501出现于第一信号中,而波形502出现于第二信号中。
在测得在时间上相互重叠的波形501与502后,边界检测电路13可检测波形501的信号边界SB(1)与波形502的信号边界SB(2)之间的差值W。在本范例实施例中,差值W为时间差。例如,差值W可用以表示图2中的宽度W(noise)。然后,边界检测电路13可根据差值W获得所述间隙值。
在一范例实施例中,边界检测电路13可检测信号边界SB(1)于一个基准点BP(2)上的一个基准值SA(1)并检测信号边界SB(2)于基准点BP(2)上的一个基准值SA(2)。基准点BP(2)对应一个特定电压值,而基准值SA(1)与SA(2)皆为时间点。边界检测电路13可根据基准值SA(1)与SA(2)之间的差值H来决定所述间隙值。例如,所述间隙值可相同于差值W。或者,边界检测电路13可对差值W执行特定的逻辑运算以获得所述间隙值。
在一范例实施例中,基准值SA(1)与SA(2)可通过调整图1的调整电路12所提供的信号CLK而获得。例如,信号CLK的取样点可以从基准值SA(1)与SA(2)之间向右移动并持续将信号边界SB(1)在不同时间点的电压值与基准点BP(2)的电压值进行比较,以寻找信号边界SB(1)的一个转态点(亦称为第一转态点)。在本范例实施例中,在向右跨越基准值SA(1)时,信号边界SB(1)的电压值从原先的大于基准点BP(2)的电压值改变为小于基准点BP(2)的电压值。因此,可记录第一转态点的时间点为基准值SA(1)。
类似地,信号CLK的取样点可以从基准值SA(1)与SA(2)之间向左移动并持续将信号边界SB(2)在不同时间点的电压值与基准点BP(2)的电压值进行比较,以寻找信号边界SB(2)的一个转态点(亦称为第二转态点)。在本范例实施例中,在向左跨越基准值SA(2)时,信号边界SB(2)的电压值从原先的小于基准点BP(2)的电压值改变为大于基准点BP(2)的电压值。因此,可记录第二转态点的时间点为基准值SA(2)。
图6是根据本发明的一范例实施例所示出的信号接收电路的示意图。请参照图6,在一范例实施例中,信号接收电路60包括接收电路61、调整电路62及边界检测电路63。接收电路61用以接收信号S(in)。调整电路62可包括等化器电路621与时脉数据回复电路622。等化器电路621可对信号S(in)进行补偿。时脉数据回复电路622可对信号S(in)执行相位锁定。信号S(in)可依序经过等化器电路621与时脉数据回复电路622处理而成为信号S(in)’。时脉数据回复电路422可输出信号S(in)’与信号(亦称为时脉信号)CLK。须注意的是,所属技术领域中技术人员应知晓等化器电路621与时脉数据回复电路622如何对信号S(in)分别进行补偿与相位锁定,在此便不赘述。
边界检测电路63包括数据型态判断电路631、运算电路632、数字至模拟转换器633、检测电路634及时脉调整电路635。数据型态判断电路631耦可用以检测信号S(in)’中具有第一数据型态的第一信号与信号S(in)’中具有第二数据型态的第二信号。例如,数据型态判断电路631可持续监测信号S(in)’以分别捕捉图5中的波形501与502。在测得具有第一数据型态的第一信号与具有第二数据型态的第二信号后,数据型态判断电路631可通过信号S(D)通知运算电路632。
在一范例实施例中,响应于信号S(D),运算电路632可指示时脉调整电路635调整信号CLK的相位。检测电路634可使用调整后的信号CLK分别对第一信号边界与第二信号边界进行取样,以获得第一信号边界的第一转态点与第二信号边界的第二转态点。检测电路634可分别根据第一转态点与第二转态点决定第一基准值与第二基准值。接着,运算电路632可根据第一基准值与第二基准值之间的差值获得所述间隙值并对应产生参数EV。此外,数字至模拟转换器633用以提供信号S(ref)作为参考电压。
以图5为例,基准点BP(2)的电压值可根据信号S(ref)进行设定。例如,基准点BP(2)的电压值可等于信号S(ref)所提供的参考电压。在寻找第一转态点时,信号CLK的取样点可以从基准值SA(1)与SA(2)之间向右移动。检测电路634可持续将信号边界SB(1)在不同时间点的电压值与基准点BP(2)的电压值进行比较。例如,在向右跨越基准值SA(1)时,信号边界SB(1)的电压值从原先的大于基准点BP(2)的电压值改变为小于基准点BP(2)的电压值。因此,检测电路634可判定基准值SA(1)为第一转态点并将基准值SA(1)决定为第一基准值。
类似地,在寻找第二转态点时,信号CLK的取样点可以从基准值SA(1)与SA(2)之间向左移动。检测电路634可持续将信号边界SB(2)在不同时间点的电压值与基准点BP(2)的电压值进行比较。例如,在向左跨越基准值SA(2)时,信号边界SB(2)的电压值从原先的小于基准点BP(2)的电压值改变为大于基准点BP(2)的电压值。因此,检测电路634可判定基准值SA(2)为第二转态点并将基准值SA(2)决定为第二基准值。运算电路632可根据基准值SA(1)与SA(2)获得差值W并根据差值W获得所述间隙值。然后,运算电路632可根据此间隙值产生参数EV,以反映调整电路62的状态。
须注意的是,在一范例实施例中,亦可通过量测图2中的高度H(eye)来评估所述调整电路的状态。图7是根据本发明的一范例实施例所示出的第一信号边界与第二信号边界之间的间隙值的示意图。须注意的是,图7中的横轴表示时间,而纵轴表示电压。
请参照图1与图7,在一范例实施例中,假设第一数据型态为对应于连续的多个第一比特“111011”的波形701,且第二数据型态为对应于连续的多个第二比特“000100”的波形702。波形701出现于第一信号中,而波形702出现于第二信号中。
在测得在时间上相互重叠的波形701与702后,边界检测电路13可检测波形701的信号边界SB(1)与波形702的信号边界SB(2)之间在基准点BP(3)上的差值H2。在本范例实施例中,基准点BP(3)为一个特定时间点,而差值H2为电压差。例如,基准点BP(3)可以是由调整电路12决定。例如,基准点BP(3)可以是被锁定于信号S(in)’的波形中的一个眼的中心位置。例如,差值H2可用以表示图2中的高度H(eye)。然后,边界检测电路13可根据差值H2获得所述间隙值。须注意的是,图7的范例实施例中获得差值H2并根据差值H2决定所述间隙值的操作可参照图3与图4的范例实施例的说明,在此不重复赘述。
在一范例实施例中,所述参数EV可以是对所述间隙值执行至少一逻辑操作(例如逻辑运算)而获得。在一范例实施例中,亦可以是直接以所述间隙值取代参数EV,而不需额外产生参数EV。
在一范例实施例中,边界检测电路13、43和/或63还可根据所述间隙值来执行一或多种操作,以改善信号S(in)的信号质量和/或提升对于信号S(in)的处理能力。以图4为例,边界检测电路43可根据所述间隙值调整等化器电路421和/或时脉数据回复电路422的设定参数、请求信号S(in)的发送端调整信号S(in)的质量(例如请求发送端调整信号S(in)的相位、频率和/或振幅等电气参数)、和/或指示等化器电路421从多组预设参数中择一使用。藉此,信号接收电路10、40和/或60的信号接收和/或处理能力可根据所测得的间隙值而提升。
在一范例实施例中,图1的信号接收电路10、图4的信号接收电路40和/或图6的信号接收电路60可设置于存储器存储装置中。在另一范例实施例中,图1的信号接收电路10、图4的信号接收电路40和/或图6的信号接收电路60亦可设置于其他类型的电子装置中,而不限于存储器存储装置。
图8是根据本发明的一范例实施例所示出的存储器存储装置的示意图。请参照图8,存储器存储装置80例如是固态硬盘(Solid State Drive,SSD)等包含可复写式非易失性存储器模块806的存储器存储装置。存储器存储装置80可以与一主机系统一起使用,而主机系统可将数据写入至存储器存储装置80或从存储器存储装置80中读取数据。例如,所提及的主机系统为可实质地与存储器存储装置80配合以存储数据的任意系统,例如,台式电脑、笔记本电脑、数字相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等。
存储器存储装置80包括连接接口单元802、存储器控制电路单元804及可复写式非易失性存储器模块806。连接接口单元802用于将存储器存储装置80连接至主机系统。在一范例实施例中,连接接口单元802是相容于串行高级技术附件(Serial AdvancedTechnology Attachment,SATA)标准。然而,必须了解的是,本发明不限于此,连接接口单元802亦可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCIExpress)标准、通用串行总线(Universal Serial Bus,USB)标准或其他适合的标准。连接接口单元802可与存储器控制电路单元804封装在一个芯片中,或者连接接口单元802也可以是布设于一包含存储器控制电路单元804的芯片外。
存储器控制电路单元804用以根据主机系统的指令在可复写式非易失性存储器模块806中进行数据的写入、读取与抹除等运作。在一范例实施例中,存储器控制电路单元804亦称为存储器控制器或快闪存储器控制器。
可复写式非易失性存储器模块806是连接至存储器控制电路单元804并且用以存储主机系统所写入的数据。可复写式非易失性存储器模块806可以是单阶存储单元(SingleLevel Cell,SLC)NAND型快闪存储器模块(即,一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即,一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即,一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Qual Level Cell,QLC)NAND型快闪存储器模块(即,一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
在一范例实施例中,图1的信号接收电路10、图4的信号接收电路40和/或图6的信号接收电路60可设置于图8的连接接口单元802、存储器控制电路单元804和/或可复写式非易失性存储器模块806中。在一范例实施例中,若图1的信号接收电路10、图4的信号接收电路40和/或图6的信号接收电路60是设置于连接接口单元802中,则信号S(in)可以是来自主机系统的信号(例如数据信号或任意信号)。
值得一提的是,图1、图4及图6所示出的电子电路结构仅为部分范例实施例中信号接收电路的示意图,而非用以限定本发明。在部分未提及的应用中,更多的电子元件可以被加入至所述信号接收电路中或替换部分电子元件,以提供额外、相同或相似的功能。此外,在部分未提及的应用中,所述信号接收电路内部的电路布局和/或元件连接关系也可以被适当地改变,以符合实务上的需求。
图9是根据本发明的一范例实施例所示出的信号产生方法的流程图。请参照图9,在步骤S901中,接收输入信号。在步骤S902中,经由调整电路调整所述输入信号。在步骤S903中,检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号。在步骤S904中,检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值。在步骤S905中,根据所述间隙值产生评估参数,以反映所述调整电路的状态。
然而,图9中各步骤已详细说明如上,在此便不再赘述。值得注意的是,图9中各步骤可以实作为多个程序码或是电路,本发明不加以限制。此外,图9的方法可以搭配以上范例实施例使用,也可以单独使用,本发明不加以限制。
综上所述,本发明的范例实施例提出检测输入信号中具有第一数据型态的第一信号与输入信号中具有第二数据型态的第二信号。接着,可获得所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值。然后,一个评估参数可根据此间隙值而产生。根据此评估参数,可在信号接收端快速地评估用于调整输入信号的调整电路的状态。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (20)
1.一种信号接收电路,包括:
接收电路,用以接收输入信号;
调整电路,连接至所述接收电路并用以调整所述输入信号;以及
边界检测电路,连接至所述接收电路并用以检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号,
其中所述边界检测电路还用以检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值,以反映所述调整电路的状态,
其中所述边界检测电路包括:
检测电路,用以检测所述第一信号边界于基准点上的第一基准值并检测所述第二信号边界于所述基准点上的第二基准值;以及
运算电路,连接至所述检测电路并用以根据所述第一基准值与所述第二基准值之间的差值获得所述间隙值。
2.根据权利要求1所述的信号接收电路,其中所述调整电路包括:
时脉数据回复电路,连接至所述接收电路及所述检测电路,
其中所述时脉数据回复电路用以对所述输入信号执行相位锁定并决定所述基准点所对应的取样点。
3.根据权利要求1所述的信号接收电路,其中所述边界检测电路还包括:
数字至模拟转换器,连接至所述检测电路与所述运算电路,
其中所述运算电路还用以指示所述数字至模拟转换器调整参考电压,
若所述参考电压等于所述第一信号边界于所述基准点上的电压值,所述检测电路还用以将所述参考电压决定为所述第一基准值,并且
若所述参考电压等于所述第二信号边界于所述基准点上的电压值,所述检测电路还用以将所述参考电压决定为所述第二基准值。
4.根据权利要求1所述的信号接收电路,其中所述边界检测电路还包括:
时脉调整电路,连接至所述检测电路与所述运算电路,
其中所述运算电路还用以指示所述时脉调整电路调整时脉信号的相位,
所述检测电路还用以使用调整后的所述时脉信号分别对所述第一信号边界与所述第二信号边界进行取样,以获得所述第一信号边界的第一转态点与所述第二信号边界的第二转态点,并且
所述检测电路分别根据所述第一转态点与所述第二转态点决定所述第一基准值与所述第二基准值。
5.根据权利要求1所述的信号接收电路,其中所述边界检测电路还包括:
数据型态判断电路,连接至所述调整电路并且用以检测所述输入信号中具有所述第一数据型态的所述第一信号与所述输入信号中具有所述第二数据型态的所述第二信号。
6.根据权利要求1所述的信号接收电路,其中所述调整电路包括:
等化器电路,连接至所述接收电路与所述边界检测电路并用以对所述输入信号进行补偿。
7.根据权利要求1所述的信号接收电路,其中所述边界检测电路还用以根据所述间隙值执行以下多个操作的至少其中之一:
调整所述调整电路的设定参数;
请求所述输入信号的发送端调整所述输入信号的质量;以及
指示所述调整电路从多组预设参数中择一使用。
8.一种存储器存储装置,包括:
连接接口单元,用以连接至主机系统;
可复写式非易失性存储器模块;
信号接收电路,设置于所述连接接口单元;以及
存储器控制电路单元,连接至所述连接接口单元、所述可复写式非易失性存储器模块及所述信号接收电路,
其中所述信号接收电路用以接收输入信号,
所述信号接收电路还用以经由调整电路调整所述输入信号,
所述信号接收电路还用以检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号,并且
所述信号接收电路还用以检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值,以反映所述调整电路的状态,
其中所述信号接收电路包括边界检测电路,
所述边界检测电路用以检测所述第一信号边界于基准点上的第一基准值并检测所述第二信号边界于所述基准点上的第二基准值,并且
所述边界检测电路还用以根据所述第一基准值与所述第二基准值之间的差值获得所述间隙值。
9.根据权利要求8所述的存储器存储装置,其中所述调整电路包括:
时脉数据回复电路,用以对所述输入信号执行相位锁定并决定所述基准点所对应的取样点。
10.根据权利要求8所述的存储器存储装置,其中所述边界检测电路更用以调整参考电压,
若所述参考电压等于所述第一信号边界于所述基准点上的电压值,所述边界检测电路还用以将所述参考电压决定为所述第一基准值,并且
若所述参考电压等于所述第二信号边界于所述基准点上的电压值,所述边界检测电路还用以将所述参考电压决定为所述第二基准值。
11.根据权利要求8所述的存储器存储装置,其中所述边界检测电路还用以指示时脉调整电路调整时脉信号的相位,
所述边界检测电路更用以使用调整后的所述时脉信号分别对所述第一信号边界与所述第二信号边界进行取样,以获得所述第一信号边界的第一转态点与所述第二信号边界的第二转态点,并且
所述边界检测电路还用以分别根据所述第一转态点与所述第二转态点决定所述第一基准值与所述第二基准值。
12.根据权利要求8所述的存储器存储装置,其中所述信号接收电路包括:
数据型态判断电路,连接至所述调整电路并且用以检测所述输入信号中具有所述第一数据型态的所述第一信号与所述输入信号中具有所述第二数据型态的所述第二信号。
13.根据权利要求8所述的存储器存储装置,其中所述调整电路包括:
等化器电路,用以对所述输入信号进行补偿。
14.根据权利要求8所述的存储器存储装置,其中所述信号接收电路还用以根据所述间隙值执行以下多个操作的至少其中之一:
调整所述调整电路的设定参数;
请求所述输入信号的发送端调整所述输入信号的质量;以及
指示所述调整电路从多组预设参数中择一使用。
15.一种信号接收方法,用于存储器存储装置,所述信号接收方法包括:
接收输入信号;
经由调整电路调整所述输入信号;
检测所述输入信号中具有第一数据型态的第一信号与所述输入信号中具有第二数据型态的第二信号;以及
检测所述第一信号的第一信号边界与所述第二信号的第二信号边界之间的间隙值,以反映所述调整电路的状态,
其中检测所述第一信号的所述第一信号边界与所述第二信号的所述第二信号边界之间的所述间隙值的步骤包括:
检测所述第一信号边界于基准点上的第一基准值并检测所述第二信号边界于所述基准点上的第二基准值;以及
根据所述第一基准值与所述第二基准值之间的差值获得所述间隙值。
16.根据权利要求15所述的信号接收方法,其中经由所述调整电路调整所述输入信号的步骤包括:
经由时脉数据回复电路对所述输入信号执行相位锁定并决定所述基准点所对应的取样点。
17.根据权利要求15所述的信号接收方法,其中检测所述第一信号边界于所述基准点上的所述第一基准值并检测所述第二信号边界于所述基准点上的所述第二基准值的步骤包括:
调整参考电压;
若所述参考电压等于所述第一信号边界于所述基准点上的电压值,将所述参考电压决定为所述第一基准值;以及
若所述参考电压等于所述第二信号边界于所述基准点上的电压值,将所述参考电压决定为所述第二基准值。
18.根据权利要求15所述的信号接收方法,其中检测所述第一信号边界于所述基准点上的所述第一基准值并检测所述第二信号边界于所述基准点上的所述第二基准值的步骤包括:
调整时脉信号的相位;
使用调整后的所述时脉信号分别对所述第一信号边界与所述第二信号边界进行取样,以获得所述第一信号边界的第一转态点与所述第二信号边界的第二转态点;以及
分别根据所述第一转态点与所述第二转态点决定所述第一基准值与所述第二基准值。
19.根据权利要求15所述的信号接收方法,其中经由所述调整电路调整所述输入信号的步骤包括:
由等化器电路对所述输入信号进行补偿。
20.根据权利要求15所述的信号接收方法,还包括根据所述间隙值执行以下多个操作的至少其中之一:
调整所述调整电路的设定参数;
请求所述输入信号的发送端调整所述输入信号的质量;以及
指示所述调整电路从多组预设参数中择一使用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911389273.9A CN113129950B (zh) | 2019-12-30 | 2019-12-30 | 信号接收电路、存储器存储装置及信号接收方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911389273.9A CN113129950B (zh) | 2019-12-30 | 2019-12-30 | 信号接收电路、存储器存储装置及信号接收方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113129950A CN113129950A (zh) | 2021-07-16 |
CN113129950B true CN113129950B (zh) | 2023-07-04 |
Family
ID=76767368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911389273.9A Active CN113129950B (zh) | 2019-12-30 | 2019-12-30 | 信号接收电路、存储器存储装置及信号接收方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113129950B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1719732A (zh) * | 2004-07-05 | 2006-01-11 | 友达光电股份有限公司 | 低电压差动信号的时脉数据回复装置及其方法 |
TW200910376A (en) * | 2007-07-02 | 2009-03-01 | Micron Technology Inc | Fractional-rate decision feedback equalization useful in a data transmission system |
CN101771636A (zh) * | 2009-01-07 | 2010-07-07 | 联发科技股份有限公司 | 自适应均衡装置及方法 |
TWI628927B (zh) * | 2017-02-20 | 2018-07-01 | 群聯電子股份有限公司 | 等化器調校方法、可適性等化器及記憶體儲存裝置 |
CN108595138A (zh) * | 2018-02-21 | 2018-09-28 | 友达光电股份有限公司 | 数据撷取方法及装置 |
CN109698003A (zh) * | 2017-10-23 | 2019-04-30 | 群联电子股份有限公司 | 等化器调校方法、信号接收电路及存储器存储装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6759742B2 (ja) * | 2016-06-16 | 2020-09-23 | 富士通株式会社 | 受信装置及び設定方法 |
-
2019
- 2019-12-30 CN CN201911389273.9A patent/CN113129950B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1719732A (zh) * | 2004-07-05 | 2006-01-11 | 友达光电股份有限公司 | 低电压差动信号的时脉数据回复装置及其方法 |
TW200910376A (en) * | 2007-07-02 | 2009-03-01 | Micron Technology Inc | Fractional-rate decision feedback equalization useful in a data transmission system |
CN101771636A (zh) * | 2009-01-07 | 2010-07-07 | 联发科技股份有限公司 | 自适应均衡装置及方法 |
TWI628927B (zh) * | 2017-02-20 | 2018-07-01 | 群聯電子股份有限公司 | 等化器調校方法、可適性等化器及記憶體儲存裝置 |
CN109698003A (zh) * | 2017-10-23 | 2019-04-30 | 群联电子股份有限公司 | 等化器调校方法、信号接收电路及存储器存储装置 |
CN108595138A (zh) * | 2018-02-21 | 2018-09-28 | 友达光电股份有限公司 | 数据撷取方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113129950A (zh) | 2021-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11862234B2 (en) | Memory device and operation method thereof | |
TWI580215B (zh) | 訊號調變方法、可適性等化器及記憶體儲存裝置 | |
CN108646984B (zh) | 一种dqs位置调整方法和装置 | |
US11495271B2 (en) | Receiver receiving multi-level signal, memory device including the same and method of receiving data using ihe same | |
US10326622B2 (en) | Equalizer tuning method, signal receiving circuit and a memory storage device | |
TWI628927B (zh) | 等化器調校方法、可適性等化器及記憶體儲存裝置 | |
CN106850476B (zh) | 均衡器调整方法、可适性均衡器及存储器存储装置 | |
CN106448719B (zh) | 信号调变方法、可适性均衡器及存储器存储装置 | |
TWI558150B (zh) | 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法 | |
TWI768275B (zh) | 訊號接收電路、記憶體儲存裝置及訊號接收方法 | |
CN113129950B (zh) | 信号接收电路、存储器存储装置及信号接收方法 | |
TWI739558B (zh) | 訊號接收電路、記憶體儲存裝置及等化器電路的校準方法 | |
JP2020136707A (ja) | 誤り率測定装置及び誤り率測定方法 | |
US11671287B2 (en) | Interconnect module, UFS system including the same, and method of operating the UFS system | |
CN109698003B (zh) | 等化器调校方法、信号接收电路及存储器存储装置 | |
CN111724834B (zh) | 均衡器电路、存储器存储装置及信号调整方法 | |
US11062781B1 (en) | Equalizer circuit, memory storage device and signal adjustment method | |
US11924008B2 (en) | Compensation circuit for adjusting ratio of coincidence counts of data patterns, and memory device including the same, and operating method thereof | |
CN112019225B (zh) | 信号接收电路、存储器存储装置及均衡器电路的校准方法 | |
US11756598B2 (en) | Electronic device for performing data alignment operation | |
CN113129977B (zh) | 信号接收电路、存储器存储装置及信号接收方法 | |
CN112309445B (zh) | 存储器接口电路、存储器存储装置及信号产生方法 | |
CN116301196A (zh) | 时钟控制电路模块、存储器存储装置及时钟控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |