JP2020136707A - 誤り率測定装置及び誤り率測定方法 - Google Patents

Abstract

【課題】クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる誤り率測定装置及び誤り率測定方法を提供する。【解決手段】ＰＡＭ４信号の電圧レベルの判別信号を出力する０／１判別器１１〜１３と、０／１判別器１２から出力された判別信号から再生クロックを生成するクロック再生回路２０と、０／１判別器１１〜１３から出力された判別信号からMiddle Eye測定信号を生成するデコード回路１５と、再生クロックのタイミングで測定されたMiddle Eye測定信号の電圧レベルに基づいてMiddle Eye測定信号の誤り率を算出する誤り率算出部３３と、を備え、誤り率算出部３３は、基準電圧Ｖｔｈ２が中電圧範囲において一定値に設定されるとともに、基準電圧Ｖｔｈ１が中電圧範囲において可変に設定される場合に、基準電圧Ｖｔｈ１の変化に応じたMiddle Eye測定信号のバスタブ曲線を作成する。【選択図】図４

Description

本発明は、誤り率測定装置及び誤り率測定方法に関し、特に、被試験対象（Device Under Test：ＤＵＴ）から出力されるＰＡＭ４信号のビット誤り率（Bit Error Rate：ＢＥＲ）を測定する誤り率測定装置及び誤り率測定方法に関する。

次世代５Ｇモバイル通信やクラウド通信サービスの普及により、データ通信トラフィックの更なる増大が予想されている。これに伴い、そのインフラとなるデータセンタなどでは、高速化に加えて、ＰＡＭ４信号などの多値変調信号を用いて伝送容量を拡張することが検討されている。

上記のようなデータセンタを構成する機器の品質評価に際しては、ＤＵＴから送信されたパルスパターン信号と、ＤＵＴから送信されるべき既知のパルスパターン信号とを比較してビットの誤りを検出する誤り率測定装置が用いられる。

ＰＡＭ４信号は、図１３（ａ）に示すように、"００"，"０１"，"１０"，"１１"からなる４つのシンボルで構成されている。これらのシンボルの最上位ビットはＭＳＢ（Most Significant Bit）、最下位ビットはＬＳＢ（Least Significant Bit）と呼ばれる。図１４は、ＰＡＭ４信号をシンボル単位で重ね合わせることによって得られるアイパターンの一例を示している。３つのアイパターンの開口の電圧範囲は、電圧レベルの高い方からそれぞれ高電圧範囲Ｈ１、中電圧範囲Ｈ２、低電圧範囲Ｈ３に分けられる。なお、以降では、高電圧範囲Ｈ１のアイパターンの開口を「Upper Eye」、中電圧範囲Ｈ２のアイパターンの開口を「Middle Eye」、低電圧範囲Ｈ３のアイパターンの開口を「Lower Eye」とも称する。

ＰＡＭ４信号のＢＥＲを測定するためには、まず、高電圧範囲Ｈ１、中電圧範囲Ｈ２、低電圧範囲Ｈ３に対して基準電圧Ｖｔｈ１，Ｖｈｔ２，Ｖｔｈ３をそれぞれ設定して、ＰＡＭ４信号からＭＳＢ及びＬＳＢのビット列信号を切り出すことになる。ここで、ＭＳＢのビット列信号は、基準電圧Ｖｔｈ２により図１３（ｂ）に示すように切り出される。具体的には、ＰＡＭ４信号の電圧レベルが基準電圧Ｖｔｈ２以上である場合にはＭＳＢのビット列信号の値として「１」が得られ、ＰＡＭ４信号の電圧レベルが基準電圧Ｖｔｈ２未満である場合にはＭＳＢのビット列信号の値として「０」が得られる。

また、ＬＳＢのビット列信号は、基準電圧Ｖｔｈ１，Ｖｔｈ３により図１３（ｃ）に示すように切り出される。具体的には、ＰＡＭ４信号の電圧レベルが基準電圧Ｖｔｈ２未満かつ基準電圧Ｖｔｈ３以上である場合にはＬＳＢのビット列信号の値として「１」が得られ、ＰＡＭ４信号の電圧レベルが基準電圧Ｖｔｈ２未満かつ基準電圧Ｖｔｈ３未満の場合にはＬＳＢのビット列信号の値として「０」が得られる。一方、ＰＡＭ４信号の電圧レベルが基準電圧Ｖｔｈ２以上かつ基準電圧Ｖｔｈ１以上である場合にはＬＳＢのビット列信号の値として「１」が得られ、ＰＡＭ４信号の電圧レベルが基準電圧Ｖｔｈ２以上かつ基準電圧Ｖｔｈ１未満の場合にはＬＳＢのビット列信号の値として「０」が得られる。

図１５に示すように、ＰＡＭ４信号を被測定信号とする従来の誤り率測定装置は、ＰＡＭ４デコーダ７０と、クロック再生回路７１と、誤り検出部７２と、を主に備える。ＰＡＭ４デコーダ７０は、被測定信号のＭＳＢのビット列信号をＭＳＢチャンネル（ＭＳＢ ＣＨ）から出力するとともに、被測定信号のＬＳＢのビット列信号をＬＳＢチャンネル（ＬＳＢ ＣＨ）から出力するようになっている。クロック再生回路７１は、ＰＡＭ４デコーダ７０のＭＳＢ ＣＨから出力されたＭＳＢのビット列信号からクロックを再生して再生クロックＣＬＫとして出力するようになっている。誤り検出部７２は、クロック再生回路７１から出力された再生クロックＣＬＫのタイミングで、ＭＳＢ及びＬＳＢのビット列信号のデータを取得し、取得したこれらのデータに基づいて被測定信号のＢＥＲを測定するようになっている。

ところで、上述したＰＡＭ４信号のＢＥＲを精度良く測定するためには、あらかじめ基準電圧Ｖｔｈ１〜Ｖｔｈ３を最適値に設定しておく必要がある。この最適値は、各基準電圧Ｖｔｈ１〜Ｖｔｈ３を掃引しながら図１６に示すようなバスタブ曲線を測定し、ＢＥＲが最小になる各基準電圧Ｖｔｈ１〜Ｖｔｈ３の値を探索することで決定することができる（例えば、特許文献１参照）。

特表２０１７−５１２０１７号公報

しかしながら、ＭＳＢのビット列信号からクロックを再生する図１５に示したような系において、Middle Eyeに関するバスタブ曲線の作成のために基準電圧Ｖｔｈ２が掃引されると、ＭＳＢのビット列信号からクロックを再生できなくなり、クロックロスが発生してMiddle Eyeを解析できなくなるという問題があった。

本発明は、このような従来の課題を解決するためになされたものであって、クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる誤り率測定装置及び誤り率測定方法を提供することを目的とする。

上記課題を解決するために、本発明に係る誤り率測定装置は、３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲、中電圧範囲、低電圧範囲であるＰＡＭ４信号の誤りを検出する誤り率測定装置であって、前記ＰＡＭ４信号の電圧レベルが第１の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第１の０／１判別器と、前記ＰＡＭ４信号の電圧レベルが第２の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第２の０／１判別器と、前記ＰＡＭ４信号の電圧レベルが第３の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第３の０／１判別器と、前記第２の０／１判別器から出力された判別信号からクロックを再生して再生クロックとして出力するクロック再生回路と、前記第１〜前記第３の０／１判別器からそれぞれ出力された判別信号から前記ＰＡＭ４信号のＭＳＢのビット列信号を含む複数のビット列信号を生成するデコード回路と、前記デコード回路から出力された前記ＭＳＢのビット列信号の電圧レベルを前記再生クロックのタイミングで測定するレベル測定部と、前記レベル測定部により測定された電圧レベルに基づいて、前記ＭＳＢのビット列信号の誤り率を算出する誤り率算出部と、前記第１〜前記第３の基準電圧をそれぞれ前記第１〜前記第３の０／１判別器に設定する基準電圧設定部と、を備え、前記誤り率算出部は、前記基準電圧設定部により、前記第２の基準電圧が前記中電圧範囲において一定値に設定されるとともに、前記第１の基準電圧が前記中電圧範囲において可変に設定される場合に、前記第１の基準電圧の変化に応じた前記ＭＳＢのビット列信号の誤り率の変化を示すバスタブ曲線を作成する構成である。

この構成により、本発明に係る誤り率測定装置は、クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる。

また、本発明に係る誤り率測定装置においては、前記デコード回路は、前記第２の０／１判別器からの判別信号と、前記第３の０／１判別器からの判別信号との排他的論理和を出力するＥＸＯＲ回路と、前記第１の０／１判別器からの判別信号と、前記ＥＸＯＲ回路の出力との論理和を出力するＯＲ回路と、を有し、前記ＯＲ回路は、前記基準電圧設定部により、前記第３の基準電圧が前記中電圧範囲において前記第２の基準電圧と等しい一定値に設定される場合に、前記第１の０／１判別器からの判別信号を前記ＭＳＢのビット列信号として前記レベル測定部に出力する構成であってもよい。

また、本発明に係る誤り率測定装置は、３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲、中電圧範囲、低電圧範囲であるＰＡＭ４信号の誤りを検出する誤り率測定装置であって、前記ＰＡＭ４信号の電圧レベルが第１の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第１の０／１判別器と、前記ＰＡＭ４信号の電圧レベルが第２の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第２の０／１判別器と、前記ＰＡＭ４信号の電圧レベルが第３の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第３の０／１判別器と、前記第２の０／１判別器から出力された判別信号からクロックを再生して再生クロックとして出力するクロック再生回路と、前記第１〜前記第３の０／１判別器からそれぞれ出力された判別信号から前記ＰＡＭ４信号のＭＳＢのビット列信号を含む複数のビット列信号を生成するデコード回路と、前記デコード回路から出力された前記ＭＳＢのビット列信号の電圧レベルを前記再生クロックのタイミングで測定するレベル測定部と、前記レベル測定部により測定された電圧レベルに基づいて、前記ＭＳＢのビット列信号の誤り率を算出する誤り率算出部と、前記第１〜前記第３の基準電圧をそれぞれ前記第１〜前記第３の０／１判別器に設定する基準電圧設定部と、を備え、前記誤り率算出部は、前記基準電圧設定部により、前記第２の基準電圧が前記中電圧範囲において一定値に設定されるとともに、前記第３の基準電圧が前記中電圧範囲において可変に設定される場合に、前記第３の基準電圧の変化に応じた前記ＭＳＢのビット列信号の誤り率の変化を示すバスタブ曲線を作成する構成である。

この構成により、本発明に係る誤り率測定装置は、クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる。

また、本発明に係る誤り率測定装置においては、前記デコード回路は、前記第１の０／１判別器からの判別信号と、前記第２の０／１判別器からの判別信号との否定排他的論理和を出力するＥＸＮＯＲ回路と、前記第３の０／１判別器からの判別信号と、前記ＥＸＮＯＲ回路の出力との論理積を出力するＡＮＤ回路と、を有し、前記ＡＮＤ回路は、前記基準電圧設定部により、前記第１の基準電圧が前記中電圧範囲において前記第２の基準電圧と等しい一定値に設定される場合に、前記第３の０／１判別器からの判別信号を前記ＭＳＢのビット列信号として前記レベル測定部に出力する構成であってもよい。

また、本発明に係る誤り率測定方法は、３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲、中電圧範囲、低電圧範囲であるＰＡＭ４信号の誤りを検出する誤り率測定方法であって、前記ＰＡＭ４信号の電圧レベルが第１の基準電圧以上である場合に判別信号として１を第１の０／１判別器から出力し、それ以外の場合に判別信号として０を前記第１の０／１判別器から出力する第１の０／１判別ステップと、前記ＰＡＭ４信号の電圧レベルが第２の基準電圧以上である場合に判別信号として１を第２の０／１判別器から出力し、それ以外の場合に判別信号として０を前記第２の０／１判別器から出力する第２の０／１判別ステップと、前記ＰＡＭ４信号の電圧レベルが第３の基準電圧以上である場合に判別信号として１を第３の０／１判別器から出力し、それ以外の場合に判別信号として０を前記第３の０／１判別器から出力する第３の０／１判別ステップと、前記第２の０／１判別器から出力された判別信号からクロックを再生して再生クロックとして出力するクロック再生ステップと、前記第１〜前記第３の０／１判別器からそれぞれ出力された判別信号から前記ＰＡＭ４信号のＭＳＢのビット列信号を含む複数のビット列信号を生成するデコードステップと、前記デコードステップから出力された前記ＭＳＢのビット列信号の電圧レベルを前記再生クロックのタイミングで測定するレベル測定ステップと、前記レベル測定ステップにより測定された電圧レベルに基づいて、前記ＭＳＢのビット列信号の誤り率を算出する誤り率算出ステップと、前記第１〜前記第３の基準電圧をそれぞれ前記第１〜前記第３の０／１判別器に設定する基準電圧設定ステップと、を備え、前記誤り率算出ステップは、前記基準電圧設定ステップにより、前記第２の基準電圧が前記中電圧範囲において一定値に設定されるとともに、前記第１の基準電圧が前記中電圧範囲において可変に設定される場合に、前記第１の基準電圧の変化に応じた前記ＭＳＢのビット列信号の誤り率の変化を示すバスタブ曲線を作成する構成である。

この構成により、本発明に係る誤り率測定方法は、クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる。

また、本発明に係る誤り率測定方法においては、前記デコードステップは、前記第２の０／１判別器からの判別信号と、前記第３の０／１判別器からの判別信号との排他的論理和を出力するＥＸＯＲステップと、前記第１の０／１判別器からの判別信号と、前記ＥＸＯＲステップの出力との論理和を出力するＯＲステップと、を含み、前記ＯＲステップは、前記基準電圧設定ステップにより、前記第３の基準電圧が前記中電圧範囲において前記第２の基準電圧と等しい一定値に設定される場合に、前記第１の０／１判別器からの判別信号を前記ＭＳＢのビット列信号として前記レベル測定ステップに出力する構成であってもよい。

また、本発明に係る誤り率測定方法は、３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲、中電圧範囲、低電圧範囲であるＰＡＭ４信号の誤りを検出する誤り率測定方法であって、前記ＰＡＭ４信号の電圧レベルが第１の基準電圧以上である場合に判別信号として１を第１の０／１判別器から出力し、それ以外の場合に判別信号として０を前記第１の０／１判別器から出力する第１の０／１判別ステップと、前記ＰＡＭ４信号の電圧レベルが第２の基準電圧以上である場合に判別信号として１を第２の０／１判別器から出力し、それ以外の場合に判別信号として０を前記第２の０／１判別器から出力する第２の０／１判別ステップと、前記ＰＡＭ４信号の電圧レベルが第３の基準電圧以上である場合に判別信号として１を第３の０／１判別器から出力し、それ以外の場合に判別信号として０を前記第３の０／１判別器から出力する第３の０／１判別ステップと、前記第２の０／１判別器から出力された判別信号からクロックを再生して再生クロックとして出力するクロック再生ステップと、前記第１〜前記第３の０／１判別器からそれぞれ出力された判別信号から前記ＰＡＭ４信号のＭＳＢのビット列信号を含む複数のビット列信号を生成するデコードステップと、前記デコードステップから出力された前記ＭＳＢのビット列信号の電圧レベルを前記再生クロックのタイミングで測定するレベル測定ステップと、前記レベル測定ステップにより測定された電圧レベルに基づいて、前記ＭＳＢのビット列信号の誤り率を算出する誤り率算出ステップと、前記第１〜前記第３の基準電圧をそれぞれ前記第１〜前記第３の０／１判別器に設定する基準電圧設定ステップと、を備え、前記誤り率算出ステップは、前記基準電圧設定ステップにより、前記第２の基準電圧が前記中電圧範囲において一定値に設定されるとともに、前記第３の基準電圧が前記中電圧範囲において可変に設定される場合に、前記第３の基準電圧の変化に応じた前記ＭＳＢのビット列信号の誤り率の変化を示すバスタブ曲線を作成する構成である。

この構成により、本発明に係る誤り率測定方法は、クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる。

また、本発明に係る誤り率測定方法においては、前記デコードステップは、前記第１の０／１判別器からの判別信号と、前記第２の０／１判別器からの判別信号との否定排他的論理和を出力するＥＸＮＯＲステップと、前記第３の０／１判別器からの判別信号と、前記ＥＸＮＯＲステップの出力との論理積を出力するＡＮＤステップと、を含み、前記ＡＮＤステップは、前記基準電圧設定ステップにより、前記第１の基準電圧が前記中電圧範囲において前記第２の基準電圧と等しい一定値に設定される場合に、前記第３の０／１判別器からの判別信号を前記ＭＳＢのビット列信号として前記レベル測定ステップに出力する構成であってもよい。

本発明は、クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる誤り率測定装置及び誤り率測定方法を提供するものである。

本発明の第１の実施形態に係る誤り率測定装置の構成を示すブロック図（その１）である。 本発明の第１の実施形態に係る誤り率測定装置が備えるＰＡＭ４デコーダにおけるＰＡＭ４信号と基準電圧と出力の関係を示す図である。 本発明の第１の実施形態に係る誤り率測定装置が備えるＰＡＭ４デコーダの真理値表を示す図である。 本発明の第１の実施形態に係る誤り率測定装置の構成を示すブロック図（その２）である。 本発明の第１の実施形態に係る誤り率測定装置を用いる誤り率測定方法の処理を示すフローチャート（その１）である。 本発明の第１の実施形態に係る誤り率測定装置を用いる誤り率測定方法の処理を示すフローチャート（その２）である。 本発明の第１の実施形態に係る誤り率測定装置を用いる誤り率測定方法の処理を示すフローチャート（その３）である。 本発明の第２の実施形態に係る誤り率測定装置の構成を示すブロック図である。 本発明の第２の実施形態に係る誤り率測定装置が備えるＰＡＭ４デコーダの真理値表を示す図である。 本発明の第２の実施形態に係る誤り率測定装置を用いる誤り率測定方法の処理を示すフローチャート（その１）である。 本発明の第２の実施形態に係る誤り率測定装置を用いる誤り率測定方法の処理を示すフローチャート（その２）である。 本発明の第２の実施形態に係る誤り率測定装置を用いる誤り率測定方法の処理を示すフローチャート（その３）である。 ＭＳＢのビット列信号とＬＳＢのビット列信号の合成によって生成されるＰＡＭ４信号の一例を示す図である。 ＰＡＭ４信号のアイパターンを示す図である。 従来の誤り率測定装置の構成を示すブロック図である。 基準電圧の変化に応じたＰＡＭ４信号のＢＥＲの変化を示すバスタブ曲線の一例を示す図である。

以下、本発明に係る誤り率測定装置及び誤り率測定方法の実施形態について、図面を用いて説明する。本発明は、図１４に示すように、３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲Ｈ１、中電圧範囲Ｈ２、低電圧範囲Ｈ３であるＰＡＭ４信号の誤りを検出する誤り率測定装置及び誤り率測定方法に関するものである。

（第１の実施形態）
図１に示すように、本発明の第１の実施形態に係る誤り率測定装置１００は、ＤＵＴ２００から出力されるＰＡＭ４信号の誤りを検出するものであって、ＰＡＭ４デコーダ１０と、クロック再生回路２０と、誤り検出部３０と、表示部４０と、操作部５０と、制御部６０と、を備える。

ＤＵＴ２００は、誤り率測定装置１００に被測定信号としてのＰＡＭ４信号を出力するようになっている。ＤＵＴ２００が対応する規格の例としては、PCI Express（登録商標）、ＵＳＢ（登録商標）（Universal Serial Bus）、ＣＥＩ（Common Electrical Interface）、Ethernet（登録商標）、InfiniBandなどが挙げられる。

ＰＡＭ４デコーダ１０は、ＤＵＴ２００から出力されたＰＡＭ４信号から複数のビット列信号を生成するものであり、第１の０／１判別器１１と、第２の０／１判別器１２と、第３の０／１判別器１３と、基準電圧設定部１４と、デコード回路１５と、を含む。第１〜第３の０／１判別器１１〜１３は、ＰＡＭ４信号が伝送される伝送路に対して並列接続される。

第１の０／１判別器１１は、ＤＵＴ２００から入力されたＰＡＭ４信号の０／１を第１の基準電圧Ｖｔｈ１との比較によって判別するようになっている。すなわち、第１の０／１判別器１１は、図１４に示すように、ＰＡＭ４信号の電圧レベルと第１の基準電圧Ｖｔｈ１とを比較し、ＰＡＭ４信号の電圧レベルが第１の基準電圧Ｖｔｈ１以上である場合にＤ１＝「１」を判別信号として出力し、ＰＡＭ４信号の電圧レベルが第１の基準電圧Ｖｔｈ１未満である場合にＤ１＝「０」を判別信号として出力する。

第２の０／１判別器１２は、ＤＵＴ２００から入力されたＰＡＭ４信号の０／１を第２の基準電圧Ｖｔｈ２との比較によって判別するようになっている。すなわち、第２の０／１判別器１２は、図１４に示すように、ＰＡＭ４信号の電圧レベルと第２の基準電圧Ｖｔｈ２とを比較し、ＰＡＭ４信号の電圧レベルが第２の基準電圧Ｖｔｈ２以上である場合にＤ２＝「１」を判別信号として出力し、ＰＡＭ４信号の電圧レベルが第２の基準電圧Ｖｔｈ２未満である場合にＤ２＝「０」を判別信号として出力する。

第３の０／１判別器１３は、ＤＵＴ２００から入力されたＰＡＭ４信号の０／１を第３の基準電圧Ｖｔｈ３との比較によって判別するようになっている。すなわち、第３の０／１判別器１３は、図１４に示すように、ＰＡＭ４信号の電圧レベルと第３の基準電圧Ｖｔｈ３とを比較し、ＰＡＭ４信号の電圧レベルが第３の基準電圧Ｖｔｈ３以上である場合にＤ３＝「１」を判別信号として出力し、ＰＡＭ４信号の電圧レベルが第３の基準電圧Ｖｔｈ３未満である場合にＤ３＝「０」を判別信号として出力する。

基準電圧設定部１４は、第１〜第３の基準電圧Ｖｔｈ１〜Ｖｔｈ３をそれぞれ第１〜第３の０／１判別器１１〜１３に設定するようになっている。

デコード回路１５は、論理回路で構成されるものであって、第１〜第３の０／１判別器１１〜１３からそれぞれ出力された判別信号Ｄ１〜Ｄ３から複数のビット列信号を生成するようになっている。例えば、デコード回路１５は、第２の０／１判別器１２からの判別信号Ｄ２と、第３の０／１判別器１３からの判別信号Ｄ３との排他的論理和を出力するＥＸＯＲ回路１５ａと、第１の０／１判別器１１からの判別信号Ｄ１と、ＥＸＯＲ回路１５ａの出力との論理和を出力するＯＲ回路１５ｂと、を有する。

ＯＲ回路１５ｂは、図１４に示すように、基準電圧設定部１４により、第１〜第３の基準電圧Ｖｔｈ１〜Ｖｔｈ３がそれぞれ高電圧範囲Ｈ１、中電圧範囲Ｈ２、低電圧範囲Ｈ３の例えば中心電圧付近に設定される場合には、ＰＡＭ４信号のＬＳＢのビット列信号をＬＳＢチャンネル（ＬＳＢ ＣＨ）から出力する。

また、デコード回路１５は、図１４に示すように、基準電圧設定部１４により、第２の基準電圧Ｖｔｈ２が中電圧範囲Ｈ２の例えば中心電圧付近に設定される場合には、ＰＡＭ４信号のＭＳＢのビット列信号（判別信号Ｄ２）をＭＳＢチャンネル（ＭＳＢ ＣＨ）から出力する。

クロック再生回路２０は、第２の０／１判別器１２から出力された判別信号Ｄ２からクロックを再生して再生クロックＣＬＫとして出力するようになっている。

誤り検出部３０は、デコード回路１５のＭＳＢ ＣＨ及びＬＳＢ ＣＨから出力されるビット列信号の誤りを検出するものであり、レベル測定部３１と、比較用パターン発生部３２と、誤り率算出部３３と、を含む。

レベル測定部３１は、デコード回路１５のＭＳＢ ＣＨから出力されたビット列信号の電圧レベルを、クロック再生回路２０から出力された再生クロックＣＬＫのタイミングで測定するようになっている。また、レベル測定部３１は、デコード回路１５のＬＳＢ ＣＨから出力されたビット列信号の電圧レベルを、クロック再生回路２０から出力された再生クロックＣＬＫのタイミングで測定するようになっている。

比較用パターン発生部３２は、ＤＵＴ２００から出力されるＰＡＭ４信号に応じて、デコード回路１５のＭＳＢ ＣＨ及びＬＳＢ ＣＨから出力されるべき既知のビット列信号（以下、「比較用パルスパターン信号」とも称する）をそれぞれ発生させるようになっている。図１は、比較用パターン発生部３２が、誤り率算出部３３のＭＳＢ ＣＨにＭＳＢのビット列信号を出力するとともに、誤り率算出部３３のＬＳＢ ＣＨにＬＳＢのビット列信号を出力する例を示している。

誤り率算出部３３は、レベル測定部３１により測定された電圧レベルと、比較用パターン発生部３２から出力された比較用パルスパターン信号との比較に基づいて、デコード回路１５のＭＳＢ ＣＨ及びＬＳＢ ＣＨから出力されたビット列信号に含まれる誤りビットの数をカウントして、それらのビット列信号のＢＥＲをそれぞれ算出するようになっている。

以下、本実施形態に係る誤り率測定装置１００が、デコード回路１５のＬＳＢ ＣＨから出力されるビット列信号に関してバスタブ曲線を作成する場合の動作例について、図２〜図４等を参照しながら説明する。この場合、図２に示すように、基準電圧設定部１４は、第２の基準電圧Ｖｔｈ２と第３の基準電圧Ｖｔｈ３とを中電圧範囲Ｈ２の例えば中心電圧付近の互いに等しい一定値に設定し、第１の基準電圧Ｖｔｈ１を中電圧範囲Ｈ２において可変に設定（掃引）する。

図３の真理値表に示すように、ＥＸＯＲ回路１５ａは、第２の基準電圧Ｖｔｈ２と第３の基準電圧Ｖｔｈ３とが等しい場合（すなわち、Ｄ２＝Ｄ３）、ＯＲ回路１５ｂの一方の入力Ａに常に「０」を出力する。また、ＯＲ回路１５ｂは、入力Ａに常に「０」が入力されるため、常に判別信号Ｄ１の値をそのまま出力する。つまり、ＯＲ回路１５ｂは、図４に示すように、基準電圧設定部１４により、第３の基準電圧Ｖｔｈ３が中電圧範囲Ｈ２において第２の基準電圧Ｖｔｈ２と等しい一定値に設定されるとともに、第１の基準電圧Ｖｔｈ１が中電圧範囲Ｈ２において可変に設定される場合に、第１の０／１判別器１１からの判別信号Ｄ１をMiddle Eye測定信号（ＭＳＢのビット列信号）として、ＬＳＢ ＣＨからレベル測定部３１に出力するようになっている。このとき、比較用パターン発生部３２は、誤り率算出部３３のＬＳＢ ＣＨに、比較用パルスパターン信号としてＭＳＢのビット列信号を出力する。

また、第２の基準電圧Ｖｔｈ２が中電圧範囲Ｈ２の例えば中心電圧付近で固定されていることにより、デコード回路１５は、クロック再生用の判別信号Ｄ２をＭＳＢ ＣＨからクロック再生回路２０に出力する。

誤り率算出部３３は、レベル測定部３１のＬＳＢ ＣＨから出力されたMiddle Eye測定信号の電圧レベルと、比較用パターン発生部３２のＬＳＢ ＣＨから出力された比較用パルスパターン信号としてのＭＳＢのビット列信号との比較に基づいて、第１の基準電圧Ｖｔｈ１の変化に応じたMiddle Eye測定信号のＢＥＲの変化を示す図１６のようなバスタブ曲線を作成する。なお、図１６におけるエラーフリー区間とは、あらかじめ設定される測定時間内に誤り率算出部３３において誤りビットが検出できない区間を示すものである。

表示部４０は、例えばＬＣＤやＣＲＴなどの表示機器で構成され、制御部６０から出力される制御信号に応じて、誤り率算出部３３により作成されたバスタブ曲線などの各種表示内容を表示するようになっている。さらに、表示部４０は、各種条件を設定するためのボタン、ソフトキー、プルダウンメニュー、テキストボックスなどの操作対象の表示を行うようになっている。

操作部５０は、ユーザによる操作入力を受け付けるためのものであり、例えば表示部４０に設けられたタッチパネルで構成される。あるいは、操作部５０は、キーボード又はマウスのような入力デバイスを含んで構成されてもよい。また、操作部５０は、リモートコマンドなどによる遠隔制御を行う外部制御装置で構成されてもよい。操作部５０への操作入力は、制御部６０により検知されるようになっている。例えば、操作部５０により、第１〜第３の０／１判別器１１〜１３の第１〜第３の基準電圧Ｖｔｈ１〜Ｖｔｈ３をユーザが任意に設定することなどが可能である。

制御部６０は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ、ＨＤＤなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、誤り率測定装置１００を構成する上記各部の動作を制御する。また、制御部６０は、ＲＯＭ等に記憶された所定のプログラムをＲＡＭに移して実行することにより、誤り率算出部３３をソフトウェア的に構成することが可能である。なお、誤り率算出部３３は、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）などのディジタル回路で構成することも可能である。あるいは、誤り率算出部３３は、ディジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。

以下、本実施形態の誤り率測定装置１００を用いる誤り率測定方法について、図５及び図６のフローチャートを参照しながらその処理の一例を説明する。

まず、基準電圧設定部１４は、第２の基準電圧Ｖｔｈ２と第３の基準電圧Ｖｔｈ３とを中電圧範囲Ｈ２の例えば中心電圧付近の互いに等しい一定値として、それぞれ第２及び第３の０／１判別器１２，１３に設定する（基準電圧設定ステップＳ１）。

次に、基準電圧設定部１４は、中電圧範囲Ｈ２における第１の基準電圧Ｖｔｈ１の初期値を第１の０／１判別器１１に設定する（基準電圧設定ステップＳ２）。

次に、ＤＵＴ２００は、被測定信号としてのＰＡＭ４信号を誤り率測定装置１００に送信する（ステップＳ３）。

次に、第１の０／１判別器１１は、判別信号Ｄ１としてMiddle Eye測定信号を出力する（第１の０／１判別ステップＳ４）。また、第２の０／１判別器１２は、判別信号Ｄ２を出力する（第２の０／１判別ステップＳ５）。また、第３の０／１判別器１３は、判別信号Ｄ３を出力する（第３の０／１判別ステップＳ６）。

次に、クロック再生回路２０は、第２の０／１判別器１２から出力された判別信号Ｄ２からクロックを再生して再生クロックＣＬＫとして出力する（クロック再生ステップＳ７）。

次に、デコード回路１５は、第１〜第３の０／１判別器１１〜１３からそれぞれ出力された判別信号Ｄ１〜Ｄ３から被測定信号のＭＳＢのビット列信号を含む複数のビット列信号を生成する。すなわち、デコード回路１５は、第２の基準電圧Ｖｔｈ２により得られた被測定信号のＭＳＢのビット列信号をＭＳＢ ＣＨから出力するとともに、第１の基準電圧Ｖｔｈ１により得られたMiddle Eye測定信号（ＭＳＢのビット列信号）をＬＳＢ ＣＨから出力する（デコードステップＳ８）。

次に、レベル測定部３１は、デコードステップＳ８でＭＳＢ ＣＨから出力されたＭＳＢのビット列信号の電圧レベルと、デコードステップＳ８でＬＳＢ ＣＨから出力されたMiddle Eye測定信号の電圧レベルを、クロック再生ステップＳ７から出力された再生クロックＣＬＫのタイミングで測定する（レベル測定ステップＳ９）。

次に、比較用パターン発生部３２は、誤り率算出部３３のＭＳＢ ＣＨ及びＬＳＢ ＣＨに比較用パルスパターン信号としてＭＳＢのビット列信号を出力する（ステップＳ１０）。

次に、誤り率算出部３３は、レベル測定ステップＳ９により測定された電圧レベルと、ステップＳ１０から出力された比較用パルスパターン信号との比較に基づいて、デコード回路１５のＭＳＢ ＣＨから出力されたＭＳＢのビット列信号のＢＥＲと、ＬＳＢ ＣＨから出力されたMiddle Eye測定信号のＢＥＲをそれぞれ算出する（誤り率算出ステップＳ１１）。

次に、制御部６０は、全ての第１の基準電圧Ｖｔｈ１についてステップＳ１１までの処理が実行されたか否かを判断する（ステップＳ１２）。全ての第１の基準電圧Ｖｔｈ１についてステップＳ１１までの処理が実行されていない場合には、制御部６０は、ステップＳ１３の処理を実行する。一方、全ての第１の基準電圧Ｖｔｈ１についてステップＳ１１までの処理が実行された場合には、制御部６０は、ステップＳ１４の処理を実行する。

ステップＳ１３において基準電圧設定部１４は、中電圧範囲Ｈ２における新たな第１の基準電圧Ｖｔｈ１を第１の０／１判別器１１に設定する（基準電圧設定ステップＳ１３）。次に、制御部６０は、再びステップＳ４以降の処理を実行する。

ステップＳ１４において誤り率算出部３３は、ステップＳ１１で得られた全ての第１の基準電圧Ｖｔｈ１についてのMiddle Eye測定信号のＢＥＲに基づいて、第１の基準電圧Ｖｔｈ１の変化に応じたMiddle Eye測定信号のＢＥＲの変化を示すバスタブ曲線を作成する（誤り率算出ステップＳ１４）。

次に、表示部４０は、誤り率算出ステップＳ１４で作成されたバスタブ曲線を表示する（ステップＳ１５）。

以下、図７のフローチャートを参照しながら、図５のデコードステップＳ８の処理の一例を説明する。

まず、ＥＸＯＲ回路１５ａは、第２の０／１判別器１２からの判別信号Ｄ２と、第３の０／１判別器１３からの判別信号Ｄ３との排他的論理和として「０」を出力する（ＥＸＯＲステップＳ４１）。

次に、ＯＲ回路１５ｂは、第１の０／１判別器１１からの判別信号Ｄ１と、ＥＸＯＲステップＳ４１の出力との論理和として判別信号Ｄ１を出力する（ＯＲステップＳ４２）。つまり、ＯＲステップＳ４２は、基準電圧設定ステップＳ１により、第２の基準電圧Ｖｔｈ２と第３の基準電圧Ｖｔｈ３とが中電圧範囲Ｈ２において互いに等しい一定値に設定されることにより、Middle Eye測定信号（判別信号Ｄ１）をレベル測定ステップＳ９に出力する。

以上説明したように、本実施形態に係る誤り率測定装置１００は、クロック再生に関わる第２の基準電圧Ｖｔｈ２を中電圧範囲Ｈ２において一定値に固定した状態で、第１の基準電圧Ｖｔｈ１を中電圧範囲Ｈ２において可変に設定できるため、クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる。

より詳細には、本実施形態に係る誤り率測定装置１００は、中電圧範囲Ｈ２において第３の基準電圧Ｖｔｈ３が第２の基準電圧Ｖｔｈ２と等しい一定値に設定されることにより、クロック再生用の判別信号Ｄ２をＭＳＢ ＣＨに供給しつつ、ＬＳＢ ＣＨでMiddle Eye測定信号を解析することができる。

（第２の実施形態）
続いて、本発明の第２の実施形態に係る誤り率測定装置１１０について図面を参照しながら説明する。なお、第１の実施形態と同様の構成については適宜説明を省略する。また、第１の実施形態と同様の動作についても適宜説明を省略する。図８に示すように、本実施形態においては、ＰＡＭ４デコーダ１０の構成が第１の実施形態と異なっている。

本実施形態のＰＡＭ４デコーダ１０が備えるデコード回路１６は、論理回路で構成されるものであって、第１〜第３の０／１判別器１１〜１３からそれぞれ出力された判別信号Ｄ１〜Ｄ３から複数のビット列信号を生成するようになっている。例えば、デコード回路１６は、第１の０／１判別器１１からの判別信号Ｄ１と、第２の０／１判別器１２からの判別信号Ｄ２との否定排他的論理和を出力するＥＸＮＯＲ回路１６ａと、第３の０／１判別器１３からの判別信号Ｄ３と、ＥＸＮＯＲ回路１６ａの出力との論理積を出力するＡＮＤ回路１６ｂと、を有する。

ＡＮＤ回路１６ｂは、基準電圧設定部１４により、第１〜第３の基準電圧Ｖｔｈ１〜Ｖｔｈ３がそれぞれ高電圧範囲Ｈ１、中電圧範囲Ｈ２、低電圧範囲Ｈ３の例えば中心電圧付近に設定される場合には、ＰＡＭ４信号のＬＳＢのビット列信号をＬＳＢチャンネル（ＬＳＢ ＣＨ）から出力する。

また、デコード回路１６は、基準電圧設定部１４により、第２の基準電圧Ｖｔｈ２が中電圧範囲Ｈ２の例えば中心電圧付近に設定される場合には、ＰＡＭ４信号のＭＳＢのビット列信号（判別信号Ｄ２）をＭＳＢチャンネル（ＭＳＢ ＣＨ）から出力する。

一方、本実施形態に係る誤り率測定装置１１０が、デコード回路１６のＬＳＢ ＣＨから出力されるビット列信号に関してバスタブ曲線を作成する場合の動作例は以下のようになる。すなわち、図８に示すように、基準電圧設定部１４は、第１の基準電圧Ｖｔｈ１と第２の基準電圧Ｖｔｈ２とを中電圧範囲Ｈ２の例えば中心電圧付近の互いに等しい一定値に設定し、第３の基準電圧Ｖｔｈ３を中電圧範囲Ｈ２において可変に設定（掃引）する。

図９の真理値表に示すように、ＥＸＮＯＲ回路１６ａは、第１の基準電圧Ｖｔｈ１と第２の基準電圧Ｖｔｈ２とが等しい場合（すなわち、Ｄ１＝Ｄ２）、ＡＮＤ回路１６ｂの一方の入力Ｂに常に「１」を出力する。また、ＡＮＤ回路１６ｂは、入力Ｂに常に「１」が入力されるため、常に判別信号Ｄ３の値をそのまま出力する。つまり、ＡＮＤ回路１６ｂは、図８に示すように、基準電圧設定部１４により、第１の基準電圧Ｖｔｈ１が中電圧範囲Ｈ２において第２の基準電圧Ｖｔｈ２と等しい一定値に設定されるとともに、第３の基準電圧Ｖｔｈ３が中電圧範囲Ｈ２において可変に設定される場合に、第３の０／１判別器１３からの判別信号Ｄ３をMiddle Eye測定信号（ＭＳＢのビット列信号）として、ＬＳＢ ＣＨからレベル測定部３１に出力するようになっている。このとき、比較用パターン発生部３２は、誤り率算出部３３のＬＳＢ ＣＨに、比較用パルスパターン信号としてＭＳＢのビット列信号を出力する。

また、第２の基準電圧Ｖｔｈ２が中電圧範囲Ｈ２の例えば中心電圧付近で固定されていることにより、デコード回路１６は、クロック再生用の判別信号Ｄ２をＭＳＢ ＣＨからクロック再生回路２０に出力する。

以下、本実施形態の誤り率測定装置１１０を用いる誤り率測定方法について、図１０及び図１１のフローチャートを参照しながらその処理の一例を説明する。

まず、基準電圧設定部１４は、第１の基準電圧Ｖｔｈ１と第２の基準電圧Ｖｔｈ２とを中電圧範囲Ｈ２の例えば中心電圧付近の互いに等しい一定値として、それぞれ第１及び第２の０／１判別器１１，１２に設定する（基準電圧設定ステップＳ２１）。

次に、基準電圧設定部１４は、中電圧範囲Ｈ２における第３の基準電圧Ｖｔｈ３の初期値を第３の０／１判別器１３に設定する（基準電圧設定ステップＳ２２）。

次に、ＤＵＴ２００は、被測定信号としてのＰＡＭ４信号を誤り率測定装置１１０に送信する（ステップＳ２３）。

次に、第１の０／１判別器１１は、判別信号Ｄ１を出力する（第１の０／１判別ステップＳ２４）。また、第２の０／１判別器１２は、判別信号Ｄ２を出力する（第２の０／１判別ステップＳ２５）。また、第３の０／１判別器１３は、判別信号Ｄ３としてMiddle Eye測定信号を出力する（第３の０／１判別ステップＳ２６）。

次に、クロック再生回路２０は、第２の０／１判別器１２から出力された判別信号Ｄ２からクロックを再生して再生クロックＣＬＫとして出力する（クロック再生ステップＳ２７）。

次に、デコード回路１６は、第１〜第３の０／１判別器１１〜１３からそれぞれ出力された判別信号Ｄ１〜Ｄ３から被測定信号のＭＳＢのビット列信号を含む複数のビット列信号を生成する。すなわち、デコード回路１６は、第２の基準電圧Ｖｔｈ２により得られた被測定信号のＭＳＢのビット列信号をＭＳＢ ＣＨから出力するとともに、第３の基準電圧Ｖｔｈ３により得られたMiddle Eye測定信号（ＭＳＢのビット列信号）をＬＳＢ ＣＨから出力する（デコードステップＳ２８）。

次に、レベル測定部３１は、デコードステップＳ２８でＭＳＢ ＣＨから出力されたＭＳＢのビット列信号の電圧レベルと、デコードステップＳ２８でＬＳＢ ＣＨから出力されたMiddle Eye測定信号の電圧レベルを、クロック再生ステップＳ２７から出力された再生クロックＣＬＫのタイミングで測定する（レベル測定ステップＳ２９）。

次に、比較用パターン発生部３２は、誤り率算出部３３のＭＳＢ ＣＨ及びＬＳＢ ＣＨに比較用パルスパターン信号としてＭＳＢのビット列信号を出力する（ステップＳ３０）。

次に、誤り率算出部３３は、レベル測定ステップＳ２９により測定された電圧レベルと、ステップＳ３０から出力された比較用パルスパターン信号との比較に基づいて、デコード回路１６のＭＳＢ ＣＨから出力されたＭＳＢのビット列信号のＢＥＲと、ＬＳＢ ＣＨから出力されたMiddle Eye測定信号のＢＥＲをそれぞれ算出する（誤り率算出ステップＳ３１）。

次に、制御部６０は、全ての第３の基準電圧Ｖｔｈ３についてステップＳ３１までの処理が実行されたか否かを判断する（ステップＳ３２）。全ての第３の基準電圧Ｖｔｈ３についてステップＳ３１までの処理が実行されていない場合には、制御部６０は、ステップＳ３３の処理を実行する。一方、全ての第３の基準電圧Ｖｔｈ３についてステップＳ３１までの処理が実行された場合には、制御部６０は、ステップＳ３４の処理を実行する。

ステップＳ３３において基準電圧設定部１４は、中電圧範囲Ｈ２における新たな第３の基準電圧Ｖｔｈ３を第３の０／１判別器１３に設定する（基準電圧設定ステップＳ３３）。次に、制御部６０は、再びステップＳ２４以降の処理を実行する。

ステップＳ３４において誤り率算出部３３は、ステップＳ３１で得られた全ての第３の基準電圧Ｖｔｈ３についてのMiddle Eye測定信号のＢＥＲに基づいて、第３の基準電圧Ｖｔｈ３の変化に応じたMiddle Eye測定信号のＢＥＲの変化を示すバスタブ曲線を作成する（誤り率算出ステップＳ３４）。

次に、表示部４０は、誤り率算出ステップＳ３４で作成されたバスタブ曲線を表示する（ステップＳ３５）。

以下、図１２のフローチャートを参照しながら、図１０のデコードステップＳ２８の処理の一例を説明する。

まず、ＥＸＮＯＲ回路１６ａは、第１の０／１判別器１１からの判別信号Ｄ１と、第２の０／１判別器１２からの判別信号Ｄ２との否定排他的論理和として「１」を出力する（ＥＸＮＯＲステップＳ４３）。

次に、ＡＮＤ回路１６ｂは、第３の０／１判別器１３からの判別信号Ｄ３と、ＥＸＮＯＲステップＳ４３の出力との論理積として判別信号Ｄ３を出力する（ＡＮＤステップＳ４４）。つまり、ＡＮＤステップＳ４４は、基準電圧設定ステップＳ２１により、第１の基準電圧Ｖｔｈ１と第２の基準電圧Ｖｔｈ２とが中電圧範囲Ｈ２において互いに等しい一定値に設定されることにより、Middle Eye測定信号（判別信号Ｄ３）をレベル測定ステップＳ２９に出力する。

以上説明したように、本実施形態に係る誤り率測定装置１１０は、クロック再生に関わる第２の基準電圧Ｖｔｈ２を中電圧範囲Ｈ２において一定値に固定した状態で、第３の基準電圧Ｖｔｈ３を中電圧範囲Ｈ２において可変に設定できるため、クロックロスを発生させることなく、Middle Eyeに関するバスタブ曲線を作成することができる。

より詳細には、本実施形態に係る誤り率測定装置１１０は、中電圧範囲Ｈ２において第１の基準電圧Ｖｔｈ１が第２の基準電圧Ｖｔｈ２と等しい一定値に設定されることにより、クロック再生用の判別信号Ｄ２をＭＳＢ ＣＨに供給しつつ、ＬＳＢ ＣＨでMiddle Eye測定信号を解析することができる。

１０ ＰＡＭ４デコーダ
１１ 第１の０／１判別器
１２ 第２の０／１判別器
１３ 第３の０／１判別器
１４ 基準電圧設定部
１５，１６ デコード回路
１５ａ ＥＸＯＲ回路
１５ｂ ＯＲ回路
２０ クロック再生回路
３０ 誤り検出部
３１ レベル測定部
３３ 誤り率算出部
１００，１１０ 誤り率測定装置
２００ ＤＵＴ

Claims (8)

1. ３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲（Ｈ１）、中電圧範囲（Ｈ２）、低電圧範囲（Ｈ３）であるＰＡＭ４信号の誤りを検出する誤り率測定装置（１００）であって、
   前記ＰＡＭ４信号の電圧レベルが第１の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第１の０／１判別器（１１）と、
   前記ＰＡＭ４信号の電圧レベルが第２の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第２の０／１判別器（１２）と、
   前記ＰＡＭ４信号の電圧レベルが第３の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第３の０／１判別器（１３）と、
   前記第２の０／１判別器から出力された判別信号からクロックを再生して再生クロックとして出力するクロック再生回路（２０）と、
   前記第１〜前記第３の０／１判別器からそれぞれ出力された判別信号から前記ＰＡＭ４信号のＭＳＢのビット列信号を含む複数のビット列信号を生成するデコード回路（１５）と、
   前記デコード回路から出力された前記ＭＳＢのビット列信号の電圧レベルを前記再生クロックのタイミングで測定するレベル測定部（３１）と、
   前記レベル測定部により測定された電圧レベルに基づいて、前記ＭＳＢのビット列信号の誤り率を算出する誤り率算出部（３３）と、
   前記第１〜前記第３の基準電圧をそれぞれ前記第１〜前記第３の０／１判別器に設定する基準電圧設定部（１４）と、を備え、
   前記誤り率算出部は、前記基準電圧設定部により、前記第２の基準電圧が前記中電圧範囲において一定値に設定されるとともに、前記第１の基準電圧が前記中電圧範囲において可変に設定される場合に、前記第１の基準電圧の変化に応じた前記ＭＳＢのビット列信号の誤り率の変化を示すバスタブ曲線を作成することを特徴とする誤り率測定装置。
2. 前記デコード回路は、
   前記第２の０／１判別器からの判別信号と、前記第３の０／１判別器からの判別信号との排他的論理和を出力するＥＸＯＲ回路（１５ａ）と、
   前記第１の０／１判別器からの判別信号と、前記ＥＸＯＲ回路の出力との論理和を出力するＯＲ回路（１５ｂ）と、を有し、
   前記ＯＲ回路は、前記基準電圧設定部により、前記第３の基準電圧が前記中電圧範囲において前記第２の基準電圧と等しい一定値に設定される場合に、前記第１の０／１判別器からの判別信号を前記ＭＳＢのビット列信号として前記レベル測定部に出力することを特徴とする請求項１に記載の誤り率測定装置。
3. ３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲（Ｈ１）、中電圧範囲（Ｈ２）、低電圧範囲（Ｈ３）であるＰＡＭ４信号の誤りを検出する誤り率測定装置（１１０）であって、
   前記ＰＡＭ４信号の電圧レベルが第１の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第１の０／１判別器（１１）と、
   前記ＰＡＭ４信号の電圧レベルが第２の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第２の０／１判別器（１２）と、
   前記ＰＡＭ４信号の電圧レベルが第３の基準電圧以上である場合に判別信号として１を出力し、それ以外の場合に判別信号として０を出力する第３の０／１判別器（１３）と、
   前記第２の０／１判別器から出力された判別信号からクロックを再生して再生クロックとして出力するクロック再生回路（２０）と、
   前記第１〜前記第３の０／１判別器からそれぞれ出力された判別信号から前記ＰＡＭ４信号のＭＳＢのビット列信号を含む複数のビット列信号を生成するデコード回路（１６）と、
   前記デコード回路から出力された前記ＭＳＢのビット列信号の電圧レベルを前記再生クロックのタイミングで測定するレベル測定部（３１）と、
   前記レベル測定部により測定された電圧レベルに基づいて、前記ＭＳＢのビット列信号の誤り率を算出する誤り率算出部（３３）と、
   前記第１〜前記第３の基準電圧をそれぞれ前記第１〜前記第３の０／１判別器に設定する基準電圧設定部（１４）と、を備え、
   前記誤り率算出部は、前記基準電圧設定部により、前記第２の基準電圧が前記中電圧範囲において一定値に設定されるとともに、前記第３の基準電圧が前記中電圧範囲において可変に設定される場合に、前記第３の基準電圧の変化に応じた前記ＭＳＢのビット列信号の誤り率の変化を示すバスタブ曲線を作成することを特徴とする誤り率測定装置。
4. 前記デコード回路は、
   前記第１の０／１判別器からの判別信号と、前記第２の０／１判別器からの判別信号との否定排他的論理和を出力するＥＸＮＯＲ回路（１６ａ）と、
   前記第３の０／１判別器からの判別信号と、前記ＥＸＮＯＲ回路の出力との論理積を出力するＡＮＤ回路（１６ｂ）と、を有し、
   前記ＡＮＤ回路は、前記基準電圧設定部により、前記第１の基準電圧が前記中電圧範囲において前記第２の基準電圧と等しい一定値に設定される場合に、前記第３の０／１判別器からの判別信号を前記ＭＳＢのビット列信号として前記レベル測定部に出力することを特徴とする請求項３に記載の誤り率測定装置。
5. ３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲（Ｈ１）、中電圧範囲（Ｈ２）、低電圧範囲（Ｈ３）であるＰＡＭ４信号の誤りを検出する誤り率測定方法であって、
   前記ＰＡＭ４信号の電圧レベルが第１の基準電圧以上である場合に判別信号として１を第１の０／１判別器（１１）から出力し、それ以外の場合に判別信号として０を前記第１の０／１判別器から出力する第１の０／１判別ステップ（Ｓ４）と、
   前記ＰＡＭ４信号の電圧レベルが第２の基準電圧以上である場合に判別信号として１を第２の０／１判別器（１２）から出力し、それ以外の場合に判別信号として０を前記第２の０／１判別器から出力する第２の０／１判別ステップ（Ｓ５）と、
   前記ＰＡＭ４信号の電圧レベルが第３の基準電圧以上である場合に判別信号として１を第３の０／１判別器（１３）から出力し、それ以外の場合に判別信号として０を前記第３の０／１判別器から出力する第３の０／１判別ステップ（Ｓ６）と、
   前記第２の０／１判別器から出力された判別信号からクロックを再生して再生クロックとして出力するクロック再生ステップ（Ｓ７）と、
   前記第１〜前記第３の０／１判別器からそれぞれ出力された判別信号から前記ＰＡＭ４信号のＭＳＢのビット列信号を含む複数のビット列信号を生成するデコードステップ（Ｓ８）と、
   前記デコードステップから出力された前記ＭＳＢのビット列信号の電圧レベルを前記再生クロックのタイミングで測定するレベル測定ステップ（Ｓ９）と、
   前記レベル測定ステップにより測定された電圧レベルに基づいて、前記ＭＳＢのビット列信号の誤り率を算出する誤り率算出ステップ（Ｓ１１）と、
   前記第１〜前記第３の基準電圧をそれぞれ前記第１〜前記第３の０／１判別器に設定する基準電圧設定ステップ（Ｓ１，Ｓ２，Ｓ１３）と、を備え、
   前記誤り率算出ステップは、前記基準電圧設定ステップにより、前記第２の基準電圧が前記中電圧範囲において一定値に設定されるとともに、前記第１の基準電圧が前記中電圧範囲において可変に設定される場合に、前記第１の基準電圧の変化に応じた前記ＭＳＢのビット列信号の誤り率の変化を示すバスタブ曲線を作成することを特徴とする誤り率測定方法。
6. 前記デコードステップは、
   前記第２の０／１判別器からの判別信号と、前記第３の０／１判別器からの判別信号との排他的論理和を出力するＥＸＯＲステップ（Ｓ４１）と、
   前記第１の０／１判別器からの判別信号と、前記ＥＸＯＲステップの出力との論理和を出力するＯＲステップ（Ｓ４２）と、を含み、
   前記ＯＲステップは、前記基準電圧設定ステップにより、前記第３の基準電圧が前記中電圧範囲において前記第２の基準電圧と等しい一定値に設定される場合に、前記第１の０／１判別器からの判別信号を前記ＭＳＢのビット列信号として前記レベル測定ステップに出力することを特徴とする請求項５に記載の誤り率測定方法。
7. ３つのアイパターンの開口の電圧範囲が電圧レベルの高い方からそれぞれ高電圧範囲（Ｈ１）、中電圧範囲（Ｈ２）、低電圧範囲（Ｈ３）であるＰＡＭ４信号の誤りを検出する誤り率測定方法であって、
   前記ＰＡＭ４信号の電圧レベルが第１の基準電圧以上である場合に判別信号として１を第１の０／１判別器（１１）から出力し、それ以外の場合に判別信号として０を前記第１の０／１判別器から出力する第１の０／１判別ステップ（Ｓ２４）と、
   前記ＰＡＭ４信号の電圧レベルが第２の基準電圧以上である場合に判別信号として１を第２の０／１判別器（１２）から出力し、それ以外の場合に判別信号として０を前記第２の０／１判別器から出力する第２の０／１判別ステップ（Ｓ２５）と、
   前記ＰＡＭ４信号の電圧レベルが第３の基準電圧以上である場合に判別信号として１を第３の０／１判別器（１３）から出力し、それ以外の場合に判別信号として０を前記第３の０／１判別器から出力する第３の０／１判別ステップ（Ｓ２６）と、
   前記第２の０／１判別器から出力された判別信号からクロックを再生して再生クロックとして出力するクロック再生ステップ（Ｓ２７）と、
   前記第１〜前記第３の０／１判別器からそれぞれ出力された判別信号から前記ＰＡＭ４信号のＭＳＢのビット列信号を含む複数のビット列信号を生成するデコードステップ（Ｓ２８）と、
   前記デコードステップから出力された前記ＭＳＢのビット列信号の電圧レベルを前記再生クロックのタイミングで測定するレベル測定ステップ（Ｓ２９）と、
   前記レベル測定ステップにより測定された電圧レベルに基づいて、前記ＭＳＢのビット列信号の誤り率を算出する誤り率算出ステップ（Ｓ３１）と、
   前記第１〜前記第３の基準電圧をそれぞれ前記第１〜前記第３の０／１判別器に設定する基準電圧設定ステップ（Ｓ２１，Ｓ２２，Ｓ３３）と、を備え、
   前記誤り率算出ステップは、前記基準電圧設定ステップにより、前記第２の基準電圧が前記中電圧範囲において一定値に設定されるとともに、前記第３の基準電圧が前記中電圧範囲において可変に設定される場合に、前記第３の基準電圧の変化に応じた前記ＭＳＢのビット列信号の誤り率の変化を示すバスタブ曲線を作成することを特徴とする誤り率測定方法。
8. 前記デコードステップは、
   前記第１の０／１判別器からの判別信号と、前記第２の０／１判別器からの判別信号との否定排他的論理和を出力するＥＸＮＯＲステップ（Ｓ４３）と、
   前記第３の０／１判別器からの判別信号と、前記ＥＸＮＯＲステップの出力との論理積を出力するＡＮＤステップ（Ｓ４４）と、を含み、
   前記ＡＮＤステップは、前記基準電圧設定ステップにより、前記第１の基準電圧が前記中電圧範囲において前記第２の基準電圧と等しい一定値に設定される場合に、前記第３の０／１判別器からの判別信号を前記ＭＳＢのビット列信号として前記レベル測定ステップに出力することを特徴とする請求項７に記載の誤り率測定方法。

Images