TWI639313B - 解碼裝置及其用於解碼序列傳輸信號的方法 - Google Patents

Abstract

本發明提供一種解碼序列傳輸信號的方法，包括：根據取樣週期取樣所述序列傳輸信號以獲得多個取樣值；根據所述取樣值的轉態狀態獲得所述序列傳輸信號的週期；根據所述週期及所述取樣值的轉態狀態計算多個相位值；根據相位值獲得多個邊界；以及根據邊界及轉態狀態以輸出經解碼的資料。

Description

解碼裝置及其用於解碼序列傳輸信號的方法

本發明提供一種資料解碼裝置及其用於解碼序列傳輸信號的方法。特別是，本發明提供一種偵測序列傳輸信號多個邊界的方法，在不需要傳輸端的時脈頻率的相關資訊的情況下，解碼序列傳輸信號。

為了藉由序列傳輸信號傳輸資料，習知技術中提供了同步資料傳輸模式及非同步資料傳輸模式。請參考圖1A及圖1B，其中圖1A繪示同步資料傳輸模式的方塊圖，圖1B則繪示非同步資料傳輸模式的方塊圖。在圖1A中提供了傳輸端110及接收端120，且傳輸端110耦接至接收端120。傳輸端110傳輸時脈信號CLK及序列傳輸信號DS至接收端120。序列傳輸信號DS同步於時脈信號CLK，且接收端120可根據時脈信號CLK解碼序列傳輸信號DS上載有的資料。

在圖1B中，圖1B提供傳輸端130及接收端140。傳輸端130耦接至接收端140，且接收端130可根據時脈信號CLK將傳輸資料編碼，以產生序列傳輸信號DS。傳輸端130傳輸序列傳輸信號DS至接收端140。根據時脈CLKR，接收端140可將序列傳輸信號進行解碼以獲得傳輸資料。此處應注意的是，接收端140的時脈CLKR是根據傳輸端130的時脈信號CLKT的時脈頻率所產生。

由此，在習知技術中的同步資料傳輸模式及非同步資料傳輸模式中，接收端皆必須得知傳輸端的時脈信號的時脈頻率。另外，傳輸端必須在位元率方面具備高準確度。具體而言，在高速通用序列匯排（USB）中，傳輸端所需的準確度為480 Mbps +- 0.05% （500ppm）。

本發明提供一種資料解碼裝置及用於解碼序列傳輸信號的方法，且資料解碼裝置無須得知傳輸器的頻率。

本發明提供一種用於解碼序列傳輸信號的方法包含：根據取樣週期取樣所述序列傳輸信號以獲得多個取樣值；根據取樣值的轉態狀態獲得序列傳輸信號的週期；根據週期及取樣值的轉態狀態以計算多個相位值；根據相位值獲得多個邊界；以及根據邊界及轉態狀態輸出經解碼的資料。

本發明提供一種包含信號取樣器及控制器的資料解碼裝置。根據取樣週期，信號取樣器將序列傳輸信號取樣，以獲得多個取樣值。控制器耦接至信號取樣器，且所述控制器用於根據取樣值的轉態狀態獲得序列傳輸信號的週期；根據週期及取樣值的轉態狀態以計算多個相位值；根據所述相位值獲得多個邊界；以及根據邊界及轉態狀態以輸出經解碼的資料。

本發明另提供一種用於解碼序列傳輸信號的方法，以偵測多個序列傳輸信號的邊界，且可藉由參考所述邊界產生多個輸出資料。由此，用於編碼序列傳輸信號的傳輸器的時脈頻率對於資料解碼裝置而言並非事先必要。

為了使本發明上述特色及優點更容易理解，詳細說明數個搭配圖式的實施例如下。

請參考圖2，圖2繪示本發明實施例的序列傳輸信號的波形圖。在圖2中，序列傳輸信號STS可針對傳輸資料DATA進行編碼來產生。用於將傳輸資料DATA編碼的編碼方法可包含不歸零（Non-Return to Zero，NRZ）模式、曼徹斯特模式（Manchester scheme）、AMI（Alternate Mark Inversion）模式、MLT-3（Multilevel Transmission 3）模式以及雙相編碼（Bi-phase Encoding）模式，但不限於此。在圖2中，傳輸資料DATA根據不歸零模式以及進行在為1時反向（inverted on ones, NRZI）的模式進行編碼，藉以獲得序列傳輸信號STS。此處，若傳輸資料DATA為邏輯「1」，可以將對應的序列傳輸信號的實體準位轉態，且若傳輸資料DATA為邏輯「0」，則不轉態對應的序列傳輸信號的實體準位。

請參考圖3，圖3繪示本發明一實施例的序列傳輸信號解碼方法的流程圖。在步驟S310中，將序列傳輸信號取樣，且可獲得多個取樣值。在關於步驟S310的細節中，參考圖4A及圖4B所分別繪示的本發明實施例的用於取樣序列傳輸信號的二波形圖。在圖4A中，序列傳輸信號STS可藉由多個時脈信號CLK0、CLK90、CLK180以及CLK270進行取樣。時脈信號CLK0、CLK90、CLK180以及CLK270的時脈頻率可相同，且時脈信號CLK0、CLK90、CLK180以及CLK270的相位則不相同。序列傳輸信號STS可分別藉由時脈信號CLK0、CLK90、CLK180以及CLK270的上升邊緣（或下降邊緣）進行取樣，並獲得多個取樣值SV。在此實施例中，取樣週期等同於TCLK/4，其中TCLK為時脈信號CLK0、CLK90、CLK180以及CLK270其中之一的週期。

在圖4B中，序列傳輸信號STS可僅藉由時脈信號CLKX取樣。時脈信號CLKX的時脈頻率可高於時脈信號CLK0的時脈頻率。序列傳輸信號STS可藉由時脈信號CLKX的上升邊緣（或下降邊緣）進行取樣，並也可獲得多個取樣值SV。

請參考圖5，圖5繪示本發明一實施例的序列傳輸信號的預定模式的波形圖。在本發明中，無須將所有序列傳輸信號取樣。在實際應用中，編碼作業期間可先將多個預定圖樣（patterns）序列傳輸信號STS中。預定圖樣模式可在傳送序列傳輸信號STS上的資料前進行傳送，且為序列傳輸信號STS的前文（preamble）。步驟S310的取樣作業可針對序列傳輸信號STS的預定圖樣上進行。

在圖5中，在時間0-T、T-2T、2T-3T、或3T-4T...之間的週期中，序列傳輸信號STS的轉態時間點之中的每一者在對應週期的一半的時間點上出現。舉例而言，對應於資料D0的轉態時間點在時間點T×1/2，且對應於資料D1的轉態時間點在時間點T×3/2。

由於序列傳輸信號STS的週期T未知，由此，根據取樣值的轉態狀態，執行步驟S320以獲得序號傳輸信號STS的週期T。請參考圖6，圖6繪示本發明一實施例的用於獲得序列傳輸信號的週期的波形圖。在圖6中，圖5的序列傳輸信號STS藉由時脈信號CLKX中的一個或多個進行取樣，並獲得多個取樣值SV。取樣值SV中的每一者可為邏輯「1」或邏輯「0」。此外，取樣值SV可分別藉由產生多個指標值而來進行索引。所述的多個指標值分別對應於上述的多個取樣值SV，且所述指標值可形成等差數列。

另一方面，邊緣值EDGV可根據兩直接鄰接的取樣值而確定。邊緣值EDGV代表序列傳輸信號STS的轉態狀態。舉例而言，因為取樣值SV1（=1）及取樣值SV2（=0）不同（變動的），可對應產生具有「f」值的對應邊緣值EG1。再舉例而言，因為取樣值SV3（=1）及取樣值SV4（=0）不同（變動的），則可產生具有「r」值的對應邊緣值EG2。「f」值表示邊緣值EG1對應至下降邊緣，且「r」值表示邊緣值EG2對應至上升邊緣。

接著，可選出兩邊緣值，且可計算分別對應於兩所選出的邊緣值（Ath邊緣值及Bth邊緣值）及兩指標值的差值。以邊緣值EG1（B=1）及邊緣值EG3（A=5）為例，分別對應於邊緣值EG1及EG3的指標值為3及21，且差值=21–3=18。透過使差值（=10）除以A-B=5-1=4，可獲得週期T=18/4=4.5。

請再次參考圖3，根據取樣值的週期及轉態狀態，執行步驟S140以計算多個相位值。在步驟S140的細節中，請參考圖7，其中圖7繪示本發明一實施例中用於獲得序列傳輸信號的相位差及邊界的波形圖。

在圖7中，相位值可根據取樣值SV的週期T及轉態狀態（邊緣值EDGV）來進行計算。詳細而言，各相位值PHV(N)可以公式（1）來計算： PHV(N) = 1/2 × T，若對應的取樣值為邊界 = (PHV(N-1) + 1) % T，若對應取樣值不為邊界 (1)

其中，在公式（1）中，運算子%用於獲得除法算式中的餘數。

根據公式（1）的計算可獲得多個相位值PHV。舉例而言，對應於具有「0」值的取樣值的相位值PV1為下降邊緣，相位值PV1=1/2×4.5=2.25。對應於具有取樣值「1」的相位值PV5為上升邊緣，相位值PV5=1/2×4.5=2.25。此外，對應於取樣值的相位值PV2，其不為邊界，相位值PV2=(2.25+1)%4.5=3.25。此外，對應於取樣值的相位值PV4，其不為邊界，相位值PV4=(4.25+1)%4.5=0.75。

請再次參考圖3，在決定上述的相位值PHV後，可根據相位值PHV以執行步驟S340來獲得多個邊界。參考圖7，可根據各相位值及週期T來確定各邊界BD1-BDN。若相位值+1大於或等於週期T，對應此相位值的一邊界可被決定。舉例而言，相位值PV3+1=5.25大於週期T（4.5），邊界BD1可被決定。基於上述相同原因，可根據相位值PHV決定邊界BD2-BDN。

在邊界被決定之後，根據邊界及轉態狀態可以執行圖3中的步驟S350，藉以輸出解碼資料OUT。在步驟S350的細節中，輸出的解碼資料OUT包含多個資料位元，且可藉由檢查是否在兩個連續邊界之間出現任何邊緣值，以確定各資料位元。舉例而言，在圖7中，邊界值「f」在邊界BD1之前出現，可產生具有邏輯「1」的資料位元OT1。在邊界BD1及邊界BD2之間出現另一邊緣值「r」，可產生另一具有邏輯「1」的資料位元OT2。此外，在邊界BD5及邊界BD6之間找不到任何邊緣值，則可產生具有邏輯「0」的資料位元。

請參考圖8，圖8繪示本發明另一實施例的序列傳輸信號的預定模式的波形圖。與圖5不同，在圖8中的序列傳輸信號STS未在一個週期的中間時間點上轉態。另外，上升邊緣及對應週期的起始時間點間的第一時間長度（上升值Pr）與下降邊緣及對應週期的起始時間點間的第二時間長度（下降值Pf）不相同。

請參考圖9，圖9為繪示根據本發明一實施例，用於解碼序列傳輸信號的波形圖。在圖9中，序列傳輸信號STS藉由具有取樣週期的一個或多個時脈信號而取樣，以獲得多個取樣值SV。取樣值SV可分別藉由指標值IDX來索引，且可根據取樣值SV確定序列傳輸信號的多個在轉態狀態下的邊緣值EDGV。

為了計算序列傳輸信息STS的週期T，可選出兩邊緣值（邊緣值EG1及邊緣值EG5），且可計算分別對應於所選出的兩邊緣值及兩指標值（3及20）之間的差值。由此，可獲得週期T=(20-3)/(5-1)=4.25。

此處應注意的是，在此實施例中，由於上升值Pr及下降值Pf不同，上升值Pr及下降值Pf可分開進行計算。此處，藉由計算在第C個邊緣值及第D個邊緣值之間的邏輯1的數量，並使前述的邏輯1的數量除以（C-D）來而獲得下降值Pf。另藉由計算在第C個邊緣值及第D個邊緣值之間的邏輯0的數量，且使前述邏輯0的數量除以（C-D）而獲得上升值Pr。舉例而言，若C與D分別為5與1，下降值Pf=7/4=1.75，且上升值Pr=10/4=2.25。

此外，根據週期T可計算上升值Pr、下降值Pf以及取樣值SV的轉態狀態（邊緣值EDGV）。詳細而言，各相位值PHV(N)可以公式（2）表示： PHV(N) = Pr，若在對應的取樣值為上升邊緣的情況下 Pf，若在對應的取樣值為下降邊緣的情況下 = (PHV(N-1)+1)%T，若對應的取樣值不為邊緣 (2)

其中，在公式（2）中，算子%用於獲得除法算式中的餘數。

根據公式（2）可獲得多個相位值PHV。舉例而言，對應於具有「0」值的取樣值的相位值PV1為下降邊緣，相位值PV1=Pf=1.75。對應於具有數值「1」的取樣值的相位值PV5為上升邊緣，相位值PV5=1/2×4.5=2.25。此外，相位值PV2對應於作為上升邊緣的取樣值，相位值PV2=Pr=2.25。此外，相位值PV3對應於不為邊緣的取樣值，相位值PV3=(3.50+1)%4.25=0.25。

藉由執行圖3中的步驟S340可根據相位值PHV以決定邊界BD1-BDN。根據各相位值週期T，則可決定各邊界BD1-BDN。若相位值+1大於或等於週期T，可決定對應於相位值的邊界。在邊界被決定後，則根據邊界及轉態狀態以執行圖3中的步驟S350，並輸出解碼資料OUT。藉由檢查在兩個連續邊界之間是否出現任何邊緣值，以決定輸出解碼資料OUT的每一個資料位元。

請參考圖10，圖10繪示根據本發明一實施例的資料解碼裝置的示意圖。資料解碼裝置1000包含資料取樣器1010及控制器1020。資料取樣器1010耦接至控制器1020。資料取樣器1010接收序列傳輸信號STS。序列傳輸信號STS可由傳輸器所傳送出，且藉由將傳輸資料編碼以獲得序列傳輸信號STS。資料取樣器1010針對序列傳輸信號STS進行取樣，以獲得多個取樣值SV。根據取樣週期，資料取樣器1010可使用一個或多個時脈信號以將序列傳輸信號STS取樣。在硬體結構中，資料取樣器1010可包含一個或多個D型正反器（D-type flip-flops）以執行取樣作業。顯然地，藉由本領域具通常知識者所知的任何其他硬體結構，亦可實施資料取樣器1010。

控制器1020接收取樣值SV，且控制器1020可用於執行圖3中所繪示的步驟S320-S350，並產生解碼資料OUT。

另一方面，控制器1020可為具有運算能力的電路。所述電路可為數位電路、類比電路或混合模式電路。

請參考圖11，圖11為繪示根據本發明一實施例控制器的示意圖。控制器1100耦接至資料取樣器1101，且包含邊緣偵測器1110、相位計算器1130、週期計算器1120、邊界偵測器1140以及資料輸出電路1150。資料取樣器1101藉由時脈信號CLKS，將序列傳輸信號STS取樣，以產生取樣值SV。傳送取樣值SV至相位偵測器1130、邊緣偵測器1110以及相位計算器1120，且相位偵測器1130及邊緣偵測器1110可分別產生邊緣值EDGV及週期T。相位計算器1120耦接至相位偵測器1130及邊緣偵測器1110，以接收邊緣值EDGV及週期T。根據取樣值SV、邊緣值EDGV及週期T，相位計算器1120產生相位值PHV。

邊界偵測器1140耦接於相位計算器及資料輸出電路1150之間。邊界偵測器1140接收相位值PHV且產生邊界BDx。資料輸出電路1150接收邊界BDx及邊緣值EDGV，且根據邊界BDx及邊緣值EDGV，產生並輸出解碼資料OUT。

此處請注意的是，邊緣偵測器1110、相位計算器1130、週期計算器1120、邊界偵測器1140以及資料輸出電路1150的運作細節已在上述實施例中由相關的說明。而邊緣偵測器1110、相位計算器1130、週期計算器1120、邊界偵測器1140以及資料輸出電路1150的結構可藉由數位電路來實施。具有本技術通常知識者可使用硬體描述語言（hardware description language，HDL）或任何其他習知的數位電路設計方式，以根據對應的功能來實現邊緣偵測器1110、相位計算器1130、週期計算器1120、邊界偵測器1140以及資料輸出電路1150。並藉由電路合成工具獲得邊緣偵測器1110、相位計算器1130、週期計算器1120、邊界偵測器1140以及資料輸出電路1150的細部硬體結構，沒有固定的形式。

總而言之，本發明的資料解碼裝置無須得知用於將經解碼資料編碼的時脈信號的資訊。資料解碼裝置可藉由根據取樣值計算相位值、邊緣值以及邊界，將經解碼的資料解碼。由此，不需要用於傳輸器位元率的高準確度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

110、130：傳輸端 120、140：接收端 CLK、CLKT、CLK0、CLK90、CLK180、CLK270、CLKX、CLKS：時脈信號 CLKR：時脈 DS、STS：序列傳輸信號 DATA：傳輸資料 S310-S350：解碼序列傳輸信號的步驟 T、2T、3T、4T、1/2T、3/2T：時間點 D0、D1：資料 SV、SV1、SV2：取樣值 EDGV、EG1、EG2、EG3：邊緣值 PHV(N)、PV1-PV5：相位值 BD1-BDN、BDx：邊界 OUT：解碼資料 OT1-OT3：資料位元 Pr：上升值 Pf：下降值 IDX：指標值 1000：資料解碼裝置 1010：資料取樣器 1020：控制器 1100：資料取樣器 1101：資料取樣器 1110：邊緣偵測器 1130：相位計算器 1140：邊界偵測器 1150：資料輸出電路

所附圖式用以提供對本發明的進一步理解，併入且構成本說明書之一部分。圖式繪示本發明的實施例，並配合所附圖式作詳細說明如下。 圖1A繪示同步資料傳輸模式的方塊圖。 圖1B繪示非同步資料傳輸模式的方塊圖。 圖2繪示根據本發明實施例序列傳輸信號的波形圖。 圖3繪示本發明一實施例的用於解碼序列傳輸信號方法的流程圖。 圖4A及圖4B分別繪示本發明不同實施例的用於取樣序列傳輸信號的波形圖。 圖5繪示本發明一實施例的序列傳輸信號的預定模式的波形圖。 圖6繪示本發明一實施例的用於獲得序列傳輸信號的週期的波形圖。 圖7繪示本發明一實施例的用於獲得序列傳輸信號的相位差及邊界的波形圖。 圖8繪示本發明另一實施例的序列傳輸信號的預定模式的波形圖。 圖9繪示本發明一實施例的用於解碼序列傳輸信號的波形圖。 圖10繪示本發明一實施例的資料解碼裝置的示意圖。 圖11繪示本發明一實施例的控制器的示意圖。

Claims (18)

1. 一種用於解碼序列傳輸信號的方法，包括：根據取樣週期取樣所述序列傳輸信號以獲得多個取樣值；根據所述取樣值的轉態狀態獲得所述序列傳輸信號的週期；根據所述週期及所述取樣值的轉態狀態計算多個相位值；根據所述相位值獲得多個邊界；以及根據所述多個邊界及所述轉態狀態輸出解碼資料。
2. 如申請專利範圍第1項所述的方法，其中根據所述取樣週期將所述序列傳輸信號取樣以獲得所述多個取樣值的步驟包括：藉由具有所述取樣週期的取樣時脈以將所述序列傳輸信號的多個預定圖樣進行取樣，其中所述多個預定圖樣在傳送所述序列傳輸信號上的資料前進行傳送。
3. 如申請專利範圍第1項所述的方法，其中根據所述取樣週期將所述序列傳輸信號取樣以獲得所述多個取樣值的步驟包括：藉由多個取樣時脈以取樣所述序列傳輸信號的多個預定圖樣，其中所述多個預定圖樣是在傳送所述序列傳輸信號上的資料 前進行傳送。
4. 如申請專利範圍第1項所述的方法，其中所述轉態狀態包括多個邊緣值，且根據第一取樣值及第二取樣值的間變化來決並各所述多個邊緣值，其中所述第一取樣值與所述第二取樣值直接相鄰。
5. 如申請專利範圍第4項所述的方法，其中根據所述取樣週期將所述序列傳輸信號進行取樣以獲得所述多個取樣值的步驟更包括：產生分別對應至所述多個取樣值的多個指標值，其中所述多個指標值形成等差數列；以及根據所述多個取樣值的所述轉態狀態獲得所述序列傳輸信號的所述週期的步驟包括：計算分別對應至第A個邊緣值及第B個邊緣值的指標值的差值，且使所述差值除以(A-B)以獲得所述序列傳輸信號的所述週期。
6. 如申請專利範圍第5項所述的方法，其中根據所述多個取樣值的所述轉態狀態獲得所述序列傳輸信號的所述週期的步驟包括：若第N個相位值PHV(N)對應至所多個述邊緣值的其中之一，設定所述第N個相位值PHV(N)=所述序列傳輸信號的一半週期 T；且若所述第N個相位值PHV(N)未對應至任述邊緣值其中之任一，則設定各所述第N個相位值PHV(N)=((PHV(N-1)+1)/T)的餘數，其中PHV(N-1)為第N-1個相位值。
7. 如申請專利範圍第5項所述的方法，其中根據所述多個取樣值的所述轉態狀態獲得所述序列傳輸信號的所述週期的步驟包括：計算第C個邊緣值及第D個邊緣值之間的邏輯1的數量，且使所述邏輯1的數量除以(C-D)以獲得下降值Pf；計算所述第C個邊緣值及所述第D個邊緣值之間的邏輯0的數量，且使所述邏輯0的數量除以(C-D)以獲得上升值Pr；若所述多個邊緣值的其中之一對應至為上升邊界的第N個相位值PHV(N)，設定各所述第N個相位值PHV(N)=上升值Pr；若所述多個邊緣值的其中之一對應至為下降邊界的所述第N個相位值PHV(N)，設定所述第N個相位值PHV(N)=下降值Pf；以及若無邊緣值對應所述第N個相位值PHV(N)，設定所述第N個相位值PHV(N)=((PHV(N-1)+1)/T)的餘數，其中PHV(N-1)為第N-1個相位值。
8. 如申請專利範圍第1項所述的方法，其中根據所述多 個相位值以獲得所述多個邊界的步驟包括：檢查各所述多個相位值是否小於所述序列傳輸信號的所述週期以獲得各所述多個邊界。
9. 如申請專利範圍第1項所述的方法，其中根據所述多個邊界及所述轉態狀態輸出所述解碼資料的步驟包括：檢查在兩個連續邊界中是否出現多個在所述轉態狀態中的所述多個邊緣值的其中之一。
10. 一種資料解碼裝置，其適於解碼序列傳輸信號，包含：一信號取樣器，根據取樣週期將所述序列傳輸信號取樣以獲得多個取樣值；以及一控制器，耦接至所述信號取樣器，其中所述控制器用於：根據所述取樣值的轉態狀態獲得所述序列傳輸信號的週期；根據所述週期及所述多個取樣值的所述轉態狀態計算多個相位值；根據所述多個相位值獲得多個邊界；以及根據所述多個邊界及所述轉變狀態輸出解碼資料。
11. 如申請專利範圍第10項所述的資料解碼裝置，其中所述信號取樣器藉由具有所述取樣週期的取樣時脈以取樣所述序列傳輸信號的多個預定圖樣， 其中所述多個預定圖樣是在傳送所述序列傳輸信號上的資料前進行傳送。
12. 如申請專利範圍第10項所述的資料解碼裝置，其中所述信號取樣器藉由多個取樣時脈以取樣多個所述序列傳輸信號的多個預定圖樣，其中所述多個預定圖樣是在傳送所述序列傳輸信號上的資料前進行傳送。
13. 如申請專利範圍第10項所述的資料解碼裝置，其中所述轉態狀態包括多個邊緣值，且所述控制器根據第一取樣值及第二取樣值間的變化以決定各所述多個邊緣值，其中所述第一取樣值與所述第二取樣值直接相鄰。
14. 如申請專利範圍第13項所述的資料解碼裝置，其中所述控制器更用以產生分別對應於所述多個取樣值的多個指標值，其中所述多個指標值形成等差數列，所述控制計算分別對應至第A個邊緣值及第B個邊緣值的兩指標值的差值，以及將所述差值除以(A-B)以獲得所述序列傳輸信號的所述週期。
15. 如申請專利範圍第14項所述的資料解碼裝置，其所述控制器更用以：若第N個相位值PHV(N)對應至所多個述邊緣值的其中之一，設定所述第N個相位值PHV(N)=所述序列傳輸信號的一半週期 T；且若所述第N個相位值PHV(N)未對應至任述邊緣值其中之任一，則設定所述第N個相位值PHV(N)=((PHV(N-1)+1)/T)的餘數，其中PHV(N-1)為第N-1個相位值。
16. 如申請專利範圍第14項所述的資料解碼裝置，其所述控制器更用以：計算第C個邊緣值及第D個邊緣值之間的邏輯1的數量，且使所述邏輯1的數量除以(C-D)以獲得下降值Pf；計算所述第C個邊緣值及所述第D個邊緣值之間的邏輯0的數量，且使所述邏輯0的數量除以(C-D)以獲得上升值Pr；若所述多個邊緣值的其中之一對應至為上升邊界的第N個相位值PHV(N)，設定所述第N個相位值PHV(N)=上升值Pr；若所述多個邊緣值的其中之一對應至為下降邊界的所述第N個相位值PHV(N)，設定所述第N個相位值PHV(N)=下降值Pf；以及若無邊緣值對應所述第N個相位值PHV(N)，設定所述第N個相位值PHV(N)=((PHV(N-1)+1)/T)的餘數，其中PHV(N-1)為第N-1個相位值。
17. 如申請專利範圍第10項所述的資料解碼裝置，其所述控制器更用以： 藉由檢查各所述多個相位值是否小於所述序列傳輸信號的所述週期以獲得各所述多個邊界。
18. 如申請專利範圍第10項所述的資料解碼裝置，其所述控制器更用以：檢查在兩個連續邊界中是否出現多個在所述轉態狀態中的所述多個邊緣值的其中之一。