JP2010028615A - クロック・データ・リカバリ回路 - Google Patents
クロック・データ・リカバリ回路 Download PDFInfo
- Publication number
- JP2010028615A JP2010028615A JP2008189531A JP2008189531A JP2010028615A JP 2010028615 A JP2010028615 A JP 2010028615A JP 2008189531 A JP2008189531 A JP 2008189531A JP 2008189531 A JP2008189531 A JP 2008189531A JP 2010028615 A JP2010028615 A JP 2010028615A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit parallel
- parallel data
- clock
- change point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
USB2.0規格などの高速シリアル通信に用いるクロック・データ・リカバリ回路に関し、受信データの取り込みエラーを防止し、かつLSI化に適した回路を提供する。
【解決手段】
周期T1のクロックをN分割したT2単位でずらしたN相のクロックを出力する手段6、シリアル転送された信号をT2毎にサンプリングしてT1毎にNビットパラレルデータに変換する手段4、その出力データをデジタル処理してNビットパラレルデータに変換する手段で、またデータ変化点を示すNビットパラレルデータに変換する手段8、変化点を示すデータを位相情報入力として前記デジタル処理されたデータのデータ変化点の略中間位置を示すデータを出力する手段10、その出力データが示したビット位置に対応する前記デジタル処理されたデータを復元データとする手段12を備える。前記デジタル処理は、移動平均処理、デューティずれ補正処理とすることができる。
【選択図】図1
Description
4 高速サンプル手段
6 N相アナログPLL
8 デジタル処理手段
10 デジタルPLL
12 データ打ち抜き手段
20〜47 フリップフロップ
50 入力データ
52 出力データ
54 パターン長計測手段
56 変化点検出手段
58 パターン長記憶手段
60[1]〜60[m] 補正手段
62[1]〜62[m] 設定手段
64 変化点記憶手段
66 設定手段
68 インクリメント手段
70 セレクター
72 記憶手段
74 フリップフロップ
76 排他的論理和回路
78〜82 記憶手段
84[1]〜84[4] インバータ
86[1]〜86[4] 比較器
88[1]〜88[4] セレクター
90[1]〜90[4] セレクター
92〜96 フリップフロップ
100 記憶手段
102 フリップフロップ
110〜117 排他的論理和回路
120 記憶手段
130〜137 設定手段
140〜147 インクリメント手段
150〜157 セレクター
160〜167 記憶手段
170[1]〜177[m] インバータ
180[1]〜187[m] 比較器
190[1]〜197[m] セレクター
200[1]〜207[m] セレクター
210 選択回路
212 ライトカウンター
214[0]〜214[k] バッファー
216 リードカウンター
218 セレクター
220、222 セレクター
224 フリップフロップ
226 カウンター
228 インクリメント手段
229 セレクター
230 記憶手段
232[0]〜232[k] AND回路
234 OR回路
Claims (4)
- シリアル通信により受信した信号をオーバーサンプリングにより2値化し、クロック・データを復元するクロック・データ・リカバリ回路であって、
受信側基準周波数から生成される周期T1のクロックについてその周期T1をN(2以上の自然数)分割したT2時間単位でずらしたN相のクロックを出力する手段と、
シリアル転送された信号を、前記T2時間毎にサンプリングする手段と、
前記サンプリングしたデータを、周期T1毎に、第1のNビットパラレルデータに変換する手段と、
第1のNビットパラレルデータをデジタル処理し、第2のNビットパラレルデータに変換する手段と、
第2のNビットパラレルデータを、データ変化点を示す第3のNビットパラレルデータに変換する手段と、
第3のNビットパラレルデータを位相情報入力として、第2のNビットパラレルデータのデータ変化点の中間に対応する位置を示す第4のNビットパラレルデータを出力する手段と、
第4のNビットパラレルデータが示したビット位置に対応する第2のNビットパラレルデータのビット位置データを復元データとする手段と、
を備える、クロック・データ・リカバリ回路。 - 前記第1のNビットパラレルデータを第2のNビットパラレルデータに変換する手段は、
前記第1のNビットパラレルデータを周期T1毎に移動平均し、移動平均後のNビットパラレルデータに変換する手段と、
移動平均後のNビットパラレルデータのデータ変化点を検出し、変化点を示すNビットパラレルデータに変換し、順次記憶する手段と、
変化点と1つ前の変化点間を前記T2周期単位で計測してパターン長を検出し、変化点記憶と対応して順次記憶する手段と、
パターン長と設定値を比較し、比較結果によって、変化点時刻の2値信号に対応するNビットパラレルデータのビットデータを反転する複数個の補正手段と、
からなり、
前記複数個の補正手段は縦続接続され、各々の前記設定値を前に接続されたものより1ずつ減じるように配置して2値化時のデューティずれを補正する、
請求項1記載のクロック・データ・リカバリ回路。 - 前記T1周期が前記受信側基準周波数の周期に等しい、請求項1又は2記載のクロック・データ・リカバリ回路。
- シリアルデータインターフェースのUSB2.0規格に準拠する、請求項1、2又は3記載のクロック・データ・リカバリ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008189531A JP5369524B2 (ja) | 2008-07-23 | 2008-07-23 | クロック・データ・リカバリ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008189531A JP5369524B2 (ja) | 2008-07-23 | 2008-07-23 | クロック・データ・リカバリ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010028615A true JP2010028615A (ja) | 2010-02-04 |
JP5369524B2 JP5369524B2 (ja) | 2013-12-18 |
Family
ID=41733991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008189531A Expired - Fee Related JP5369524B2 (ja) | 2008-07-23 | 2008-07-23 | クロック・データ・リカバリ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369524B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964657A (zh) * | 2010-09-19 | 2011-02-02 | 昆山芯视讯电子科技有限公司 | 低功耗usb电路 |
JP2011211377A (ja) * | 2010-03-29 | 2011-10-20 | Fujikura Ltd | 受信回路、受信方法、および、光受信器 |
JP2016171387A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社日立製作所 | クロックデータリカバリ回路 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61227420A (ja) * | 1985-03-30 | 1986-10-09 | Fujitsu Ltd | 自動デユ−テイ調整回路 |
JPH05226991A (ja) * | 1992-02-12 | 1993-09-03 | Mitsubishi Electric Corp | 論理集積回路装置 |
JPH10135796A (ja) * | 1996-10-30 | 1998-05-22 | Akira Yokomizo | 外部同期方法及び外部同期回路 |
JPH11215110A (ja) * | 1998-01-28 | 1999-08-06 | Nec Corp | ビット同期回路 |
JPH11308204A (ja) * | 1998-04-17 | 1999-11-05 | Toshiba Corp | ビット同期回路 |
JP2001177587A (ja) * | 1999-12-20 | 2001-06-29 | Toyo Commun Equip Co Ltd | ディジタル変復調の同期方式 |
JP2002190724A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP2002198941A (ja) * | 2000-10-19 | 2002-07-12 | Seiko Epson Corp | サンプリングクロック生成回路、データ転送制御装置及び電子機器 |
JP2003134096A (ja) * | 2001-10-29 | 2003-05-09 | Toshiba Corp | データ抽出回路 |
JP2004128980A (ja) * | 2002-10-03 | 2004-04-22 | Renesas Technology Corp | データリカバリ回路とデータリカバリ方法 |
JP2006166229A (ja) * | 2004-12-09 | 2006-06-22 | Ricoh Co Ltd | データリカバリ方法及びデータリカバリ回路及びこれを用いたデータ受信装置 |
JP2006262165A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
JP2008235985A (ja) * | 2007-03-16 | 2008-10-02 | Ricoh Co Ltd | クロックデータリカバリー回路及び通信装置 |
-
2008
- 2008-07-23 JP JP2008189531A patent/JP5369524B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61227420A (ja) * | 1985-03-30 | 1986-10-09 | Fujitsu Ltd | 自動デユ−テイ調整回路 |
JPH05226991A (ja) * | 1992-02-12 | 1993-09-03 | Mitsubishi Electric Corp | 論理集積回路装置 |
JPH10135796A (ja) * | 1996-10-30 | 1998-05-22 | Akira Yokomizo | 外部同期方法及び外部同期回路 |
JPH11215110A (ja) * | 1998-01-28 | 1999-08-06 | Nec Corp | ビット同期回路 |
JPH11308204A (ja) * | 1998-04-17 | 1999-11-05 | Toshiba Corp | ビット同期回路 |
JP2001177587A (ja) * | 1999-12-20 | 2001-06-29 | Toyo Commun Equip Co Ltd | ディジタル変復調の同期方式 |
JP2002198941A (ja) * | 2000-10-19 | 2002-07-12 | Seiko Epson Corp | サンプリングクロック生成回路、データ転送制御装置及び電子機器 |
JP2002190724A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP2003134096A (ja) * | 2001-10-29 | 2003-05-09 | Toshiba Corp | データ抽出回路 |
JP2004128980A (ja) * | 2002-10-03 | 2004-04-22 | Renesas Technology Corp | データリカバリ回路とデータリカバリ方法 |
JP2006166229A (ja) * | 2004-12-09 | 2006-06-22 | Ricoh Co Ltd | データリカバリ方法及びデータリカバリ回路及びこれを用いたデータ受信装置 |
JP2006262165A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
JP2008235985A (ja) * | 2007-03-16 | 2008-10-02 | Ricoh Co Ltd | クロックデータリカバリー回路及び通信装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011211377A (ja) * | 2010-03-29 | 2011-10-20 | Fujikura Ltd | 受信回路、受信方法、および、光受信器 |
CN101964657A (zh) * | 2010-09-19 | 2011-02-02 | 昆山芯视讯电子科技有限公司 | 低功耗usb电路 |
JP2016171387A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社日立製作所 | クロックデータリカバリ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5369524B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8243866B2 (en) | Analog baud rate clock and data recovery | |
JP3671920B2 (ja) | スキュー調整回路及びスキュー調整方法 | |
US8165252B2 (en) | Signal processing device and method, and program | |
JP2000504514A (ja) | Nrz/nrziデータを再生するためのデジタルアーキテクチャ | |
JP5086014B2 (ja) | データリカバリ方法およびデータリカバリ回路 | |
US7844020B2 (en) | Transmission system, transmitter, receiver, and transmission method | |
US20050078018A1 (en) | Dual phase pulse modulation decoder circuit | |
JP4888393B2 (ja) | クロック再生装置及び方法 | |
US7069481B2 (en) | Data recovery circuit for minimizing power consumption by non-integer times oversampling | |
JP5369524B2 (ja) | クロック・データ・リカバリ回路 | |
US8320503B2 (en) | Receiver | |
JP2012244537A (ja) | データリカバリ方法およびデータリカバリ装置 | |
JP5423793B2 (ja) | 等化装置、等化方法及びプログラム | |
JP5560989B2 (ja) | 受信回路 | |
JP5291395B2 (ja) | 伝送システム、送信装置、受信装置、及び、伝送方法 | |
US11481217B2 (en) | Data transmitting and receiving system including clock and data recovery device and operating method of the data transmitting and receiving system | |
KR100899781B1 (ko) | 클록 정보와 함께 데이터를 전송하는 방법 및 장치 | |
US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
US8122334B2 (en) | Parity error detecting circuit and method | |
WO2012082572A2 (en) | Providing a feedback loop in a low latency serial interconnect architecture | |
JP2017050734A (ja) | シリアル通信装置、通信システム及び通信方法 | |
WO2012029597A1 (ja) | クロック再生回路およびクロック再生方法 | |
JP4413664B2 (ja) | 信号処理装置、適用等化器、データ受信装置及び信号処理方法 | |
CN113300702B (zh) | 一种信号抖动分离电路及方法 | |
JP2008283539A (ja) | 多値信号用クロック再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5369524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |