CN113300702B - 一种信号抖动分离电路及方法 - Google Patents
一种信号抖动分离电路及方法 Download PDFInfo
- Publication number
- CN113300702B CN113300702B CN202110567039.1A CN202110567039A CN113300702B CN 113300702 B CN113300702 B CN 113300702B CN 202110567039 A CN202110567039 A CN 202110567039A CN 113300702 B CN113300702 B CN 113300702B
- Authority
- CN
- China
- Prior art keywords
- signal
- jitter
- integrator
- output circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000000926 separation method Methods 0.000 title claims abstract description 16
- 238000011084 recovery Methods 0.000 claims abstract description 43
- 230000000737 periodic effect Effects 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 12
- 238000003745 diagnosis Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本发明提供一种信号抖动分离电路及方法,包括:比较器;与比较器连接的时钟数据恢复模块;与比较器和时钟数据恢复模块连接的均衡器;与比较器和均衡器连接的码间串扰输出电路;与均衡器和时钟数据恢复模块连接的随机抖动输出电路;与时钟数据恢复模块和比较器连接的占空比失真输出电路;与随机抖动输出电路和占空比失真输出电路连接的周期抖动输出电路;比较器用于将输入信号转换为符号信号;均衡器用于对符号信号进行均衡;时钟数据恢复模块用于根据符号信号产生均衡器、占空比失真输出电路和随机抖动输出电路所需的参考信号。通过较为简单的电路,实现了信号抖动成分的分离,可以更好地提供传输信道的诊断信息。
Description
技术领域
本发明涉及信号处理技术领域,具体而言,涉及一种信号抖动分离电路及方法。
背景技术
抖动是指相对于其应当发生跳变的时间,信号实际跳变时有多长时间的提前或延后。一般来说,抖动是数据或者时钟边沿的统计特性。抖动分为确定性抖动(DJ)和随机抖动(RJ),其中确定性抖动主要包括码间串扰 (ISI)、占空比失真(DCD)和周期抖动(PJ)。不同的抖动成分具有不同的产生和累积方式。例如RJ是产生于热噪声和散粒噪声等引起的高斯分布噪声;DCD指的是由于共模偏移、接收阈值变化或差分失调等因素导致的数据信号占空比不为0.5的情况;ISI的主要来源为损耗及反射。
目前,抖动的测试和评估通常需要使用示波器进行,这在现场诊断场景受到极大的限制。虽然有部分均衡器电路包含眼图检测的功能,这些电路可以通过分时的方式采集信号不同相位处的信息,得到完整的“眼图”。但是因为复杂的结构所造成的采集时长问题,其获得的眼图精度较低(通常为1/100UI量级),这样的眼图无法准确获得信号中各抖动成分,从而无法实现准确诊断。因此,需要提供一种更简单的电路以实现信号抖动成分的分离,更好地提供传输信道的诊断信息。
发明内容
本发明的目的在于提供一种信号抖动分离电路及方法,用以实现信号抖动成分的分离,更好地提供传输信道的诊断信息的技术效果。
第一方面,本发明提供了一种信号抖动分离电路,包括:比较器;与所述比较器连接的时钟数据恢复模块;与所述比较器和所述时钟数据恢复模块连接的均衡器;与所述比较器和所述均衡器连接的码间串扰输出电路;与所述均衡器和所述时钟数据恢复模块连接的随机抖动输出电路;与所述时钟数据恢复模块和所述比较器连接的占空比失真输出电路;与所述随机抖动输出电路和所述占空比失真输出电路连接的周期抖动输出电路;所述比较器用于将输入信号转换为符号信号;所述均衡器用于对所述符号信号进行均衡;所述时钟数据恢复模块用于根据所述符号信号产生所述均衡器、所述占空比失真输出电路和所述随机抖动输出电路所需的参考信号。
进一步地,所述占空比失真输出电路包括第一检测器;与所述第一检测器连接的控制模块;与所述控制模块连接的第一积分器;与所述控制模块连接的第二积分器;与所述第一积分器和所述第二积分器连接的第一减法器;所述第一检测器以所述时钟数据恢复模块输出的参考时钟作为参考信号对所述符号信号进行检测,得到输入信号的总抖动脉冲;所述控制模块用于将所述总抖动脉冲划分为奇数位脉冲和偶数位脉冲;所述第一积分器用于根据所述奇数位脉冲得到对应的奇数位分量值;所述第二积分器用于根据所述偶数位脉冲得到对应的偶数位分量值;所述减法器用于对所述奇数位分量值和所述偶数位分量值进行减法运算,得到输入信号的占空比失真分量。
进一步地,所述控制模块包括与所述第一检测器连接的计数器和延时单元;与所述延时单元和所述计数器连接的切换开关;以及与所述切换开关连接的奇数位输出端和偶数位输出端;所述计数器通过输出的信号控制所述切换开关与所述奇数位输出端连接,或者控制所述切换开关与所述偶数位输出端连接。
进一步地,所述随机抖动输出电路包括第二检测器;与所述第二检测器连接的迟滞器;与所述迟滞器的连接的第三积分器;所述第二检测器以所述时钟数据恢复模块输出的参考时钟作为参考信号对所述均衡器的输出信号进行检测,得到输入信号的第一混合抖动脉冲;所述第一混合抖动脉冲包括占空比失真分量和周期抖动分量和随机抖动分量;所述迟滞器用于将混合抖动脉冲划分为脉宽低于第一阈值的窄脉冲和脉宽高于第二阈值的宽脉冲;所述第三积分器用于将所述窄脉冲进行积分后得到随机抖动分量。
进一步地,所述第一检测器和所述第二检测器均包括第一触发器、第二触发器和或逻辑门;所述第一触发器的使能端和所述第二触发器的使能端输入参考信号;所述第一触发器的输入端和所述第二触发器的输入端输入待检测信号;所述第一触发器用于检测待检测信号“早于”参考信号的情况,第二触发器用于检测待检测信号“晚于”参考信号的情况;所述或逻辑门用于对所述第一触发器和所述第二触发器输出的信号进行处理得到对应的输出信号。
进一步地,所述周期抖动输出电路包括第四积分器以及与所述第四积分器连接的第二减法器;所述第四积分器用于将所述宽脉冲进行积分后得到输入信号的第二混合抖动脉冲;所述第二混合抖动脉冲包括占空比失真分量和周期抖动分量;所述第二减法器用于对所述第二混合抖动脉冲和所述占空比失真输出电路输出的占空比失真分量进行减法运算得到输入信号的周期抖动分量。
进一步地,所述码间串扰输出电路包括异或门鉴相器;以及与所述异或门鉴相器连接的第五积分器;所述异或门鉴相器用于对所述符号信号和所述均衡器输出的信号进行异或处理;所述第五积分器用于对异或处理后的信号进行积分并输出对应的码间串扰分量。
进一步地,所述第一积分器、所述第二积分器、所述第三积分器、所述第四积分器、所述第五积分器均包括控制开关、接地电阻、接地电容;所述控制开关的第一端与电源连接;所述接地电阻和所述接地电容均与所述控制开关的第二端连接;所述控制开关通过与各个积分器连接的上一级元件输出的高低电平进行控制;所述接地电阻和所述接地电容的端电压为各个积分器的输出信号。
第二方面,本发明提供了一种信号抖动分离方法,应用于上述的信号抖动分离电路,包括:
比较器获取输入信号并将所述输入信号转换为符号信号;
时钟数据恢复模块根据所述符号信号生成两路参考时钟作为参考信号;
均衡器根据所述时钟数据恢复模块的其中一路参考信号对所述符号信号进行均衡处理,得到对应的均衡信号;
码间串扰输出电路对所述符号信号和所述均衡信号进行处理,得到输入信号的码间串扰分量;
占空比失真输出电路根据所述时钟数据恢复模块的另一路参考信号对所述符号信号进行处理,得到输入信号的占空比失真分量;
随机抖动输出电路根据所述另一路参考信号对所述均衡器的输出信号进行处理,得到低于第一阈值的窄脉冲和高于第二阈值的宽脉冲,并根据所述窄脉冲进行积分运算得到输入信号的随机抖动输出电路;
周期抖动输出电路根据所述宽脉冲进行积分运算得到输入信号的周期抖动分量。
本发明能够实现的有益效果是:本发明提供的信号抖动分离电路通过时钟数据恢复模块根据比较器转换后的符号信号产生两路参考时钟作为参考信号,均衡器根据其中一路参考信号对符号信号进行均衡,然后码间串扰输出电路根据均衡后的信号进行处理得到输入信号的码间串扰分量;随机抖动输出电路通过另一路参考信号对均衡后的信号进行处理得到的窄脉冲进行计算,得到输入信号的随机抖动分量;同时占空比失真输出电路根据该路参考信号对符号信号进行处理得到输入信号的占空比失真分量;最后,周期抖动输出电路再根据随机抖动输出电路对均衡后的信号进行处理得到的宽脉冲和占空比失真输出电路输出的占空比失真分量进行计算得到输入信号的周期抖动分量;通过较为简单的电路,实现了信号抖动成分的分离,可以更好地提供传输信道的诊断信息。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种信号抖动分离电路的拓扑结构示意图;
图2为本发明实施例提供的一种检测器的结构示意图;
图3为本发明实施例提供的一种积分器的结构与充放电模式示意图;
图4为本发明实施例提供的一种控制模块的结构示意图;
图5为本发明实施例提供的一种控制模块的工作时序示意图;
图6为本发明实施例提供的一种迟滞器的工作时序示意图;
图7为本发明实施例提供的一种信号抖动分离方法的流程示意图。
图标:10-信号抖动分离电路;100-比较器;200-时钟数据恢复模块;300-均衡器;400-码间串扰输出电路;500-随机抖动输出电路;600-占空比失真输出电路;700-周期抖动输出电路。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行描述。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
请参看图1、图2、图3、图4和图5,图1为本发明实施例提供的一种信号抖动分离电路的拓扑结构示意图;图2为本发明实施例提供的一种检测器的结构示意图;图3为本发明实施例提供的一种积分器的结构与充放电模式示意图;图4为本发明实施例提供的一种控制模块的结构示意图;
图5为本发明实施例提供的一种控制模块的工作时序示意图;图6为本发明实施例提供的一种迟滞器的工作时序示意图。
经申请人研究发现,现有的抖动的测试和评估通常需要使用示波器进行,这在现场诊断场景受到极大得限制。虽然有部分均衡器电路包含眼图检测的功能,这些电路可以通过分时的方式采集信号不同相位处的信息,得到完整的“眼图”。但是因为复杂的结构所造成的采集时长问题,其获得的眼图精度较低(通常为1/100UI量级),这样的眼图无法准确获得信号中各抖动成分,从而无法实现准确诊断。因此,本发明提供了一种信号抖动分离电路以解决上述问题。
在一种实施方式中,本发明提供的信号抖动分离电路10包括比较器 100;与比较器100连接的时钟数据恢复模块200;与比较器100和时钟数据恢复模块200连接的均衡器300;与比较器100和均衡器300连接的码间串扰输出电路400;与均衡器300和时钟数据恢复模块200连接的随机抖动输出电路500;与时钟数据恢复模块200和比较器100连接的占空比失真输出电路600;与随机抖动输出电路500和占空比失真输出电路600连接的周期抖动输出电路700;比较器100用于将输入信号转换为符号信号;均衡器 300用于对符号信号进行均衡;时钟数据恢复模块200用于根据符号信号产生均衡器300、占空比失真输出电路600和随机抖动输出电路500所需的参考信号。
在上述实现过程中,时钟数据恢复模块200根据比较器100转换后的符号信号产生两路参考时钟作为参考信号,均衡器300根据其中一路参考信号对符号信号进行均衡,然后码间串扰输出电路400根据均衡后的信号进行处理得到输入信号的码间串扰分量;随机抖动输出电路500通过另一路参考信号对均衡后的信号进行处理得到的窄脉冲进行计算,得到输入信号的随机抖动分量;同时占空比失真输出电路600根据该路参考信号对符号信号进行处理得到输入信号的占空比失真分量;最后,周期抖动输出电路700再根据随机抖动输出电路500对均衡后的信号进行处理得到的宽脉冲和占空比失真输出电路600输出的占空比失真分量进行计算得到输入信号的周期抖动分量;通过较为简单的电路,实现了信号抖动成分的分离,可以更好地提供传输信道的诊断信息。通过较为简单的电路,实现了信号抖动成分的分离,可以更好地提供传输信道的诊断信息。
示例性地,比较器可以选用本领域人员熟知的结构;均衡器可以为自适应FIR/IIR等滤波器结构,也可以为其他本领域人员熟知的结构。
在一种实施方式中,占空比失真输出电路600包括第一检测器;与第一检测器连接的控制模块;与控制模块连接的第一积分器;与控制模块连接的第二积分器;与第一积分器和第二积分器连接的第一减法器;第一检测器以时钟数据恢复模块输出的参考时钟作为参考信号对符号信号进行检测,得到输入信号的总抖动脉冲;控制模块用于将总抖动脉冲划分为奇数位脉冲和偶数位脉冲;第一积分器用于根据奇数位脉冲得到对应的奇数位分量值;第二积分器用于根据偶数位脉冲得到对应的偶数位分量值;减法器用于对奇数位分量值和偶数位分量值进行减法运算,得到输入信号的占空比失真分量(DCD)。该分量可以采用模拟信号的形式输出,也可以使用 ADC进行采样进行数字输出。
在一种实施方式中,随机抖动输出电路500包括第二检测器;与第二检测器连接的迟滞器;与迟滞器的连接的第三积分器;第二检测器以时钟数据恢复模块输出的参考时钟作为参考信号对均衡器的输出信号进行检测,得到输入信号的第一混合抖动脉冲;第一混合抖动脉冲包括占空比失真分量(DCD)、周期抖动分量(PJ)和随机抖动分量(RJ);迟滞器用于将混合抖动脉冲划分为脉宽低于第一阈值的窄脉冲和脉宽高于第二阈值的宽脉冲;第三积分器用于将窄脉冲进行积分后得到随机抖动分量(RJ)。
上述实现过程中,迟滞器的工作时序如图6所示。其中,延迟的存在是为了使电路结构能够满足因果性。第一阈值和第二阈值可以根据实际使用需求进行设置。
在一种实施方式中,周期抖动输出电路700包括第四积分器以及与第四积分器连接的第二减法器;第四积分器用于将宽脉冲进行积分后得到输入信号的第二混合抖动脉冲;第二混合抖动脉冲包括占空比失真分量和周期抖动分量;第二减法器用于对第二混合抖动脉冲和占空比失真输出电路输出的占空比失真分量进行减法运算得到输入信号的周期抖动分量(PJ)。
在一种实施方式中,码间串扰输出电路400包括异或门鉴相器;以及与异或门鉴相器连接的第五积分器;异或门鉴相器用于对符号信号和均衡器输出的信号进行异或处理;第五积分器用于对异或处理后的信号进行积分并输出对应的码间串扰分量(ISI);该分量可以采用模拟信号的形式输出,也可以使用ADC进行采样进行数字输出。
如图2所示,在一种实施方式中,第一检测器和第二检测器均包括第一触发器、第二触发器和或逻辑门;第一触发器的使能端和第二触发器的使能端输入参考信号;第一触发器的输入端和第二触发器的输入端输入待检测信号;第一触发器用于检测待检测信号“早于”参考信号的情况,第二触发器用于检测待检测信号“晚于”参考信号的情况;或逻辑门用于对第一触发器和第二触发器输出的信号进行处理得到对应的输出信号。
具体地,第一触发器和第二触发器可以选用双沿触发的D触发器;其中,第一触发器为高电平使能,第二触发器为低电平使能。当输入信号与参考信号同相位时,第一触发器和第二触发器都输出0,检测器输出也为0;当输入信号“早于”参考信号时,第一触发器输出1,第二触发器输出0,检测器输出1;当输入信号“晚于”参考信号时,第一触发器输出0,第二触发器输出1,或逻辑门输出1(即检测器输出为1)。
如图3所示,在一种实施方式中,第一积分器、第二积分器、第三积分器、第四积分器和第五积分器均包括控制开关、接地电阻、接地电容;控制开关的第一端与电源连接;接地电阻和接地电容均与控制开关的第二端连接;控制开关通过与各个积分器连接的上一级元件输出的高低电平进行控制;接地电阻和接地电容的端电压为各个积分器的输出信号。
具体地,以第五积分器为例,如图3中的a所示,当异或门鉴相器输出为1(即比较器信号与恢复时钟相位不同,有抖动,输出高电平),控制开关S导通,电源VDD对接地电容C进行充电,积分器输出电压升高;如图3中的b所示,当异或门鉴相器输出为0(即比较器信号与恢复时钟相位相同,无抖动,输出低电平),控制开关S关断,接地电容C通过接地电阻 R对地放电,积分器输出电压降低。需要说明的是,上述的控制开关S可以选用继电器或者模拟开关,具体可以根据使用者的实际需求进行选择。
如图4所示,在一种实施方式中,控制模块包括与第一检测器连接的计数器和延时单元;与延时单元和计数器连接的切换开关SW;以及与切换开关SW连接的奇数位输出端和偶数位输出端;计数器通过输出的信号控制切换开关与奇数位输出端连接,或者控制切换开关与偶数位输出端连接。
在上述实现过程中,控制模块通过计数器输出的信号控制切换开关与奇数位输出端或偶数位输出端连接,从而将延时单元的输出通过奇数位输出端或偶数位输出端输出,更加方便快捷。
具体地,控制模块的工作时序(以控制信号为1时奇数位输出为例) 如图5所示。其中,延迟的存在是为了使电路结构能够满足因果性,控制开关SW可以选用继电器或者模拟开关。
示例性地,计数器可以为上升沿触发的计数器,计数值为0、1。计数器的输出作为切换开关(SW)的控制信号。控制信号为1时奇数位(或偶数位)输出,控制信号为0时偶数位(或奇数位)输出。
请参看图7,图7为本发明实施例提供的一种信号抖动分离方法的流程示意图。
在一种实施方式中,本发明实施例还提供了一种运用于上述信号抖动分离电路的信号抖动分离方法,具体流程如下所述:
比较器获取输入信号并将所述输入信号转换为符号信号;
时钟数据恢复模块根据所述符号信号生成两路参考时钟作为参考信号;
均衡器根据所述时钟数据恢复模块的其中一路参考信号对所述符号信号进行均衡处理,得到对应的均衡信号;
码间串扰输出电路对所述符号信号和所述均衡信号进行处理,得到输入信号的码间串扰分量;
占空比失真输出电路根据所述时钟数据恢复模块的另一路参考信号对所述符号信号进行处理,得到输入信号的占空比失真分量;
随机抖动输出电路根据所述另一路参考信号对所述均衡器的输出信号进行处理,得到低于第一阈值的窄脉冲和高于第二阈值的宽脉冲,并根据所述窄脉冲进行积分运算得到输入信号的随机抖动输出电路;
周期抖动输出电路根据所述宽脉冲进行积分运算得到输入信号的周期抖动分量。
通过上述过程,即可将输入信号的抖动进行分离,提供传输信道的诊断信息。
综上所述,本发明实施例提供一种信号抖动分离电路及方法,包括:比较器;与比较器连接的时钟数据恢复模块;与比较器和时钟数据恢复模块连接的均衡器;与比较器和均衡器连接的码间串扰输出电路;与均衡器和时钟数据恢复模块连接的随机抖动输出电路;与时钟数据恢复模块和比较器连接的占空比失真输出电路;与随机抖动输出电路和占空比失真输出电路连接的周期抖动输出电路;比较器用于将输入信号转换为符号信号;均衡器用于对符号信号进行均衡;时钟数据恢复模块用于根据符号信号产生均衡器、占空比失真输出电路和随机抖动输出电路所需的参考信号。通过较为简单的电路,实现了信号抖动成分的分离,可以更好地提供传输信道的诊断信息。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (5)
1.一种信号抖动分离电路,其特征在于,包括:比较器;与所述比较器连接的时钟数据恢复模块;与所述比较器和所述时钟数据恢复模块连接的均衡器;与所述比较器和所述均衡器连接的码间串扰输出电路;与所述均衡器和所述时钟数据恢复模块连接的随机抖动输出电路;与所述时钟数据恢复模块和所述比较器连接的占空比失真输出电路;与所述随机抖动输出电路和所述占空比失真输出电路连接的周期抖动输出电路;所述比较器用于将输入信号转换为符号信号;所述均衡器用于对所述符号信号进行均衡;所述时钟数据恢复模块用于根据所述符号信号产生所述均衡器、所述占空比失真输出电路和所述随机抖动输出电路所需的参考信号;
所述占空比失真输出电路包括第一检测器;与所述第一检测器连接的控制模块;与所述控制模块连接的第一积分器;与所述控制模块连接的第二积分器;与所述第一积分器和所述第二积分器连接的第一减法器;所述第一检测器以所述时钟数据恢复模块输出的参考时钟作为参考信号对所述符号信号进行检测,得到输入信号的总抖动脉冲;所述控制模块用于将所述总抖动脉冲划分为奇数位脉冲和偶数位脉冲;所述第一积分器用于根据所述奇数位脉冲得到对应的奇数位分量值;所述第二积分器用于根据所述偶数位脉冲得到对应的偶数位分量值;所述减法器用于对所述奇数位分量值和所述偶数位分量值进行减法运算,得到输入信号的占空比失真分量;
所述随机抖动输出电路包括第二检测器;与所述第二检测器连接的迟滞器;与所述迟滞器的连接的第三积分器;所述第二检测器以所述时钟数据恢复模块输出的参考时钟作为参考信号对所述均衡器的输出信号进行检测,得到输入信号的第一混合抖动脉冲;所述第一混合抖动脉冲包括占空比失真分量和周期抖动分量和随机抖动分量;所述迟滞器用于将混合抖动脉冲划分为脉宽低于第一阈值的窄脉冲和脉宽高于第二阈值的宽脉冲;所述第三积分器用于将所述窄脉冲进行积分后得到随机抖动分量;
所述周期抖动输出电路包括第四积分器以及与所述第四积分器连接的第二减法器;所述第四积分器用于将所述宽脉冲进行积分后得到输入信号的第二混合抖动脉冲;所述第二混合抖动脉冲包括占空比失真分量和周期抖动分量;所述第二减法器用于对所述第二混合抖动脉冲和所述占空比失真输出电路输出的占空比失真分量进行减法运算得到输入信号的周期抖动分量;
所述码间串扰输出电路包括异或门鉴相器;以及与所述异或门鉴相器连接的第五积分器;所述异或门鉴相器用于对所述符号信号和所述均衡器输出的信号进行异或处理;所述第五积分器用于对异或处理后的信号进行积分并输出对应的码间串扰分量。
2.根据权利要求1所述的信号抖动分离电路,其特征在于,所述控制模块包括与所述第一检测器连接的计数器和延时单元;与所述延时单元和所述计数器连接的切换开关;以及与所述切换开关连接的奇数位输出端和偶数位输出端;所述计数器通过输出的信号控制所述切换开关与所述奇数位输出端连接,或者控制所述切换开关与所述偶数位输出端连接。
3.根据权利要求1所述的信号抖动分离电路,其特征在于,所述第一检测器和所述第二检测器均包括第一触发器、第二触发器和或逻辑门;所述第一触发器的使能端和所述第二触发器的使能端输入参考信号;所述第一触发器的输入端和所述第二触发器的输入端输入待检测信号;所述第一触发器用于检测待检测信号“早于”参考信号的情况,第二触发器用于检测待检测信号“晚于”参考信号的情况;所述或逻辑门用于对所述第一触发器和所述第二触发器输出的信号进行处理得到对应的输出信号。
4.根据权利要求1所述的信号抖动分离电路,其特征在于,所述第一积分器、所述第二积分器、所述第三积分器、所述第四积分器、所述第五积分器均包括控制开关、接地电阻、接地电容;所述控制开关的第一端与电源连接;所述接地电阻和所述接地电容均与所述控制开关的第二端连接;所述控制开关通过与各个积分器连接的上一级元件输出的高低电平进行控制;所述接地电阻和所述接地电容的端电压为各个积分器的输出信号。
5.一种信号抖动分离方法,应用于权利要求1-4任一项所述的信号抖动分离电路,其特征在于,包括:
比较器获取输入信号并将所述输入信号转换为符号信号;
时钟数据恢复模块根据所述符号信号生成两路参考时钟作为参考信号;
均衡器根据所述时钟数据恢复模块的其中一路参考信号对所述符号信号进行均衡处理,得到对应的均衡信号;
码间串扰输出电路对所述符号信号和所述均衡信号进行处理,得到输入信号的码间串扰分量;
占空比失真输出电路根据所述时钟数据恢复模块的另一路参考信号对所述符号信号进行处理,得到输入信号的占空比失真分量;
随机抖动输出电路根据所述另一路参考信号对所述均衡器的输出信号进行处理,得到低于第一阈值的窄脉冲和高于第二阈值的宽脉冲,并根据所述窄脉冲进行积分运算得到输入信号的随机抖动输出电路;
周期抖动输出电路根据所述宽脉冲进行积分运算得到输入信号的周期抖动分量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110567039.1A CN113300702B (zh) | 2021-05-24 | 2021-05-24 | 一种信号抖动分离电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110567039.1A CN113300702B (zh) | 2021-05-24 | 2021-05-24 | 一种信号抖动分离电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113300702A CN113300702A (zh) | 2021-08-24 |
CN113300702B true CN113300702B (zh) | 2023-03-24 |
Family
ID=77324378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110567039.1A Active CN113300702B (zh) | 2021-05-24 | 2021-05-24 | 一种信号抖动分离电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113300702B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063738A (zh) * | 2017-11-22 | 2018-05-22 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 数字均衡器的收敛判决方法 |
CN111474408A (zh) * | 2019-01-23 | 2020-07-31 | 罗德施瓦兹两合股份有限公司 | 抖动确定方法和测量仪器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5903605A (en) * | 1995-03-30 | 1999-05-11 | Intel Corporation | Jitter detection method and apparatus |
US6088415A (en) * | 1998-02-23 | 2000-07-11 | National Semiconductor Corporation | Apparatus and method to adaptively equalize duty cycle distortion |
KR100694039B1 (ko) * | 2000-07-20 | 2007-03-12 | 삼성전자주식회사 | 지터 검출 장치 및 그를 이용한 위상 동기 루프 |
US7095816B2 (en) * | 2001-03-07 | 2006-08-22 | Nippon Telegraph And Telephone Corporation | Clock/data recovery circuit |
JP2007514388A (ja) * | 2003-12-16 | 2007-05-31 | カリフォルニア インスティテュート オブ テクノロジー | デターミニスティックジッターイコライザ |
US7639737B2 (en) * | 2006-04-27 | 2009-12-29 | Rambus Inc. | Adaptive equalization using correlation of edge samples with data patterns |
EP2252003A1 (en) * | 2009-05-12 | 2010-11-17 | CoreOptics Inc. | Phase detection method and phase detector |
US8643409B2 (en) * | 2011-07-01 | 2014-02-04 | Rambus Inc. | Wide-range clock multiplier |
CN102870386B (zh) * | 2012-06-21 | 2015-04-15 | 华为技术有限公司 | 判决反馈均衡器和接收机 |
US9755574B2 (en) * | 2015-08-06 | 2017-09-05 | Sony Corporation | Injection-locked oscillator and method for controlling jitter and/or phase noise |
-
2021
- 2021-05-24 CN CN202110567039.1A patent/CN113300702B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063738A (zh) * | 2017-11-22 | 2018-05-22 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 数字均衡器的收敛判决方法 |
CN111474408A (zh) * | 2019-01-23 | 2020-07-31 | 罗德施瓦兹两合股份有限公司 | 抖动确定方法和测量仪器 |
Also Published As
Publication number | Publication date |
---|---|
CN113300702A (zh) | 2021-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5412698A (en) | Adaptive data separator | |
US8243866B2 (en) | Analog baud rate clock and data recovery | |
US5903605A (en) | Jitter detection method and apparatus | |
US8363773B2 (en) | Digital phase interpolation control for clock and data recovery circuit | |
US10505707B2 (en) | System and method for drift compensation in data communications | |
JP5954160B2 (ja) | クロック・データリカバリィ方法および回路 | |
US7869544B2 (en) | System for measuring an eyewidth of a data signal in an asynchronous system | |
JPH07115411A (ja) | 集積回路 | |
JPS59112747A (ja) | 2進デ−タ受信機 | |
CN108123714A (zh) | 混合时钟数据恢复电路和接收器 | |
US7173993B2 (en) | Method for sampling phase control | |
CN102611447B (zh) | 一种基于fpga的加噪信号同步时钟提取装置 | |
US7844020B2 (en) | Transmission system, transmitter, receiver, and transmission method | |
KR20200041425A (ko) | 트랜지션 검출기 및 이를 포함하는 클록 데이터 복원기 | |
JPWO2007037312A1 (ja) | クロック再生装置及び方法 | |
Bartley et al. | Delay window blind oversampling clock and data recovery algorithm with wide tracking range | |
CN113300702B (zh) | 一种信号抖动分离电路及方法 | |
US7936296B2 (en) | AD converter, data receiver and data reception method | |
JP2015524203A (ja) | 歪耐性クロックデータリカバリシステム | |
Choi et al. | A 0.99-pJ/b 15-Gb/s counter-based adaptive equalizer using single comparator in 28-nm CMOS | |
US8320503B2 (en) | Receiver | |
US8588355B2 (en) | Timing recovery controller and operation method thereof | |
US20050259772A1 (en) | Circuit arrangement and method to provide error detection for multi-level analog signals, including 3-level pulse amplitude modulation (PAM-3) signals | |
JP5369524B2 (ja) | クロック・データ・リカバリ回路 | |
Kubíček et al. | Blind oversampling data recovery with low hardware complexity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |