JP5954160B2 - クロック・データリカバリィ方法および回路 - Google Patents
クロック・データリカバリィ方法および回路 Download PDFInfo
- Publication number
- JP5954160B2 JP5954160B2 JP2012277166A JP2012277166A JP5954160B2 JP 5954160 B2 JP5954160 B2 JP 5954160B2 JP 2012277166 A JP2012277166 A JP 2012277166A JP 2012277166 A JP2012277166 A JP 2012277166A JP 5954160 B2 JP5954160 B2 JP 5954160B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- interpolation
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
ボーレート(Baud-rate)サンプリング方式の利点としては、2×オーバーサンプリング方式に比べて用いるクロックの周波数が1/2となり、電力効率や最大動作周波数の向上が見込まれる。
以上のように、第1実施形態のCDR回路は、図1のCDR回路に類似した構成を有し、2UI積分回路31および判定帰還等化回路32が設けられていることが異なる。以下、2UI積分回路31および判定帰還等化回路32について説明する。
積分回路33は、増幅器34と、2個のスイッチSW1およびSW2と、容量Cと、を有する。SW2をオン(接続)することにより、容量Cは初期値にリセット(reset)される。SW2をオフ(遮断)した後、SW1をオンすると、入力信号を増幅した増幅器34の出力により容量Cが充電(または放電)され、入力信号の積分(integration)が行われる。SW1をオフすると積分が終了され、積分値が保持(hold)されて出力される。SW1がオンの期間を積分期間、SW1およびS2がオフの期間を出力期間、SW2がオンの期間をリセット期間とする。図5の積分回路は、広く知られているのでこれ以上の説明は省略する。
上記のように、第1実施形態では、フロントエンド部分にてデータ区間の2倍の区間積分をする2UI積分を行う。
図8に示すように1UI前のデータを用いて、1/0の閾値を変更する。第1実施形態では、判定帰還等化回路32が、判定回路26の判定結果に応じて等化処理を行うことにより、実質的に閾値の変更を行なう。具体的には、1UI前のデータが“1”の時には補間データxkを減少させ、 “0”の時にはxkを増加するように等化処理を行う。
高次の補間を用いる場合、乗算器等のデジタル回路の回路規模の増加や計算時間の増加を伴うため、適宜簡略化した近似式を用いる場合が多い。図9はその一例を示す。
第3実施形態のCDR回路は、2UI積分回路31の代わりに1UI積分回路41を有し、ADC23の後に1UI遅延する遅延回路(Z-1)43と加算回路42からなる1UI積分回路を設けたことが第1実施形態と異なり、他は同じである。
22 等化(EQ)回路
23 アナログ・デジタル変換回路(ADC)
24 CDR処理回路
25 データ補間回路
26 判定回路
27 位相比較回路
28 フィルタ
31 2UI積分回路
32 判定帰還等化回路(DFE)
Claims (8)
- 入力データ信号を、サンプルクロックの2周期に渡って積分し、
積分した信号を、前記サンプルクロックに応じてデジタル信号に変換し、
変換した前記デジタル信号を、位相情報に応じて補間して、補間データを生成し、
前記補間データの前記サンプルクロックに対する位相を比較し、
前記比較結果をフィルタリング処理して前記位相情報を生成し、
決定した出力データに応じて前記補間データに対して等化処理を行い、
前記等化処理結果を2値判定して前記出力データを生成する、ことを特徴とするクロック・データリカバリィ方法。 - 入力データ信号を、サンプルクロックの1周期に渡って積分し、
積分した信号を、前記サンプルクロックに応じてデジタル信号に変換し、
変換した前記デジタル信号に、1周期前の前記デジタル信号を加算してデジタル信号を生成し、
前記デジタル積分信号を、位相情報に応じて補間して、補間データを生成し、
前記補間データの前記サンプルクロックに対する位相を比較し、
前記比較結果をフィルタリング処理して前記位相情報を生成し、
決定した出力データに応じて前記補間データに対して等化処理を行い、
前記等化処理結果を2値判定して前記出力データを生成する、ことを特徴とするクロック・データリカバリィ方法。 - 入力データ信号を、サンプルクロックの2周期に渡って積分する積分回路と、
前記積分回路の出力信号を、前記サンプルクロックに応じてデジタル信号に変換するアナログ・デジタル変換器と、
前記アナログ・デジタル変換器の出力を、位相情報に応じて補間して補間データを生成するデータ補間回路と、
前記補間データの前記サンプルクロックに対する位相を比較する位相比較回路と、
前記位相比較回路の比較結果をフィルタリング処理して前記位相情報を生成するフィルタと、
決定した出力データに応じて前記補間データに対して等化処理を行う判定帰還等化回路と、
前記判定帰還等化回路の出力を2値判定して前記出力データを生成する判定回路と、を備えることを特徴とするクロック・データリカバリィ回路。 - 入力データ信号を、サンプルクロックの1周期に渡って積分する積分回路と、
前記積分回路の出力信号を、前記サンプルクロックに応じてデジタル信号に変換するアナログ・デジタル変換器と、
前記アナログ・デジタル変換器の出力に、1周期前の前記アナログ・デジタル変換器の出力を加算するデジタル積分器と、
前記デジタル積分器の出力を、位相情報に応じて補間して補間データを生成するデータ補間回路と、
前記補間データの前記サンプルクロックに対する位相を比較する位相比較回路と、
前記位相比較回路の比較結果をフィルタリング処理して前記位相情報を生成するフィルタと、
決定した出力データに応じて前記データ補間回路の出力に対して等化処理を行う判定帰還等化回路と、
前記判定帰還等化回路の出力を2値判定して前記出力データを生成する判定回路と、を備えることを特徴とするクロック・データリカバリィ回路。 - 前記サンプルクロックを発生するクロック発生回路を備え、
前記サンプルクロックは、前記入力データ信号と非同期であり、かつ前記入力データ信号の1ユニットインターバルに類似の周期を有することを特徴とする請求項3または4記載のクロック・データリカバリィ回路。 - 前記位相比較回路は、前記アナログ・デジタル変換器の任意のサンプルタイミング離れた出力値と前記決定した出力データを乗算した値を積算することで、ユニットパルス応答を取得し、前記ユニットパルス応答の形状から位相検出を行う請求項3または4記載のクロック・データリカバリィ回路。
- 前記判定帰還等化回路は、2タップ以上の判定帰還を行う請求項6記載のクロック・データリカバリィ回路。
- 前記判定帰還等化回路は、前記位相比較回路にて計算された前記ユニットパルス応答を、等化係数として用いる請求項7記載のクロック・データリカバリィ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012277166A JP5954160B2 (ja) | 2012-12-19 | 2012-12-19 | クロック・データリカバリィ方法および回路 |
US14/033,128 US8989333B2 (en) | 2012-12-19 | 2013-09-20 | Clock data recovery method and clock data recovery circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012277166A JP5954160B2 (ja) | 2012-12-19 | 2012-12-19 | クロック・データリカバリィ方法および回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014121069A JP2014121069A (ja) | 2014-06-30 |
JP5954160B2 true JP5954160B2 (ja) | 2016-07-20 |
Family
ID=50930854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012277166A Expired - Fee Related JP5954160B2 (ja) | 2012-12-19 | 2012-12-19 | クロック・データリカバリィ方法および回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8989333B2 (ja) |
JP (1) | JP5954160B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6032081B2 (ja) * | 2013-03-22 | 2016-11-24 | 富士通株式会社 | 受信回路、及び半導体集積回路 |
US8971468B1 (en) * | 2013-10-28 | 2015-03-03 | Xilinx, Inc. | Increasing the resolution of serial data recovery units (DRUs) based on interleaved free running oversamplers |
US9485121B2 (en) * | 2014-01-27 | 2016-11-01 | Multiphy Ltd. | Digital baud rate clock recovery of heavily ISI-induced signals |
KR102403623B1 (ko) | 2017-08-18 | 2022-05-30 | 삼성전자주식회사 | 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로 |
US10637696B2 (en) | 2018-07-02 | 2020-04-28 | Rambus Inc. | Symbol-rate phase detector for multi-PAM receiver |
US11265084B2 (en) * | 2018-12-20 | 2022-03-01 | Acacia Communications, Inc. | Flexible baud rate |
US11146280B2 (en) * | 2018-12-31 | 2021-10-12 | Tektronix, Inc. | Digital signal processing waveform synthesis for fixed sample rate signal sources |
CN112187256B (zh) * | 2019-07-04 | 2023-08-25 | 智原微电子(苏州)有限公司 | 时钟数据恢复装置及其操作方法 |
US10868663B1 (en) * | 2020-05-08 | 2020-12-15 | Xilinx, Inc. | Flexible wide-range and high bandwidth auxiliary clock and data recovery (CDR) circuit for transceivers |
JP7486403B2 (ja) | 2020-11-06 | 2024-05-17 | 株式会社メガチップス | クロックデータ再生回路および受信機 |
JP2022106500A (ja) | 2021-01-07 | 2022-07-20 | 株式会社メガチップス | クロックデータ再生回路および受信機 |
JP2022148090A (ja) * | 2021-03-24 | 2022-10-06 | キオクシア株式会社 | 半導体集積回路及び受信装置 |
CN113824443B (zh) * | 2021-08-18 | 2023-06-30 | 深圳市紫光同创电子有限公司 | 时钟数据恢复电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835295A (en) * | 1996-11-18 | 1998-11-10 | Cirrus Logice, Inc. | Zero phase restart interpolated timing recovery in a sampled amplitude read channel |
KR100244770B1 (ko) * | 1997-06-30 | 2000-02-15 | 전주범 | 디지탈 자기 기록/재생 시스템의 보간 필터 |
JP4956989B2 (ja) | 2005-12-20 | 2012-06-20 | 日立情報通信エンジニアリング株式会社 | クロック同期方法およびクロック同期回路 |
US20080056403A1 (en) * | 2006-09-01 | 2008-03-06 | On Demand Microelectronics | Method and apparatus for timing recovery of pam signals |
JP5245665B2 (ja) * | 2008-09-11 | 2013-07-24 | 富士通株式会社 | データ受信回路 |
JP5510297B2 (ja) * | 2010-12-06 | 2014-06-04 | 富士通株式会社 | 受信回路 |
JP5831225B2 (ja) * | 2011-12-28 | 2015-12-09 | 富士通株式会社 | Cdr回路、受信回路、及び、電子装置 |
-
2012
- 2012-12-19 JP JP2012277166A patent/JP5954160B2/ja not_active Expired - Fee Related
-
2013
- 2013-09-20 US US14/033,128 patent/US8989333B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8989333B2 (en) | 2015-03-24 |
JP2014121069A (ja) | 2014-06-30 |
US20140169442A1 (en) | 2014-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5954160B2 (ja) | クロック・データリカバリィ方法および回路 | |
US7411531B2 (en) | Methods and apparatus for asynchronous sampling of a received signal at a downsampled rate | |
US9143367B2 (en) | Clock and data recovery architecture with adaptive digital phase skew | |
US7245638B2 (en) | Methods and systems for DSP-based receivers | |
US11290115B2 (en) | Low latency combined clock data recovery logic network and charge pump circuit | |
US7457391B2 (en) | Clock and data recovery unit | |
CN113676309B (zh) | 使用三个反馈路径的二阶时钟恢复 | |
JP2009225018A (ja) | 判定帰還等化装置及び方法 | |
JP4888393B2 (ja) | クロック再生装置及び方法 | |
US8299948B2 (en) | Receiving circuit and sampling clock control method | |
Ting et al. | A blind baud-rate ADC-based CDR | |
US11570024B2 (en) | Equalizer with perturbation effect based adaptation | |
US8964899B2 (en) | Receiving circuit | |
JP5998612B2 (ja) | 補間回路および受信回路 | |
JP5560989B2 (ja) | 受信回路 | |
JP5521891B2 (ja) | 受信回路 | |
JP6273697B2 (ja) | 受信回路および受信方法 | |
US8983013B2 (en) | Signal processing circuit and signal processing method | |
JP6244722B2 (ja) | Cdr回路 | |
Jalali et al. | A 3x blind ADC-based CDR | |
JP4323170B2 (ja) | 自動スキュー補償機能付き受信装置 | |
WO2018217786A1 (en) | Multi-stage sampler with increased gain | |
JP2002084267A (ja) | タイミング検出装置およびタイミング検出方法 | |
JP2007019848A (ja) | 信号処理装置、信号処理方法 | |
CN118157833A (zh) | 具有回路延迟取消的时钟恢复 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5954160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |