CN112187256B - 时钟数据恢复装置及其操作方法 - Google Patents

时钟数据恢复装置及其操作方法 Download PDF

Info

Publication number
CN112187256B
CN112187256B CN201910599161.XA CN201910599161A CN112187256B CN 112187256 B CN112187256 B CN 112187256B CN 201910599161 A CN201910599161 A CN 201910599161A CN 112187256 B CN112187256 B CN 112187256B
Authority
CN
China
Prior art keywords
data
coupled
equalizer
equalized
equalization coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910599161.XA
Other languages
English (en)
Other versions
CN112187256A (zh
Inventor
陈玲
赵启宇
费晓冬
刘伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhiyuan Microelectronics Suzhou Co ltd
Faraday Technology Corp
Original Assignee
Zhiyuan Microelectronics Suzhou Co ltd
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhiyuan Microelectronics Suzhou Co ltd, Faraday Technology Corp filed Critical Zhiyuan Microelectronics Suzhou Co ltd
Priority to CN201910599161.XA priority Critical patent/CN112187256B/zh
Priority to US16/583,234 priority patent/US10855437B1/en
Priority to TW108134998A priority patent/TWI695586B/zh
Publication of CN112187256A publication Critical patent/CN112187256A/zh
Application granted granted Critical
Publication of CN112187256B publication Critical patent/CN112187256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种时钟数据恢复装置及其操作方法。时钟数据恢复装置包括均衡器、相位检测器、电荷泵以及振荡电路。均衡器经配置以均衡原数据，以产生经均衡数据。相位检测器耦接至均衡器，以接收所述经均衡数据。相位检测器经配置以依据所述经均衡数据产生检测结果。其中，相位检测器对所述经均衡数据进行样式筛选，以滤除至少一个样式。电荷泵耦接至相位检测器，以接收所述检测结果。电荷泵经配置以依据所述检测结果产生控制信号。振荡电路耦接至电荷泵，以接收所述控制信号。振荡电路经配置以依据所述控制信号产生时钟信号。

Description

时钟数据恢复装置及其操作方法
技术领域
本发明涉及一种时钟数据恢复(clock data recovery，以下称为CDR)装置及其操作方法。
背景技术
一般的砰砰时钟数据恢复(Bang-Bang CDR)装置在利用边沿(edge)信息进行锁定时没有消除或减小码际干扰(inter-symbol interference,ISI)对边缘的影响。一般而言，码际干扰会影响CDR的锁定能力，增大经恢复时钟(recovery clock)的抖动(jitter)。
发明内容
本发明提供一种时钟数据恢复(clock data recovery,CDR)装置及其操作方法，以减少码际干扰(inter-symbol interference,ISI)对数据的边沿(edge)的影响，提升时钟数据恢复装置的抗码际干扰的能力。
根据本发明的实施例，时钟数据恢复装置包括均衡器(equalizer)、相位检测器(phase detector)、电荷泵(charge pump)以及振荡电路(oscillation circuit)。均衡器经配置以均衡原数据，以产生经均衡数据。相位检测器耦接至均衡器，以接收所述经均衡数据。相位检测器经配置以依据所述经均衡数据而产生检测结果。其中，相位检测器对所述经均衡数据进行样式筛选(Pattern-Filtering)，以滤除至少一个样式。电荷泵耦接至相位检测器，以接收所述检测结果。电荷泵经配置以依据所述检测结果产生控制信号。振荡电路耦接至电荷泵，以接收所述控制信号。振荡电路经配置以依据所述控制信号产生时钟信号。
根据本发明的实施例，时钟数据恢复装置的操作方法包括：由均衡器均衡原数据以产生经均衡数据；由相位检测器依据所述经均衡数据而产生检测结果，其中相位检测器对所述经均衡数据进行样式筛选以滤除至少一个样式；由电荷泵依据所述检测结果产生控制信号；以及由振荡电路依据所述控制信号产生时钟信号。
根据本发明的实施例，时钟数据恢复装置包括均衡器、相位检测器、电荷泵以及振荡电路。均衡器经配置以均衡原数据以产生经均衡数据。其中，均衡器基于循环展开结构(loop-unrolling)使用第一均衡系数对所述原数据进行均衡，以产生所述经均衡数据的当前数据；均衡器基于循环展开结构使用第二均衡系数对所述原数据进行均衡，以产生所述经均衡数据的第一边沿数据；均衡器使用所述第一均衡系数对所述原数据进行均衡，以产生所述经均衡数据与参考信号之差的误差(error)数据；均衡器使用所述当前数据与所述第一边沿数据去更新所述第一均衡系数；以及均衡器使用所述当前数据与所述误差数据去更新所述第二均衡系数。相位检测器耦接至均衡器，以接收所述经均衡数据。相位检测器经配置以依据所述经均衡数据而产生检测结果。电荷泵耦接至相位检测器，以接收所述检测结果。电荷泵经配置以依据所述检测结果产生控制信号。振荡电路耦接至电荷泵，以接收所述控制信号。振荡电路经配置以依据所述控制信号产生时钟信号。
根据本发明的实施例，时钟数据恢复装置的操作方法包括：由所述均衡器基于循环展开结构(loop-unrolling)使用第一均衡系数对原数据进行均衡，以产生经均衡数据的当前数据；由均衡器基于循环展开结构使用第二均衡系数对所述原数据进行均衡，以产生所述经均衡数据的第一边沿数据；由均衡器使用所述第一均衡系数对所述原数据进行均衡，以产生所述经均衡数据与参考信号之间的差的误差数据；由均衡器使用所述当前数据与所述误差数据去更新所述第一均衡系数；由均衡器使用所述当前数据与所述误差数据去更新所述第二均衡系数；由相位检测器依据所述经均衡数据而产生检测结果；由电荷泵依据所述检测结果产生控制信号；以及由振荡电路依据所述控制信号产生时钟信号。
基于上述，在一些实施例中，相位检测器可以对数据进行样式筛选(滤除码际干扰严重的特定样式)，以及依据数据产生检测结果。因此，所述时钟数据恢复装置及其操作方法可以减少码际干扰对数据的边沿(edge)的影响，提升时钟数据恢复装置的抗码际干扰的能力。在另一些实施例中，均衡器可以使用当前数据与误差数据(当前数据与参考信号之间的差)去更新第二均衡系数，以及基于循环展开结构使用所述第二均衡系数对原数据进行均衡。因此，均衡器可以基于幅度(amplitude based)来自适应调整均衡系数对原数据进行均衡。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是依照本发明的一实施例所绘示的一种时钟数据恢复(CDR)装置的电路方块(circuit block)示意图；
图2是依照本发明的一实施例所绘示的一种CDR装置的操作方法的流程示意图；
图3是依照本发明的一实施例说明图1所示相位检测器的电路方块示意图；
图4是依照本发明的另一实施例所绘示的一种CDR装置的操作方法的流程示意图；
图5是依照本发明的一实施例说明图1所示原数据的波形示意图；
图6是依照本发明的另一实施例说明图1所示原数据的波形示意图；
图7是依照本发明的一实施例说明图1所示均衡器的电路方块示意图；
图8是依照本发明的一实施例说明图7所示时钟信号ck(t)以及时钟信号ck(t-1/2)的相位示意图；
图9是依照本发明的一实施例说明图7所示数据判决反馈均衡电路的电路方块示意图；
图10是依照本发明的一实施例说明图7所示边沿判决反馈均衡电路的电路方块示意图；
图11是依照本发明的一实施例说明图7所示误差判决反馈均衡电路的电路方块示意图。
附图标号说明
100：时钟数据恢复(CDR)装置；
110：均衡器；
111：线性均衡器；
112：数据判决反馈均衡电路；
113：边沿判决反馈均衡电路；
114：误差判决反馈均衡电路；
115、116：自适应循环；
120：相位检测器；
130：电荷泵；
140：振荡电路；
311、312、313、314、315：异或门；
321、322、323、324、325：或门；
331、332：与门；
501、502、503、601、602、603：曲线；
911、912、1011、1012、1111：判决器；
921、1021：复用器；
931～937、1031～1036、1131：锁存器；
α<1>：第一均衡系数；
α<0.5>：第二均衡系数；
ck、ck(t)、ck(t-1/2)、CKout：时钟信号；
d：经均衡数据；
D1：原数据；
D2：经处理数据；
d[n]：当前数据；
d[n-1]：前第一个数据；
d[n-2]：前第二个数据；
d[n-3]：前第三个数据；
d[n-1/2]、d[n-5/2]：边沿数据；
err[n]：误差数据；
S210～S250、S410～S440：步骤；
Sup、Sdn：检测结果；
tf[2]：样式选择信号的第一位；
tf[1]：样式选择信号的第二位；
tf[0]：样式选择信号的第三位；
Vc：控制信号；
Vref：参考信号。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在图式和描述中用来表示相同或相似部分。
图1是依照本发明的一实施例所绘示的一种时钟数据恢复(clock datarecovery，以下称为CDR)装置100的电路方块(circuit block)示意图。在图1所示实施例中，CDR装置100包括均衡器(equalizer)110、相位检测器(phase detector)120、电荷泵(charge pump)130以及振荡电路(oscillator)140。均衡器110可以依据振荡电路140所提供的时钟信号ck来均衡和采样原数据D1，以产生经均衡数据d。相位检测器120耦接至均衡器110，以接收经均衡数据d。相位检测器120可以依据经均衡数据d而产生检测结果，其中所述检测结果包括检测结果Sup与检测结果Sdn。本实施例并不限制均衡器110与相位检测器120的实施方式。电荷泵130耦接至相位检测器120，以接收检测结果Sup与检测结果Sdn。电荷泵130可以依据检测结果Sup与检测结果Sdn产生控制信号Vc。本实施例并不限制电荷泵130的实施方式。依照设计需求，在一些实施例中，电荷泵130可以包括公知的电荷泵电路或是其他电荷泵电路。振荡电路140耦接至电荷泵130，以接收控制信号Vc。振荡电路140可以依据所述控制信号Vc产生时钟信号CKout以及时钟信号ck。振荡电路140的实施方式可以依照设计需求来决定。举例来说，振荡电路140可以包括压控振荡器(voltage controlledoscillator)、压控延迟线(voltage controlled delay line)或是其他振荡电路。压控振荡器与压控延迟线为公知电路，故在此不予赘述。
图2是依照本发明的一实施例所绘示的一种CDR装置的操作方法的流程示意图。请参照图1与图2。在步骤S210中，均衡器110可以依据振荡电路140所提供的时钟信号ck来均衡和采样原数据D1，以产生经均衡数据d。在步骤S220中，相位检测器120可以对经均衡数据d进行样式筛选(Pattern-Filtering)，以滤除至少一个样式。相位检测器120所滤除的样式可以依照设计需求来设定。一般而言，相位检测器120所滤除的样式可以是码际干扰(inter-symbol interference,ISI)严重的特定样式。在步骤S230中，相位检测器120可以依据经均衡数据d而产生检测结果(例如检测结果Sup与检测结果Sdn)。在步骤S240中，电荷泵130可以依据检测结果Sup与检测结果Sdn产生控制信号Vc。在步骤S250中，振荡电路140可以依据所述控制信号Vc产生时钟信号CKout以及时钟信号ck。
本实施例并不限制相位检测器120所进行样式筛选的实施方式。举例来说，在本实施例中，所述相位检测器120可以计算下述等式(1)以获得所述检测结果Sup，以及计算下述等式(2)以获得所述检测结果Sdn。其中，^是“异或(exclusive OR，或XOR)”操作数，*是“与(AND)”操作数，|是“或(OR)”操作数，d[n]表示所述经均衡数据d的当前数据，d[n-1]表示所述经均衡数据d的前第一个数据，d[n-2]表示所述经均衡数据d的前第二个数据，d[n-3]表示所述经均衡数据d的前第三个数据，d[n-5/2]表示在所述前第二个数据d[n-2]与所述前第三个数据d[n-3]之间的所述经均衡数据d的边沿数据(edge data)，tf[0]、tf[1]与tf[2]表示样式选择信号tf的不同位。样式选择信号tf可以依照设计需求来设定。样式选择信号tf可以控制样式的长度。
Sup＝(d[n-5/2]^d[n-3])*(tf[0]|(d[n-3]^d[n-2]))*(tf[1]|(d[n-2]^d[n-1]))*(tf[2]|(d[n-1]^d[n])) 等式(1)
Sdn＝(d[n-2]^d[n-5/2])*(tf[0]|(d[n-3]^d[n-2]))*(tf[1]|(d[n-2]^d[n-1]))*(tf[2]|(d[n-1]^d[n])) 等式(2)
基于上述，相位检测器120可以对数据d进行样式筛选(滤除码际干扰严重的特定样式)，以及依据数据d产生检测结果Sup与检测结果Sdn。因此，所述CDR装置100可以减少码际干扰对数据的边缘(edge)的影响，使得CDR装置100的抗码际干扰的能力可以被提升。
图3是依照本发明的一实施例说明图1所示相位检测器120的电路方块示意图。在图3所示实施例中，所述经均衡数据d包括当前数据d[n]、前第一个数据d[n-1]、前第二个数据d[n-2]、前第三个数据d[n-3]以及边沿数据d[n-5/2]，并且所述相位检测器120包括异或门(XOR gate)311、异或门312、异或门313、异或门314、异或门315、或门(OR gate)321、或门322、或门323、或门324、或门325、与门(AND gate)331以及与门332。异或门311的第一输入端耦接至均衡器110，以接收所述经均衡数据d的所述当前数据d[n]。异或门311的第二输入端以及异或门312的第一输入端耦接至均衡器110，以接收所述经均衡数据d的所述前第一个数据d[n-1]。异或门312的第二输入端、异或门313的第一输入端以及异或门315的第二输入端耦接至所述均衡器110，以接收所述经均衡数据d的所述前第二个数据d[n-2]。异或门313的第二输入端以及第四异或门314的第一输入端耦接至所述均衡器110，以接收所述经均衡数据d的所述前第三个数据d[n-3]。异或门314的第二输入端以及异或门315的第一输入端耦接至所述均衡器110，以接收在所述前第二个数据d[n-2]与所述前第三个数据d[n-3]之间的所述经均衡数据d的边沿数据d[n-5/2]。
或门321的第一输入端接收样式选择信号tf的第一位tf[2]。或门321的第二输入端耦接至异或门311的输出端。或门322的第一输入端接收所述样式选择信号tf的第二位tf[1]。或门322的第二输入端耦接至异或门312的输出端。或门323的第一输入端接收所述样式选择信号tf的第三位tf[0]。或门323的第二输入端耦接至异或门313的输出端。或门324的第一输入端与第二输入端耦接至异或门314的输出端。或门325的第一输入端与第二输入端耦接至异或门315的输出端。与门331的第一输入端以及与门332的第一输入端耦接至或门321的输出端。与门331的第二输入端以及与门332的第二输入端耦接至或门322的输出端。与门331的第三输入端以及与门332的第三输入端耦接至或门323的输出端。与门331的第四输入端耦接至或门324的输出端。与门331的输出端输出检测结果Sup。与门332的第四输入端耦接至或门325的输出端。与门332的输出端输出检测结果Sdn。
图4是依照本发明的另一实施例所绘示的一种CDR装置的操作方法的流程示意图。请参照图1与图4。均衡器110在步骤S410中可以基于循环展开结构使用第一均衡系数α<1>对所述原数据D1进行均衡和采样，以产生所述经均衡数据d的当前数据d[n]。均衡器110在步骤S410中可以基于循环展开结构使用第二均衡系数α<0.5>对所述原数据D1进行均衡和采样，以产生所述经均衡数据d的边沿数据d[n-5/2]。均衡器110在步骤S410中可以基于循环展开结构使用所述第一均衡系数α<1>对所述原数据D1进行均衡，以产生所述经均衡数据d与参考信号Vref之间的差的误差数据err[n]。均衡器110在步骤S410中可以使用所述当前数据d[n]与所述误差数据err[n]去更新所述第一均衡系数α<1>。均衡器110可以在步骤S410中使用所述当前数据d[n]与所述误差数据err[n]去更新所述第二均衡系数α<0.5>。在步骤S420中，相位检测器120可以依据经均衡数据d而产生检测结果(例如检测结果Sup与检测结果Sdn)。在步骤S430中，电荷泵130可以依据检测结果Sup与检测结果Sdn产生控制信号Vc。在步骤S440中，振荡电路140可以依据所述控制信号Vc产生时钟信号CKout以及时钟信号ck。
基于上述，均衡器110可以使用当前数据d[n]与误差数据err[n]去更新第二均衡系数α<0.5>，以及使用所述第二均衡系数α<0.5>对原数据进行均衡。其中，误差数据err[n]相当于当前数据d[n]与参考信号Vref之间的差。或是，误差数据err[n]反映当前数据d[n]的幅度(amplitude)。因此，均衡器110可以基于幅度(amplitude based)来自适应调整均衡系数对原数据进行均衡产生数据d给相位检测器120。
本实施例并不限制均衡器110产生/更新第二均衡系数α<0.5>的方式。举例来说，依照设计需求，均衡器110可以使用自适应(adaptive)算法得到第二均衡系数α<0.5>。自适应算法的范例如下。均衡器110可以选出符合预设样式的所述当前数据d[n]。所述预设样式可以依照设计需求来决定。举例来说，均衡器110可以选出d[n-1]、d[n]与d[n+1]分别为0、1与1(或分别为1、0与0)的预设样式。其中，d[n+1]表示数据d[n]的下一个数据。均衡器110可以通过比较d[n]的摆幅(swing)与参考信号Vref的大小来调整第二均衡系数α<0.5>的大小。
例如，当符合所述预设样式的当前数据d[n]是上升态时，若所述当前数据d[n]大于高参考信号(例如参考信号Vref)，则均衡器110可以调大第二均衡系数α<0.5>。当符合所述预设样式的当前数据d[n]是上升态时，若所述当前数据d[n]小于所述高参考信号(例如参考信号Vref)，则均衡器110可以调小所述第二均衡系数α<0.5>。
图5是依照本发明的一实施例说明图1所示原数据D1的波形示意图。图5所示横轴表示时间，而纵轴表示信号的电平。图5绘示了，当原数据D1符合预设样式“011”时，亦即当前第一个数据d[n-1]、当前数据d[n]与下一个数据d[n+1]分别为0、1与1时，原数据D1的波形范例。图5所示曲线501表示理想曲线。若当前数据d[n]的电压大于参考信号Vref(参照图5所示曲线502)，则表示码际干扰(ISI)较大，因此第二均衡系数α<0.5>可以被调大(例如将第二均衡系数α<0.5>加1)。反之，若当前数据d[n]的电压小于参考信号Vref(参照图5所示曲线503)，则表示码际干扰较小，因此第二均衡系数α<0.5>可以被调小(例如将第二均衡系数α<0.5>减1)。
图6是依照本发明的另一实施例说明图1所示原数据D1的波形示意图。图6所示横轴表示时间，而纵轴表示信号的电平。图6绘示了，当原数据D1符合预设样式“100”时，亦即当前第一个数据d[n-1]、当前数据d[n]与下一个数据d[n+1]分别为1、0与0时，原数据D1的波形范例。图6所示曲线601表示理想曲线。若当前数据d[n]的电压小于参考信号-Vref(参照图6所示曲线602)，则表示码际干扰(ISI)较大，因此第二均衡系数α<0.5>可以被调大(例如将第二均衡系数α<0.5>加1)。反之，若当前数据d[n]的电压大于参考信号-Vref(参照图6所示曲线603)，则表示码际干扰较小，因此第二均衡系数α<0.5>可以被调小(例如将第二均衡系数α<0.5>减1)。
综合图5与图6所述情况，第二均衡系数α<0.5>的迭代公式如下述等式(3)。其中err[n]为当前数据d[n]的电压与参考信号Vref的比较结果。若误差数据err[n]为1时，则sign(err[n])为1。若误差数据err[n]为0时，则sign(err[n])为-1。若当前数据d[n]为1时，则sign(d[n])为1。若当前数据d[n]为0时，则sign(d[n])为-1。
when d[n-1:n+1]＝011or 100,|α<0.5>|＝|α<0.5>|+sign(err[n])·sign(d[n]),
等式(3)
图7是依照本发明的一实施例说明图1所示均衡器110的电路方块示意图。在图7所示实施例中，所述均衡器110包括线性均衡器111、基于循环展开结构的数据判决反馈均衡电路112、基于循环展开结构的边沿判决反馈均衡电路113以及基于循环展开结构的误差判决反馈均衡电路114。线性均衡器111可以均衡所述原数据D1，以产生经处理数据D2。本实施例并不限制线性均衡器111的实施方式。举例来说，依照设计需求，线性均衡器111可以是公知的线性均衡器或是其他的线性均衡器。
在图7所示实施例中，振荡电路140所提供的时钟信号ck包括时钟信号ck(t)以及时钟信号ck(t-1/2)。时钟信号ck(t)可以被用来取样数据，以及时钟信号ck(t-1/2)可以被用来取样边缘。举例来说，图8是依照本发明的一实施例说明图7所示时钟信号ck(t)以及时钟信号ck(t-1/2)的相位示意图。在图8所示实施例中，数据判决反馈均衡电路112可以依据时钟信号ck(t)的触发来取样所述经处理数据D2，以产生所述当前数据d[n]。边沿判决反馈均衡电路113可以依据时钟信号ck(t-1/2)的触发来取样所述经处理数据D2的边缘，以产生边沿数据d[n-1/2]。
数据判决反馈均衡电路112耦接至所述线性均衡器111，以接收所述经处理数据D2。数据判决反馈均衡电路112可以基于循环展开结构使用所述第一均衡系数α<1>对所述经处理数据D2进行均衡和采样，以产生所述当前数据d[n]、前第一个数据d[n-1]、前第二个数据d[n-2]以及前第三个数据d[n-3]。本实施例并不限制所述循环展开结构的均衡系数的算法与实施方式。举例来说，依照设计需求，所述循环展开结构的均衡系数的算法可以是公知的算法或是其他的算法。边沿判决反馈均衡电路113耦接至线性均衡器111，以接收所述经处理数据D2。边沿判决反馈均衡电路113可以基于循环展开结构使用所述第二均衡系数α<0.5>对所述经处理数据D2进行均衡和采样，以产生边沿数据d[n-1/2]以及边沿数据d[n-5/2]。误差判决反馈均衡电路114耦接至线性均衡器111，以接收所述经处理数据D2。误差判决反馈均衡电路114可以基于循环展开结构使用所述第一均衡系数α<1>对所述经处理数据D2与所述参考信号Vref之间的差进行均衡，以产生所述误差数据err[n]。
图9是依照本发明的一实施例说明图7所示数据判决反馈均衡电路112的电路方块示意图。在图9所示实施例中，所述数据判决反馈均衡电路112包括判决器911、判决器912、复用器921、锁存器931、锁存器932、锁存器933、锁存器934、锁存器935、锁存器936以及锁存器937。判决器911与判决器912耦接至线性均衡器111，以接收所述经处理数据D2。判决器911检查所述经处理数据D2加上所述第一均衡系数α<1>的加总值是否大于阈值，以获得第一检查结果。举例来说，当所述经处理数据D2加上所述第一均衡系数α<1>的加总值大于0(阈值)时，判决器911输出1(第一检查结果)给复用器921。当所述经处理数据D2加上所述第一均衡系数α<1>的加总值不大于0(阈值)时，判决器911输出0(第一检查结果)给复用器921。以此类推，判决器912检查所述经处理数据D2减去所述第一均衡系数α<1>的差值是否大于所述阈值(例如为0)，以获得第二检查结果。
复用器921的第一选择端与第二选择端分别耦接至判决器911与判决器912，以接收所述第一检查结果与所述第二检查结果。复用器921受控于所述当前数据d[n]，以选择将判决器911与判决器912其中一者的检查结果传输给锁存器931。锁存器931的输入端耦接至复用器921的输出端。基于时钟信号ck(t)的触发，锁存器931可以产生所述当前数据d[n]。锁存器932的输入端耦接至锁存器931的输出端。锁存器933的输入端耦接至锁存器932的输出端。基于时钟信号ck(t)的触发，锁存器933可以产生所述前第一个数据d[n-1]。锁存器934的输入端耦接至锁存器933的输出端。锁存器935的输入端耦接至锁存器934的输出端。基于时钟信号ck(t)的触发，锁存器935可以产生所述前第二个数据d[n-2]。锁存器936的输入端耦接至锁存器935的输出端。锁存器937的输入端耦接至锁存器936的输出端。基于时钟信号ck(t)的触发，锁存器937可以产生所述前第三个数据d[n-3]。
在图9所示实施例中，所述均衡器110还包括自适应循环(adaptive loop)115。自适应循环115耦接至所述数据判决反馈均衡电路112，以接收所述当前数据d[n]。自适应循环115还耦接至所述误差判决反馈均衡电路114，以接收所述误差数据err[n]。其中，所述自适应循环115使用所述当前数据d[n]与所述误差数据err[n]去更新所述第一均衡系数α<1>。本实施例并不限制自适应循环115的实施方式。举例来说，依照设计需求，自适应循环115可以是公知的自适应循环或是其他的自适应循环电路/算法。
图10是依照本发明的一实施例说明图7所示边沿判决反馈均衡电路113的电路方块示意图。在图10所示实施例中，所述边沿判决反馈均衡电路113包括判决器1011、判决器1012、复用器1021、锁存器1031、锁存器1032、锁存器1033、锁存器1034、锁存器1035以及锁存器1036。判决器1011与判决器1012耦接至线性均衡器111，以接收所述经处理数据D2。判决器1011检查所述经处理数据D2加上所述第二均衡系数α<0.5>的加总值是否大于阈值，以获得第一检查结果。举例来说，当所述经处理数据D2加上所述第二均衡系数α<0.5>的加总值大于0(阈值)时，判决器1011输出1(第一检查结果)给复用器1021。当所述经处理数据D2加上所述第二均衡系数α<0.5>的加总值不大于0(阈值)时，判决器1011输出0(第一检查结果)给复用器1021。以此类推，判决器1012检查所述经处理数据D2减去所述第二均衡系数α<0.5>的差值是否大于所述阈值(例如为0)，以获得第二检查结果。
复用器1021的第一选择端与第二选择端分别耦接至判决器1011与判决器1012，以接收所述第一检查结果与所述第二检查结果。复用器1021受控于所述当前数据d[n]，以选择将判决器1011与判决器1012其中一者的检查结果传输给锁存器1031。锁存器1031的输入端耦接至复用器1021的输出端。基于时钟信号ck(t-1/2)的触发，锁存器1031可以产生所述边沿数据d[n-1/2]。锁存器1032的输入端耦接至锁存器1031的输出端。锁存器1033的输入端耦接至锁存器1032的输出端。锁存器1034的输入端耦接至锁存器1033的输出端。锁存器1035的输入端耦接至锁存器1034的输出端。锁存器1036的输入端耦接至锁存器1035的输出端。基于时钟信号ck(t-1/2)的触发，锁存器1036可以产生所述边沿数据d[n-5/2]给相位检测器120。
在图10所示实施例中，所述均衡器110还包括自适应循环116。自适应循环116耦接至所述数据判决反馈均衡电路112，以接收所述当前数据d[n]。自适应循环116还耦接至所述误差判决反馈均衡电路114，以接收所述误差数据err[n]。其中，所述自适应循环116使用所述当前数据d[n]与所述误差数据err[n]去更新所述第二均衡系数α<0.5>。本实施例并不限制自适应循环116的实施方式。举例来说，依照设计需求，自适应循环116可以检查前第一个数据d[n-1]、当前数据d[n]与下一个数据d[n+1]是否符合预设样式。所述预设样式可以依照设计需求来决定。
举例来说，所述预设样式可以011(详参图5的相关说明)。当符合所述预设样式的所述当前数据d[n]是上升态时，若所述当前数据d[n]大于高参考信号(例如参考信号Vref)，则自适应循环116可以调大所述第二均衡系数α<0.5>(例如将第二均衡系数α<0.5>加1)。当符合所述预设样式的所述当前数据d[n]是上升态时，若所述当前数据d[n]小于所述高参考信号(例如参考信号Vref)，则自适应循环116可以调小所述第二均衡系数α<0.5>(例如将第二均衡系数α<0.5>减1)。
再举例来说，所述预设样式可以100(详参图6的相关说明)。当符合所述预设样式的所述当前数据d[n]是下降态时，若所述当前数据d[n]小于低参考信号(例如参考信号-Vref)，则自适应循环116可以调大所述第二均衡系数α<0.5>。(例如将第二均衡系数α<0.5>加1)当符合所述预设样式的所述当前数据d[n]是下降态时，以及若所述当前数据d[n]大于所述低参考信号(例如参考信号-Vref)，则自适应循环116可以调小所述第二均衡系数α<0.5>(例如将第二均衡系数α<0.5>减1)。
图11是依照本发明的一实施例说明图7所示误差判决反馈均衡电路114的电路方块示意图。在图11所示实施例中，所述误差判决反馈均衡电路114包括判决器1111以及锁存器1131。判决器1111耦接至线性均衡器111，以接收所述经处理数据D2。判决器1111检查所述经处理数据D2与所述参考信号Vref之间的差异加上或减去所述第一均衡系数α<1>的加总值是否大于阈值，以获得检查结果。举例来说，当所述经处理数据D2与所述参考信号Vref之间的差异加上所述第一均衡系数α<1>的加总值大于0(阈值)时，判决器1111输出1(检查结果)给锁存器1131当所述经处理数据D2与所述参考信号Vref之间的差异加上所述第一均衡系数α<1>的加总值不大于0(阈值)时，判决器1011输出0(检查结果)给锁存器1131。锁存器1131的输入端耦接至判决器1011的输出端，以接收所述检查结果。基于时钟信号ck(t)的触发，锁存器1131可以产生所述误差数据err[n]。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (27)

1.一种时钟数据恢复装置，其特征在于，所述时钟数据恢复装置包括：
均衡器，经配置以均衡原数据以产生经均衡数据；
相位检测器，耦接至所述均衡器以接收所述经均衡数据，经配置以依据所述经均衡数据而产生检测结果，其中所述相位检测器对所述经均衡数据进行样式筛选以滤除至少一个样式；
电荷泵，耦接至所述相位检测器以接收所述检测结果，经配置以依据所述检测结果产生控制信号；以及
振荡电路，耦接至所述电荷泵以接收所述控制信号，经配置以依据所述控制信号产生时钟信号，
其中所述检测结果包括第一检测结果，所述相位检测器计算Sup＝(d[n-5/2]^d[n-3])*(tf[0](d[n-3]^d[n-2]))*(tf[1]|(d[n-2]^d[n-1]))*(tf[2]|(d[n-1]^d[n]))以获得所述第一检测结果Sup，其中^是异或操作数，*是与操作数，|是或操作数，d[n]表示所述经均衡数据的当前数据，d[n-1]表示所述经均衡数据的前第一个数据，d[n-2]表示所述经均衡数据的前第二个数据，d[n-3]表示所述经均衡数据的前第三个数据，d[n-5/2]表示在所述前第二个数据d[n-2]与所述前第三个数据d[n-3]之间的所述经均衡数据的边沿数据，tf[0]、tf[1]与tf[2]表示样式选择信号的不同位。
2.根据权利要求1所述的时钟数据恢复装置，其特征在于，所述检测结果还包括第二检测结果，所述相位检测器计算Sdn＝(d[n-2]^d[n-5/2])*(tf[0](d[n-3]^d[n-2]))*(tf[1]|(d[n-2]^d[n-1]))*(tf[2]|(d[n-1]^d[n]))以获得所述第二检测结果Sdn，其中^是异或操作数，*是与操作数，|是或操作数，d[n]表示所述经均衡数据的当前数据，d[n-1]表示所述经均衡数据的前第一个数据，d[n-2]表示所述经均衡数据的前第二个数据，d[n-3]表示所述经均衡数据的前第三个数据，d[n-5/2]表示在所述前第二个数据d[n-2]与所述前第三个数据d[n-3]之间的所述经均衡数据的边沿数据，tf[0]、tf[1]与tf[2]表示样式选择信号的不同位。
3.根据权利要求1所述的时钟数据恢复装置，其特征在于，所述相位检测器包括：
第一异或门，具有第一输入端耦接至所述均衡器以接收所述经均衡数据的当前数据d[n]，其中所述第一异或门的第二输入端耦接至所述均衡器以接收所述经均衡数据的前第一个数据d[n-1]；
第二异或门，具有第一输入端耦接至所述前第一个数据d[n-1]，其中所述第二异或门的第二输入端耦接至所述均衡器以接收所述经均衡数据的前第二个数据d[n-2]；
第三异或门，具有第一输入端耦接至所述前第二个数据d[n-2]，其中所述第三异或门的第二输入端耦接至所述均衡器以接收所述经均衡数据的前第三个数据d[n-3]；
第四异或门，具有第一输入端耦接至所述前第三个数据d[n-3]，其中所述第四异或门的第二输入端耦接至所述均衡器以接收在所述前第二个数据d[n-2]与所述前第三个数据d[n-3]之间的所述经均衡数据的边沿数据d[n-5/2]；
第五异或门，具有第一输入端耦接至所述边沿数据d[n-5/2]，其中所述第五异或门的第二输入端耦接至所述前第二个数据d[n-2]；
第一或门，具有第一输入端接收样式选择信号的第一位tf[2]，其中所述第一或门的第二输入端耦接至所述第一异或门的输出端；
第二或门，具有第一输入端接收所述样式选择信号的第二位tf[1]，其中所述第二或门的第二输入端耦接至所述第二异或门的输出端；
第三或门，具有第一输入端接收所述样式选择信号的第三位tf[0]，其中所述第三或门的第二输入端耦接至所述第三异或门的输出端；
第四或门，具有第一输入端与第二输入端耦接至所述第四异或门的输出端；
第五或门，具有第一输入端与第二输入端耦接至所述第五异或门的输出端；
第一与门，具有第一输入端耦接至所述第一或门的输出端，其中所述第一与门的第二输入端耦接至所述第二或门的输出端，所述第一与门的第三输入端耦接至所述第三或门的输出端，所述第一与门的第四输入端耦接至所述第四或门的输出端，以及所述第一与门的输出端输出所述检测结果的第一检测结果Sup；以及
第二与门，具有第一输入端耦接至所述第一或门的所述输出端，其中所述第二与门的第二输入端耦接至所述第二或门的所述输出端，所述第二与门的第三输入端耦接至所述第三或门的所述输出端，所述第二与门的第四输入端耦接至所述第五或门的输出端，以及所述第二与门的输出端输出所述检测结果的第二检测结果Sdn。
4.根据权利要求1所述的时钟数据恢复装置，其特征在于，所述均衡器基于循环展开结构使用第一均衡系数对所述原数据进行均衡以产生所述经均衡数据的当前数据，所述均衡器基于循环展开结构使用第二均衡系数对所述原数据进行均衡以产生所述经均衡数据的第一边沿数据，所述均衡器基于循环展开结构使用所述第一均衡系数对所述原数据进行均衡以产生所述经均衡数据与参考信号之间的差的误差数据，所述均衡器使用所述当前数据与所述误差数据去更新所述第一均衡系数，以及所述均衡器使用所述当前数据与所述误差数据去更新所述第二均衡系数。
5.根据权利要求4所述的时钟数据恢复装置，其特征在于，所述均衡器包括：
线性均衡器，经配置以均衡所述原数据以产生经处理数据；
数据判决反馈均衡电路，耦接至所述线性均衡器以接收所述经处理数据，其中所述数据判决反馈均衡电路基于循环展开结构使用所述第一均衡系数对所述经处理数据进行均衡以产生所述当前数据；
边沿判决反馈均衡电路，耦接至所述线性均衡器以接收所述经处理数据，其中所述边沿判决反馈均衡电路基于循环展开结构使用所述第二均衡系数对所述经处理数据进行均衡以产生所述第一边沿数据；以及
误差判决反馈均衡电路，耦接至所述线性均衡器以接收所述经处理数据，其中所述误差判决反馈均衡电路基于循环展开结构使用所述第一均衡系数对所述经处理数据与所述参考信号之间的差进行均衡以产生所述误差数据。
6.根据权利要求5所述的时钟数据恢复装置，其特征在于，所述均衡器还包括：
第一自适应循环，耦接至所述数据判决反馈均衡电路以接收所述当前数据，以及耦接至所述边沿判决反馈均衡电路以接收所述误差数据，其中所述第一自适应循环使用所述当前数据与所述误差数据去更新所述第一均衡系数；以及
第二自适应循环，耦接至所述数据判决反馈均衡电路以接收所述当前数据，以及耦接至所述误差判决反馈均衡电路以接收所述误差数据，其中所述第二自适应循环使用所述当前数据与所述误差数据去更新所述第二均衡系数。
7.根据权利要求6所述的时钟数据恢复装置，其特征在于，
所述第二自适应循环检查所述当前数据是否符合预设样式；
当符合所述预设样式的所述当前数据是上升态时，若所述当前数据大于高参考信号，则调大所述第二均衡系数，以及若所述当前数据小于所述高参考信号，则调小所述第二均衡系数；以及
当符合所述预设样式的所述当前数据是下降态时，若所述当前数据小于低参考信号，则调大所述第二均衡系数，以及若所述当前数据大于所述低参考信号，则调小所述第二均衡系数。
8.根据权利要求5所述的时钟数据恢复装置，其特征在于，所述数据判决反馈均衡电路包括：
第一判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述第一判决器检查所述经处理数据加上所述第一均衡系数的加总值是否大于阈值，以获得第一检查结果；
第二判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述第二判决器检查所述经处理数据减去所述第一均衡系数的差值是否大于所述阈值，以获得第二检查结果；
复用器，具有第一选择端与第二选择端分别耦接至所述第一判决器与所述第二判决器以接收所述第一检查结果与所述第二检查结果；以及
锁存器，耦接至所述复用器的输出端，经配置以产生所述当前数据。
9.根据权利要求5所述的时钟数据恢复装置，其特征在于，所述边沿判决反馈均衡电路包括：
第一判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述第一判决器检查所述经处理数据加上所述第二均衡系数的加总值是否大于阈值，以获得第一检查结果；
第二判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述第二判决器检查所述经处理数据减去所述第二均衡系数的差值是否大于所述阈值，以获得第二检查结果；
复用器，具有第一选择端与第二选择端分别耦接至所述第一判决器与所述第二判决器以接收所述第一检查结果与所述第二检查结果；以及
锁存器，耦接至所述复用器的输出端，经配置以产生所述第一边沿数据。
10.根据权利要求5所述的时钟数据恢复装置，其特征在于，所述误差判决反馈均衡电路包括：
判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述判决器检查所述经处理数据与所述参考信号之间的差异加上或减去所述第一均衡系数的加总值是否大于阈值，以获得检查结果；以及
锁存器，耦接至所述判决器以接收所述检查结果，经配置以产生所述误差数据。
11.一种时钟数据恢复装置的操作方法，其特征在于，所述操作方法包括：
由均衡器均衡原数据，以产生经均衡数据；
由相位检测器依据所述经均衡数据而产生检测结果，其中所述相位检测器对所述经均衡数据进行样式筛选以滤除至少一个样式；
由电荷泵依据所述检测结果产生控制信号；以及
由振荡电路依据所述控制信号产生时钟信号，
其中所述检测结果包括第一检测结果，所述操作方法还包括：
由所述相位检测器计算Sup＝(d[n-5/2]^d[n-3])*(tf[0]|(d[n-3]^d[n-2]))*(tf[1]|(d[n-2]^d[n-1]))*(tf[2]|(d[n-1]^d[n]))，以获得所述第一检测结果Sup，
其中^是异或操作数，*是与操作数，|是或操作数，d[n]表示所述经均衡数据的当前数据，d[n-1]表示所述经均衡数据的前第一个数据，d[n-2]表示所述经均衡数据的前第二个数据，d[n-3]表示所述经均衡数据的前第三个数据，d[n-5/2]表示在所述前第二个数据d[n-2]与所述前第三个数据d[n-3]之间的所述经均衡数据的边沿数据，tf[0]、tf[1]与tf[2]表示样式选择信号的不同位。
12.根据权利要求11所述的操作方法，其特征在于，所述检测结果还包括第二检测结果，所述操作方法还包括：
由所述相位检测器计算Sdn＝(d[n-2]^d[n-5/2])*(tf[0]|(d[n-3]^d[n-2]))*(tf[1]|(d[n-2]^d[n-1]))*(tf[2]|(d[n-1]^d[n]))，以获得所述第二检测结果Sdn，
其中^是异或操作数，*是与操作数，|是或操作数，d[n]表示所述经均衡数据的当前数据，d[n-1]表示所述经均衡数据的前第一个数据，d[n-2]表示所述经均衡数据的前第二个数据，d[n-3]表示所述经均衡数据的前第三个数据，d[n-5/2]表示在所述前第二个数据d[n-2]与所述前第三个数据d[n-3]之间的所述经均衡数据的边沿数据，tf[0]、tf[1]与tf[2]表示样式选择信号的不同位。
13.根据权利要求11所述的操作方法，其特征在于，所述操作方法还包括：
由所述均衡器基于循环展开结构使用第一均衡系数对所述原数据进行均衡，以产生所述经均衡数据的当前数据；以及
由所述均衡器基于循环展开结构使用第二均衡系数对所述原数据进行均衡，以产生所述经均衡数据的第一边沿数据；
由所述均衡器基于循环展开结构使用所述第一均衡系数对所述原数据进行均衡，以产生所述经均衡数据与参考信号之间的差的误差数据；
由所述均衡器使用所述当前数据与所述误差数据去更新所述第一均衡系数；以及
由所述均衡器使用所述当前数据与所述误差数据去更新所述第二均衡系数。
14.根据权利要求13所述的操作方法，其特征在于，所述操作方法还包括：
由线性均衡器均衡所述原数据，以产生经处理数据；
由数据判决反馈均衡电路基于循环展开结构使用所述第一均衡系数对所述经处理数据进行均衡，以产生所述当前数据；
由边沿判决反馈均衡电路基于循环展开结构使用所述第二均衡系数对所述经处理数据进行均衡，以产生所述第一边沿数据；以及
由误差判决反馈均衡电路基于循环展开结构使用所述第一均衡系数对所述经处理数据与所述参考信号之间的差进行均衡，以产生所述误差数据。
15.根据权利要求14所述的操作方法，其特征在于，所述操作方法还包括：
由第一自适应循环使用所述当前数据与所述误差数据去更新所述第一均衡系数；以及
由第二自适应循环使用所述当前数据与所述误差数据去更新所述第二均衡系数。
16.根据权利要求15所述的操作方法，其特征在于，所述操作方法还包括：
由所述第二自适应循环检查所述当前数据是否符合预设样式；
当符合所述预设样式的所述当前数据是上升态时，若所述当前数据大于高参考信号，则调大所述第二均衡系数，以及若所述当前数据小于所述高参考信号，则调小所述第二均衡系数；以及
当符合所述预设样式的所述当前数据是下降态时，若所述当前数据小于低参考信号，则调大所述第二均衡系数，以及若所述当前数据大于所述低参考信号，则调小所述第二均衡系数。
17.一种时钟数据恢复装置，其特征在于，所述时钟数据恢复装置包括：
均衡器，经配置以均衡原数据以产生经均衡数据，其中，所述均衡器基于循环展开结构使用第一均衡系数对所述原数据进行均衡以产生所述经均衡数据的当前数据，所述均衡器基于循环展开结构使用第二均衡系数对所述原数据进行均衡以产生所述经均衡数据的第一边沿数据，所述均衡器基于循环展开结构使用所述第一均衡系数对所述原数据进行均衡以产生所述经均衡数据与参考信号之间的差的误差数据，所述均衡器使用所述当前数据与所述误差数据去更新所述第一均衡系数，以及所述均衡器使用所述当前数据与所述误差数据去更新所述第二均衡系数；
相位检测器，耦接至所述均衡器以接收所述经均衡数据，经配置以依据所述经均衡数据产生检测结果；
电荷泵，耦接至所述相位检测器以接收所述检测结果，经配置以依据所述检测结果产生控制信号；以及
振荡电路，耦接至所述电荷泵以接收所述控制信号，经配置以依据所述控制信号产生时钟信号。
18.根据权利要求17所述的时钟数据恢复装置，其特征在于，所述均衡器包括：
线性均衡器，经配置以均衡所述原数据以产生经处理数据；
数据判决反馈均衡电路，耦接至所述线性均衡器以接收所述经处理数据，其中所述数据判决反馈均衡电路基于循环展开结构使用所述第一均衡系数对所述经处理数据进行均衡以产生所述当前数据；
边沿判决反馈均衡电路，耦接至所述线性均衡器以接收所述经处理数据，其中所述边沿判决反馈均衡电路基于循环展开结构使用所述第二均衡系数对所述经处理数据进行均衡以产生所述第一边沿数据；以及
误差判决反馈均衡电路，耦接至所述线性均衡器以接收所述经处理数据，其中所述误差判决反馈均衡电路使用所述第一均衡系数对所述经处理数据与所述参考信号之间的差进行均衡以产生所述误差数据。
19.根据权利要求18所述的时钟数据恢复装置，其特征在于，所述均衡器还包括：
第一自适应循环，耦接至所述数据判决反馈均衡电路以接收所述当前数据，以及耦接至所述边沿判决反馈均衡电路以接收所述第一边沿数据，其中所述第一自适应循环使用所述当前数据与所述误差数据去更新所述第一均衡系数；以及
第二自适应循环，耦接至所述数据判决反馈均衡电路以接收所述当前数据，以及耦接至所述误差判决反馈均衡电路以接收所述误差数据，其中所述第二自适应循环使用所述当前数据与所述误差数据去更新所述第二均衡系数。
20.根据权利要求19所述的时钟数据恢复装置，其特征在于，
所述第二自适应循环检查所述当前数据是否符合预设样式；
当符合所述预设样式的所述当前数据是上升态时，若所述当前数据大于高参考信号，则调大所述第二均衡系数，以及若所述当前数据小于所述高参考信号，则调小所述第二均衡系数；以及
当符合所述预设样式的所述当前数据是下降态时，若所述当前数据小于低参考信号，则调大所述第二均衡系数，以及若所述当前数据大于所述低参考信号，则调小所述第二均衡系数。
21.根据权利要求18所述的时钟数据恢复装置，其特征在于，所述数据判决反馈均衡电路包括：
第一判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述第一判决器检查所述经处理数据加上所述第一均衡系数的加总值是否大于阈值，以获得第一检查结果；
第二判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述第二判决器检查所述经处理数据减去所述第一均衡系数的差值是否大于所述阈值，以获得第二检查结果；
复用器，具有第一选择端与第二选择端分别耦接至所述第一判决器与所述第二判决器以接收所述第一检查结果与所述第二检查结果；以及
锁存器，耦接至所述复用器的输出端，经配置以产生所述当前数据。
22.根据权利要求18所述的时钟数据恢复装置，其特征在于，所述边沿判决反馈均衡电路包括：
第一判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述第一判决器检查所述经处理数据加上所述第二均衡系数的加总值是否大于阈值，以获得第一检查结果；
第二判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述第二判决器检查所述经处理数据减去所述第二均衡系数的差值是否大于所述阈值，以获得第二检查结果；
复用器，具有第一选择端与第二选择端分别耦接至所述第一判决器与所述第二判决器以接收所述第一检查结果与所述第二检查结果；以及
锁存器，耦接至所述复用器的输出端，经配置以产生所述第一边沿数据。
23.根据权利要求18所述的时钟数据恢复装置，其特征在于，所述误差判决反馈均衡电路包括：
判决器，耦接至所述线性均衡器以接收所述经处理数据，其中所述判决器检查所述经处理数据与所述参考信号之间的差异加上或减去所述第一均衡系数的加总值是否大于阈值，以获得检查结果；以及
锁存器，耦接至所述判决器以接收所述检查结果，经配置以产生所述误差数据。
24.一种时钟数据恢复装置的操作方法，其特征在于，所述操作方法包括：
由均衡器基于循环展开结构使用第一均衡系数对原数据进行均衡，以产生经均衡数据的当前数据；
由所述均衡器基于循环展开结构使用第二均衡系数对所述原数据进行均衡，以产生所述经均衡数据的第一边沿数据；
由所述均衡器基于循环展开结构使用所述第一均衡系数对所述原数据进行均衡，以产生所述经均衡数据与参考信号之间的差的误差数据；
由所述均衡器使用所述当前数据与所述误差数据去更新所述第一均衡系数；
由所述均衡器使用所述当前数据与所述误差数据去更新所述第二均衡系数；
由相位检测器依据所述经均衡数据而产生检测结果；
由电荷泵依据所述检测结果产生控制信号；以及
由振荡电路依据所述控制信号产生时钟信号。
25.根据权利要求24所述的操作方法，其特征在于，所述操作方法还包括：
由线性均衡器均衡所述原数据，以产生经处理数据；
由数据判决反馈均衡电路基于循环展开结构使用所述第一均衡系数对所述经处理数据进行均衡，以产生所述当前数据；
由边沿判决反馈均衡电路基于循环展开结构使用所述第二均衡系数对所述经处理数据进行均衡，以产生所述第一边沿数据；以及
由误差判决反馈均衡电路基于循环展开结构使用所述第一均衡系数对所述经处理数据与所述参考信号之间的差进行均衡，以产生所述误差数据。
26.根据权利要求25所述的操作方法，其特征在于，所述操作方法还包括：
由第一自适应循环使用所述当前数据与所述误差数据去更新所述第一均衡系数；以及
由第二自适应循环使用所述当前数据与所述误差数据去更新所述第二均衡系数。
27.根据权利要求26所述的操作方法，其特征在于，所述操作方法还包括：
由所述第二自适应循环检查所述当前数据是否符合预设样式；
当符合所述预设样式的所述当前数据是上升态时，若所述当前数据大于高参考信号，则调大所述第二均衡系数，以及若所述当前数据小于所述高参考信号，则调小所述第二均衡系数；以及
当符合所述预设样式的所述当前数据是下降态时，若所述当前数据小于低参考信号，则调大所述第二均衡系数，以及若所述当前数据大于所述低参考信号，则调小所述第二均衡系数。
CN201910599161.XA 2019-07-04 2019-07-04 时钟数据恢复装置及其操作方法 Active CN112187256B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910599161.XA CN112187256B (zh) 2019-07-04 2019-07-04 时钟数据恢复装置及其操作方法
US16/583,234 US10855437B1 (en) 2019-07-04 2019-09-25 Clock data recovery apparatus and operation method thereof
TW108134998A TWI695586B (zh) 2019-07-04 2019-09-27 時鐘資料恢復裝置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910599161.XA CN112187256B (zh) 2019-07-04 2019-07-04 时钟数据恢复装置及其操作方法

Publications (2)

Publication Number Publication Date
CN112187256A CN112187256A (zh) 2021-01-05
CN112187256B true CN112187256B (zh) 2023-08-25

Family

ID=72176085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910599161.XA Active CN112187256B (zh) 2019-07-04 2019-07-04 时钟数据恢复装置及其操作方法

Country Status (3)

Country Link
US (1) US10855437B1 (zh)
CN (1) CN112187256B (zh)
TW (1) TWI695586B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
US11469877B1 (en) * 2021-08-12 2022-10-11 Xilinx, Inc. High bandwidth CDR

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540911A (zh) * 2003-04-25 2004-10-27 中兴通讯股份有限公司 时钟数据恢复电路及其实现方法
CN1638367A (zh) * 2003-12-19 2005-07-13 美国博通公司 集成判决反馈均衡器及时钟数据恢复电路
CN102484476A (zh) * 2009-01-22 2012-05-30 株式会社环球网络系统 数字时钟数据恢复器及其相关收发器
CN103546403A (zh) * 2012-07-11 2014-01-29 联咏科技股份有限公司 时钟数据回复电路及方法
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
WO2015094865A1 (en) * 2013-12-19 2015-06-25 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
CN104753548A (zh) * 2013-12-27 2015-07-01 瑞昱半导体股份有限公司 多路接收器及其信号接收方法
US9397824B1 (en) * 2015-01-28 2016-07-19 Texas Instruments Incorporated Gear shifting from binary phase detector to PAM phase detector in CDR architecture
CN106209074A (zh) * 2015-05-27 2016-12-07 阿尔特拉公司 用于时钟数据恢复锁相回路的行为模拟模型
CN106257437A (zh) * 2015-06-18 2016-12-28 阿尔特拉公司 具有判决反馈均衡的模拟时钟数据恢复电路中的相位检测

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3453006B2 (ja) * 1995-07-07 2003-10-06 パイオニア株式会社 位相同期回路及びディジタル信号再生装置
US5633899A (en) * 1996-02-02 1997-05-27 Lsi Logic Corporation Phase locked loop for high speed data capture of a serial data stream
US6731683B1 (en) * 2000-10-02 2004-05-04 Lsi Logic Corporation Serial data communication receiver having adaptive equalization
JP2002175673A (ja) * 2000-12-07 2002-06-21 Nec Corp Ｐｌｌ回路、データ検出回路及びディスク装置
US7099400B2 (en) * 2003-01-22 2006-08-29 Agere Systems Inc. Multi-level pulse amplitude modulation receiver
WO2006128115A2 (en) * 2005-05-24 2006-11-30 Intersymbol Communications, Inc. Noise tolerant voltage controlled oscillator
US7577193B2 (en) * 2005-06-28 2009-08-18 Intel Corporation Adaptive equalizer
US8184686B2 (en) * 2007-01-10 2012-05-22 Cortina Systems, Inc. System and method for recovering data received over a communication channel
US8379711B2 (en) 2009-06-30 2013-02-19 Lsi Corporation Methods and apparatus for decision-feedback equalization with oversampled phase detector
US8804888B2 (en) * 2010-07-12 2014-08-12 Ensphere Solutions, Inc. Wide band clock data recovery
US8457269B2 (en) * 2011-10-27 2013-06-04 Ncku Research And Development Foundation Clock and data recovery (CDR) architecture and phase detector thereof
US9077349B2 (en) * 2012-02-21 2015-07-07 Qualcomm Incorporated Automatic detection and compensation of frequency offset in point-to-point communication
US9160580B2 (en) * 2012-02-24 2015-10-13 Conexant Systems, Inc. Adaptive equalizer utilizing eye diagram
JP5954160B2 (ja) * 2012-12-19 2016-07-20 富士通株式会社 クロック・データリカバリィ方法および回路
US9237004B2 (en) * 2013-09-16 2016-01-12 Himax Technologies Limited Clock data recovery circuit
JP6294691B2 (ja) * 2014-02-07 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US9160582B1 (en) * 2014-03-31 2015-10-13 Cadence Design Systems, Inc. System and method for phase recovery with selective mitigation of timing corruption due to digital receiver equalization
TWI532327B (zh) * 2014-09-17 2016-05-01 國立交通大學 嵌入決策回授等化器之相位偵測裝置與時脈資料回復電路
JP6839354B2 (ja) * 2017-02-03 2021-03-10 富士通株式会社 Ｃｄｒ回路及び受信回路
US10411593B1 (en) * 2018-03-12 2019-09-10 Samsung Display Co., Ltd. Average and decimate operations for bang-bang phase detectors
US10305704B1 (en) * 2018-06-07 2019-05-28 Texas Instruments Incorporated Decision feedback equalization with independent data and edge feedback loops
KR102495319B1 (ko) * 2018-09-21 2023-02-03 삼성디스플레이 주식회사 데이터 드라이버, 그것을 포함하는 표시 장치 및 구동 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540911A (zh) * 2003-04-25 2004-10-27 中兴通讯股份有限公司 时钟数据恢复电路及其实现方法
CN1638367A (zh) * 2003-12-19 2005-07-13 美国博通公司 集成判决反馈均衡器及时钟数据恢复电路
CN102484476A (zh) * 2009-01-22 2012-05-30 株式会社环球网络系统 数字时钟数据恢复器及其相关收发器
CN103546403A (zh) * 2012-07-11 2014-01-29 联咏科技股份有限公司 时钟数据回复电路及方法
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
WO2015094865A1 (en) * 2013-12-19 2015-06-25 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
CN104753548A (zh) * 2013-12-27 2015-07-01 瑞昱半导体股份有限公司 多路接收器及其信号接收方法
US9385859B2 (en) * 2013-12-27 2016-07-05 Realtek Semiconductor Corp. Multi-lane serial data link receiver and method thereof
US9397824B1 (en) * 2015-01-28 2016-07-19 Texas Instruments Incorporated Gear shifting from binary phase detector to PAM phase detector in CDR architecture
CN106209074A (zh) * 2015-05-27 2016-12-07 阿尔特拉公司 用于时钟数据恢复锁相回路的行为模拟模型
CN106257437A (zh) * 2015-06-18 2016-12-28 阿尔特拉公司 具有判决反馈均衡的模拟时钟数据恢复电路中的相位检测

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 3.12 pJ/bit, 19–27 Gbps Receiver With 2-Tap DFE Embedded Clock and Data Recovery;Zheng-Hao Hong等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;第50卷(第11期);2625-2634 *

Also Published As

Publication number Publication date
CN112187256A (zh) 2021-01-05
TWI695586B (zh) 2020-06-01
US10855437B1 (en) 2020-12-01
TW202103451A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
US10103911B2 (en) Receiver circuit and eye monitor system
US8983014B2 (en) Receiver circuit and semiconductor integrated circuit
JP4558028B2 (ja) クロックデータ復元装置
US8120395B2 (en) Use of data decisions for temporal placement of samplers
JP6221274B2 (ja) データ受信装置及びデータ通信システム
US20140177699A1 (en) Equalizer and semiconductor device
CN112187256B (zh) 时钟数据恢复装置及其操作方法
JP5510297B2 (ja) 受信回路
JP2020014060A (ja) イコライザ調整装置、イコライザ調整方法、受信機および送受信システム
Lee et al. A 2.44-pJ/b 1.62–10-Gb/s receiver for next generation video interface equalizing 23-dB loss with adaptive 2-tap data DFE and 1-tap edge DFE
US11558223B2 (en) Adaptive receiver with pre-cursor cancelation
CN110635805A (zh) 用于提供时序恢复的装置和方法
US9237046B2 (en) Receiver circuit
US11070352B2 (en) CDR circuit and receiver of multilevel modulation method
KR102367086B1 (ko) 이진 검색 방식 적응형 문턱전압 및 등화 제어 블록이 구현된 10Gbps PAM4 수신기
KR102032370B1 (ko) 데이터 리커버리 회로 및 이를 이용한 적응적 이퀄라이제이션 계수 조절 방법
Choi et al. A 0.99-pJ/b 15-Gb/s counter-based adaptive equalizer using single comparator in 28-nm CMOS
JP2006042339A (ja) イコライザ、受信機、及びイコライズ方法
US8831084B1 (en) Apparatus and method for common mode tracking in DFE adaptation
JP2015115850A (ja) データ受信装置およびデータ送受信システム
US11146274B1 (en) Equalizer control device, receiving device, and control method for receiving device
US11824702B2 (en) Receiver for removing intersymbol interference
US11870613B2 (en) Semiconductor integrated circuit and receiver device
Kadayinti et al. Impact of Sampler Offset on Jitter Transfer in Clock and Data Recovery Circuits
Roh et al. A Low-Jitter Phase Detection Technique With Asymmetric Weights in Multi-Level Baud-Rate CDR

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant