JP2020014060A - イコライザ調整装置、イコライザ調整方法、受信機および送受信システム - Google Patents

イコライザ調整装置、イコライザ調整方法、受信機および送受信システム Download PDF

Info

Publication number
JP2020014060A
JP2020014060A JP2018133538A JP2018133538A JP2020014060A JP 2020014060 A JP2020014060 A JP 2020014060A JP 2018133538 A JP2018133538 A JP 2018133538A JP 2018133538 A JP2018133538 A JP 2018133538A JP 2020014060 A JP2020014060 A JP 2020014060A
Authority
JP
Japan
Prior art keywords
value
equalizer
sampler
unit
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018133538A
Other languages
English (en)
Other versions
JP7033786B2 (ja
Inventor
智洋 坂井
Tomohiro Sakai
智洋 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2018133538A priority Critical patent/JP7033786B2/ja
Priority to CN201910618966.4A priority patent/CN110719242B/zh
Priority to KR1020190083355A priority patent/KR102618671B1/ko
Priority to US16/508,412 priority patent/US10742455B2/en
Priority to TW108124635A priority patent/TWI770402B/zh
Publication of JP2020014060A publication Critical patent/JP2020014060A/ja
Application granted granted Critical
Publication of JP7033786B2 publication Critical patent/JP7033786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03891—Spatial equalizers
    • H04L25/03949—Spatial equalizers equalizer selection or adaptation based on feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03522—Frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H04L2025/03687—Control of adaptation of step size

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Networks Using Active Elements (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

【課題】イコライザの周波数特性をより良好なものとすることができるイコライザ調整装置等を提供する。【解決手段】イコライザ調整装置２３は、比較部３１、不一致計数部３２および調整部３５等を備える。比較部３１は、イコライザ２１から出力される各ビットの電圧値Ｖoutと閾値MonLVLとを大小比較して、その比較の結果に応じた論理値MonSMPを出力する。不一致計数部３２は、サンプラ２２から各ビットの電圧値Ｖoutと基準値との大小比較の結果に応じて出力される論理値DatSMPと、比較部３１から出力される論理値MonSMPとを入力し、これら論理値DatSMPと論理値MonSMPとが互いに異なる事象を期間毎に計数する。調整部３５は、不一致計数部３２による計数値に基づいて、イコライザ２１のゲインおよび比較部３１の閾値MonLVLを調整する。【選択図】図８

Description

本発明は、イコライザのゲインを調整する装置および方法、このような装置を備える受信機、ならびに、このような受信機および送信機を備える送受信システムに関するものである。
送信機と受信機とが伝送路を介して接続されて構成された送受信システムにおいて、送信機から送出されたデータ列は、伝送路を経て受信機に到達して、該受信機により受信される。多くの送受信システムにおいては、送信機はパラレルデータをシリアルデータに変換して該シリアルデータを伝送路へ送出し、受信機はシリアルデータを受信して該シリアルデータをパラレルデータに変換する。
受信機に到達する時点でのデータ列の信号波形は、送信機から送出される時点でのデータ列の信号波形に対して劣化したものとなる。この信号波形劣化は、伝送路が低周波成分と比べて高周波成分を減衰させる周波数特性を有することにより生じる。信号波形劣化の程度が大きいと、受信機による受信誤りの頻度（ビットエラーレート）が大きくなる。そこで、多くの場合、受信機は、サンプラの前段にイコライザを備えている。
イコライザは、送信機から到達したデータ列の周波数特性を改善し得る周波数特性を有することで、劣化した信号波形を復元し、或いは、劣化の程度を小さくすることができる。一般に、伝送路は高周波成分を減衰させることから、イコライザは、データ列の周波数特性の改善に際して、データ列の高周波成分を大きくし、或いは、データ列の低周波成分を小さくする。サンプラは、イコライザによる当該調整後のデータ列を入力して、そのデータ列の各ビットについて該ビットの電圧値と基準値との大小比較の結果に応じた論理値を出力する。様々なタイプのイコライザが知られており、代表的なイコライザとして連続時間線形イコライザ（ＣＴＬＥ: Continuous Time Linear Equalizer）およびデシジョン・フィードバック・イコライザ（ＤＦＥ: Decision Feedback Equalizer）等が挙げられる。
イコライザの周波数特性は、送信機と受信機との間の伝送路の周波数特性を補償するように設定すべきであり、また、その伝送路の材質や形状が様々であって伝送特性が様々であることから、送信機と受信機とが伝送路を介して接続されて構成された実際の送受信システムにおいて適切に設定することが重要である。イコライザの周波数特性を調整するための様々なアルゴリズムが知られており、その代表的なアルゴリズムとしてＳＳＬＭＳ（Sign-Sign Least Mean Square）が挙げられる（非特許文献１参照）。
V. Stojanovic, et al.,"Autonomous Dual-Mode (PAM2/4) Serial Link Transceiver With AdaptiveEqualization and Data Recovery", IEEE JSSC, vol.40, no.4, pp.1012-1026,Apr. 2005.
従来のＳＳＬＭＳは、イコライザの周波数特性を良好なものとすることができるものの、イコライザの周波数特性を最適なものとすることができない場合がある。
本発明は、上記問題点を解消する為になされたものであり、イコライザの周波数特性をより良好なものとすることができるイコライザ調整装置およびイコライザ調整方法を提供することを目的とする。また、本発明は、このようなイコライザ調整装置を備えてビットエラーレートをより低減することができる受信機および送受信システムを提供することを目的とする。
本発明のイコライザ調整装置は、入力したデータ列の周波数特性を調整して当該調整後のデータ列をサンプラへ出力するイコライザのゲインを調整する装置であって、(1) イコライザから出力されるデータ列の各ビットについて、該ビットの電圧値と閾値との大小比較の結果に応じた論理値を出力する比較部と、(2) イコライザから出力されるデータ列の各ビットについて、サンプラから該ビットの電圧値と基準値との大小比較の結果に応じて出力される論理値と、比較部から出力される論理値と、が互いに異なる事象を、期間毎に計数する不一致計数部と、(3) 不一致計数部による計数値が０であるとき、比較部における閾値を、サンプラにおける基準値との差が大きくなる方向に調整し、不一致計数部による計数値が０でないとき、イコライザのゲインを調整する調整部と、を備える。そして、本発明のイコライザ調整装置は、期間毎に不一致計数部による計数動作および調整部による調整動作を行う。
本発明のイコライザ調整装置は、サンプラから出力される論理値列中のエラーを検出した事象を期間毎に計数するエラー計数部を更に備え、調整部は、不一致計数部による計数値およびエラー計数部による計数値に基づいてイコライザのゲインを調整するのが好適である。
本発明のイコライザ調整装置では、比較部における閾値は、サンプラにおける基準値より大きく、不一致計数部は、サンプラに入力される各ビットの電圧値が基準値より大きいときにサンプラから出力される論理値を入力した場合に選択的に計数動作を行うのが好適である。或いは、比較部における閾値は、サンプラにおける基準値より小さく、不一致計数部は、サンプラに入力される各ビットの電圧値が基準値より小さいときにサンプラから出力される論理値を入力した場合に選択的に計数動作を行うのも好適である。
本発明の受信機は、入力したデータ列の周波数特性を調整して当該調整後のデータ列を出力するイコライザと、イコライザから出力されるデータ列の各ビットについて該ビットの電圧値と基準値との大小比較の結果に応じた論理値を出力するサンプラと、イコライザから出力されるデータ列とサンプラから出力される論理値列とに基づいてイコライザのゲインを調整する上記の本発明のイコライザ調整装置と、を備える。
本発明の送受信システムは、データ列を出力する送信機と、送信機から出力されて伝送路を経て到達したデータ列を入力する上記の本発明の受信機と、を備える。
本発明のイコライザ調整方法は、入力したデータ列の周波数特性を調整して当該調整後のデータ列をサンプラへ出力するイコライザのゲインを調整する方法であって、(1) イコライザから出力されるデータ列の各ビットについて、サンプラから該ビットの電圧値と基準値との大小比較の結果に応じて出力される論理値と、比較部から該ビットの電圧値と閾値との大小比較の結果に応じて出力される論理値と、が互いに異なる事象を、不一致計数部により期間毎に計数する計数ステップと、(2) 不一致計数部による計数値が０であるとき、比較部における閾値を、サンプラにおける基準値との差が大きくなる方向に調整し、不一致計数部による計数値が０でないとき、イコライザのゲインを調整する調整ステップと、を備える。そして、本発明のイコライザ調整装置は、期間毎に計数ステップおよび調整ステップを行う。
本発明のイコライザ調整方法では、計数ステップにおいて、サンプラから出力される論理値列中のエラーを検出した事象をエラー計数部により期間毎に計数し、調整ステップにおいて、不一致計数部による計数値およびエラー計数部による計数値に基づいてイコライザのゲインを調整するのが好適である。
本発明のイコライザ調整方法では、計数ステップにおいて、比較部における閾値が、サンプラにおける基準値より大きく、サンプラに入力される各ビットの電圧値が基準値より大きいときにサンプラから出力される論理値を入力した場合に選択的に不一致計数部による計数動作を行うのが好適である。或いは、計数ステップにおいて、比較部における閾値が、サンプラにおける基準値より小さく、サンプラに入力される各ビットの電圧値が基準値より小さいときにサンプラから出力される論理値を入力した場合に選択的に不一致計数部による計数動作を行うのも好適である。
本発明によれば、イコライザの周波数特性をより良好なものとすることができ、また、ビットエラーレートをより低減することができる。
図１は、信号波形のアイ・パターン等について説明する図である。 図２は、イコライザの設定とアイ開口との関係を説明する図である。 図３は、ＳＳＬＭＳによるイコライザ調整を説明する図である。 図４は、自己相関を有しないデータ列を説明する図である。 図５は、自己相関を有するデータ列を説明する図である。 図６は、データ列が自己相関を有する場合におけるＳＳＬＭＳによるイコライザ調整を説明する図である。 図７は、本実施形態の送受信システム１の構成を示す図である。 図８は、本実施形態のイコライザ調整装置２３の構成を示す図である。 図９は、本実施形態における調整部３５または調整ステップの処理内容をステートマシンで説明する図である。 図１０は、本実施形態のイコライザ調整装置またはイコライザ調整方法によるイコライザ調整を説明する図である。 図１１は、本実施形態のイコライザ調整装置またはイコライザ調整方法によるイコライザ調整を説明する図である。 図１２は、データ列が自己相関を有する場合における本実施形態のイコライザ調整装置またはイコライザ調整方法によるイコライザ調整を説明する図である。 図１３は、シミュレーション結果を示すグラフである。 図１４は、シミュレーションにおいてイコライザ（Ｇ＝１２）から出力されるデータ列の信号波形のアイ・パターンを示す図である。 図１５は、シミュレーションにおいてイコライザ（Ｇ＝１４）から出力されるデータ列の信号波形のアイ・パターンを示す図である。 図１６は、シミュレーションにおいてイコライザ（Ｇ＝１６）から出力されるデータ列の信号波形のアイ・パターンを示す図である。 図１７は、シミュレーションにおいてイコライザ（Ｇ＝１８）から出力されるデータ列の信号波形のアイ・パターンを示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
初めに、データ列の信号波形（特にアイ・パターン（Eye Pattern））、ＳＳＬＭＳの概要およびＳＳＬＭＳの問題点について説明する。その後に、実施形態のイコライザ調整装置、イコライザ調整方法、受信機および送受信システムについて説明する。
図１は、信号波形のアイ・パターン等について説明する図である。受信機に到達するデータ列の信号波形は、送信機から伝送路へ送出されるデータ列の信号波形と伝送路のシングル・ビット・レスポンス（図１（ａ））との畳み込み積分で表され、伝送路の周波数特性に応じたアイ・パターン（図１（ｂ））を有する。図中で、Ｐ０は、伝送路のシングル・ビット・レスポンス（Single Bit Response）のピーク値を表し、Ｐ１は、そのピークから１ユニット・インターバル（ＵＩ: Unit Interval）後の値を表し、Δは、Ｐ０およびＰ１を除いてＵＩの整数倍だけ離れたところでの値の和を示す。
受信機に到達するデータ列の各ビットの期間の中心時刻における電圧値の頻度解析を行うことにより、該電圧値のヒストグラム（図１（ｃ））が得られる。図１（ｃ）は、各ビットの期間の中心時刻における電圧値がＨレベルに相当する場合について該電圧値のヒストグラムを示している。以降の図に示されるヒストグラムも同様である。図１（ｃ）のヒストグラムは、１つ前のビット（以下「前回ビット」という。）のデータがＨレベルであった場合（図中で「前回Ｈ」と表記）と、前回ビットのデータがＬレベルであった場合（図中で「前回Ｌ」と表記）とに区分されている。前回Ｈのヒストグラムは（Ｐ０＋Ｐ１）±Δの範囲にあり、前回Ｌのヒストグラムは（Ｐ０−Ｐ１）±Δの範囲にある。
このようなヒストグラムは、アイ・パターンにおけるアイ開口（ＥＯ: Eye Opening）へのイコライザの影響を理解する上で有用である。イコライザの周波数特性を適切に設定することにより、イコライザから出力されるデータ列の信号波形のアイ開口を大きくすることができ、これによりビットエラーレートを小さくすることができる。
図２は、イコライザの設定とアイ開口との関係を説明する図である。ここでは、イコライザとして１タップのＤＦＥを想定し、タップ係数をＣ１とする。図２（ａ）は、Ｃ１＝０の場合（または、イコライザを用いていない場合）のヒストグラムを示す。アイ開口ＥＯの大きさは、ＥＯ＝Ｐ０−Ｐ１−Δなる式で表される。
図２（ｂ）は、０＜Ｃ１＜Ｐ１である場合のヒストグラムを示す。図２（ａ）と比較すると、図２（ｂ）では、前回Ｈのヒストグラムと前回Ｌのヒストグラムとは互いに近づいてきている。このときのアイ開口ＥＯの大きさは、ＥＯ＝Ｐ０−(Ｐ１―Ｃ１)−Δ なる式で表され、図２（ａ）の場合より大きい。
図２（ｃ）は、Ｃ１＝Ｐ１である場合のヒストグラムを示す。このとき、前回Ｈのヒストグラムと前回Ｌのヒストグラムとは互いに同じ範囲にあり、アイ開口ＥＯの大きさは、ＥＯ＝Ｐ０−Δなる式で表される。
図２（ｄ）は、Ｃ１＞Ｐ１である場合のヒストグラムを示す。図２（ａ），（ｂ）と比較すると、図２（ｄ）では、前回Ｈのヒストグラムと前回Ｌのヒストグラムとは上下関係が逆転している。このときのアイ開口ＥＯの大きさは、ＥＯ＝Ｐ０−(Ｐ１―Ｃ１)−Δ なる式で表される。
図２から分かるように、Ｃ１＝Ｐ１に設定したときにアイ開口は最大となる。１タップのＤＦＥは、前回Ｈであったビットの電圧値をＣ１だけ下げて現在のビットの電圧値に加算し、前回Ｌであったビットの電圧値をＣ１だけ上げて現在のビットの電圧値に加算する。１タップのＤＦＥだけでなく複数タップのＤＦＥおよび他のタイプのイコライザの何れも、ゲインを調整して、前回Ｈのヒストグラムおよび前回Ｌのヒストグラムの双方を含む全体のヒストグラムの最低レベルを大きくすることで、アイ開口の最大化を図る。ＳＳＬＭＳ等のイコライザ調整アルゴリズムは、イコライザから出力されるデータ列の信号波形のアイ開口を最大化するようにイコライザのゲインを自動的に設定するものである。
図３は、ＳＳＬＭＳによるイコライザ調整を説明する図である。ＳＳＬＭＳによるイコライザ調整に際しては、前回ビットのデータがＨレベルおよびＬレベルの何れであるか、ならびに、イコライザから出力される現在ビットのデータＶの電圧値がＰ０より大きいか否か、の情報が用いられる。或る期間において、前回ＨであってＶ＞Ｐ０である現在ビットの割合をＮH+（％）とし、前回ＨであってＶ＜Ｐ０である現在ビットの割合をＮH-（％）とし、前回ＬであってＶ＞Ｐ０である現在ビットの割合をＮL+（％）とし、前回ＬであってＶ＜Ｐ０である現在ビットの割合をＮL-（％）とする。図３には、これらＮH+、ＮH-、ＮL+、ＮL-の各数値が示されている。
ＳＳＬＭＳによるイコライザ調整では、或る期間において求められたＮH+、ＮH-、ＮL+、ＮL-の各数値から、Ｎ＝（ＮH+＋ＮL-）−（ＮH-＋ＮL+）を計算する。そして、Ｎ＞０であればＣ１を大きくし、Ｎ＜０であればＣ１を小さくし、Ｎ＝０であればＣ１を維持する。図３（ａ）ではＮ＝１００であるのでＣ１を大きくする。図３（ｂ）ではＮ＝６０であるのでＣ１を大きくする。図３（ｃ）ではＮ＝０であるのでＣ１を維持する。図３（ｄ）ではＮ＝−２０であるのでＣ１を小さくする。このような調整により、図３（ｃ）に示されるように、自動的にイコライザのＣ１がＰ１に設定されて、イコライザから出力されるデータ列の信号波形のアイ開口が最大化される。
従来のイコライザ調整アルゴリズムであるＳＳＬＭＳは、データ列が自己相関を有しない場合には、イコライザの周波数特性を最適なものとすることができる。しかし、従来のＳＳＬＭＳは、データ列が自己相関を有する場合には、イコライザの周波数特性を最適なものとすることができない。図４，図５を用いてデータ列の自己相関について説明する。
図４は、自己相関を有しないデータ列を説明する図である。自己相関を有しないデータ列では、前回ビットの論理値に依らず、現在ビットの論理値はＨレベルおよびＬビットが同頻度で出現する。すなわち、或るビットがＨレベルおよびＬレベルの何れであっても、次のビットではＨレベルおよびＬレベルそれぞれが５０％の頻度で出現する。以降のビットでも同様である。この場合、前回Ｈのヒストグラムおよび前回Ｌのヒストグラムそれぞれの形状は長方形で表すことができる。
図５は、自己相関を有するデータ列を説明する図である。自己相関を有するデータ列では、前回ビットの論理値に依存して（また、更に前のビットの論理値に依存して）、現在ビットの論理値はＨレベルおよびＬビットが異なる頻度で出現する。この図に示される例では、或るビットがＨレベルであったとき、次のビットは、Ｈレベルである頻度が４０％であり、Ｌレベルである頻度が６０％である。更に後のビットの論理値のレベルの頻度も、それまでのビットの論理値のレベルの履歴に依存する。この場合、前回Ｈのヒストグラムおよび前回Ｌのヒストグラムそれぞれの形状は台形で表すことができる。自己相関を有するデータ列の例として、或るビットの論理値がＨ（Ｌ）レベルであるとき、そのビットの直前または直後のビットの論理値がＬ（Ｈ）レベルである頻度が高いものが挙げられる。
図６は、データ列が自己相関を有する場合におけるＳＳＬＭＳによるイコライザ調整を説明する図である。この図では、前回Ｈが４０％であって、前回Ｌが６０％であるとしている。ＮH+、ＮH-、ＮL+、ＮL-の各数値からＮ＝（ＮH+＋ＮL-）−（ＮH-＋ＮL+）を計算すると、図６（ａ）ではＮ＝１００であるのでＣ１を大きくする。図６（ｂ）ではＮ＝４０であるのでＣ１を大きくする。図６（ｃ）ではＮ＝０であるのでＣ１を維持する。図６（ｄ）ではＮ＝−４０であるのでＣ１を小さくする。
データ列が自己相関を有する場合、このような調整により、イコライザは図６（ｃ）に示される状態に設定される。しかし、アイ開口ＥＯが最大となるのは、図６（ｃ）の状態（Ｃ１＜Ｐ１）のときではなく、前回Ｈのヒストグラムおよび前回Ｌのヒストグラムの双方を含む全体のヒストグラムの最低レベルが最大となる図６（ｄ）の状態（Ｃ１＝Ｐ１）のときである。このように、データ列が自己相関を有する場合、従来のＳＳＬＭＳは、イコライザの周波数特性を最適なものとすることができず、アイ開口を最大とすることができない。
実際の送受信システムにおいて送信機から送出されるデータ列は自己相関を有する場合が多い。例えば、送信機において符号化したデータ列を送出し、受信機において受信したデータ列を復号化することが行われる。そのときに用いられる符号化技術の例として８ｂ１０ｂが挙げられる。符号化前のデータ列が自己相関を有していなくても、符号化後のデータ列は、自己相関を有し、Ｈレベルのビットの前後のビットがＬレベルである頻度が大きい。したがって、受信機に到達するデータ列が符号化されたものである場合、従来のＳＳＬＭＳは、イコライザの周波数特性を最適なものとすることができず、アイ開口を最大とすることができない。
以下に説明する実施形態のイコライザ調整装置およびイコライザ調整方法は、新規なイコライザ調整アルゴリズムに基づく。本実施形態のイコライザ調整装置およびイコライザ調整方法は、受信機に到達するデータ列が符号化されたものである場合であっても、すなわち、データ列が自己相関を有する場合であっても、従来のイコライザ調整アルゴリズムと比べて、イコライザの周波数特性をより良好なものとすることができ、アイ開口をより大きくすることができる。
図７は、本実施形態の送受信システム１の構成を示す図である。送受信システム１は、送信機１１と受信機１２とが伝送路１３を介して接続された構成を有する。送信機１１は、データ列を伝送路１３へ出力する。受信機１２は、送信機１１から出力されて伝送路１３を経て到達したデータ列を入力する。
受信機１２は、イコライザ２１、サンプラ２２およびイコライザ調整装置２３を備える。イコライザ２１は、受信機１２に到達したデータ列Ｖinを入力し、その入力したデータ列の周波数特性を調整して当該調整後のデータ列をサンプラ２２へ出力する。サンプラ２２は、イコライザ２１から出力されるデータ列を入力し、その入力したデータ列の各ビットについて該ビットの電圧値Ｖoutと基準値とを大小比較して、その比較の結果に応じた論理値DatSMPを出力する。サンプラ２２における基準値は、一定であり、例えば０Ｖである。サンプラ２２は、電圧値Ｖoutが基準値より大きいときに論理値DatSMPとしてＨレベルを出力し、電圧値Ｖoutが基準値より小さいときに論理値DatSMPとしてＬレベルを出力する。イコライザ調整装置２３は、イコライザ２１から出力されるデータ列の電圧値Ｖoutを入力するとともに、サンプラ２２から出力される論理値DatSMPを入力して、これら入力した電圧値Ｖoutおよび論理値DatSMPに基づいてイコライザ２１のゲインＧを調整する。
送信機１１は、符号化したデータ列を出力してもよく、この場合、受信機１２は、サンプラ２２から出力される論理値列DatSMPを復号化して、符号化前のデータ列を取得する。また、送信機１１は、クロックを埋め込んだデータ列を出力してもよく、この場合、受信機１２は、ＣＤＲ（Clock Data Recovery）技術によりクロックおよびデータを復元する。
図８は、本実施形態のイコライザ調整装置２３の構成を示す図である。この図には、イコライザ２１およびサンプラ２２も示されている。イコライザ調整装置２３は、比較部３１、不一致計数部３２、エラー計数部３３、ビット計数部３４および調整部３５を備える。
比較部３１は、イコライザ２１から出力されるデータ列の各ビットについて、該ビットの電圧値Ｖoutと閾値MonLVLとを大小比較して、その比較の結果に応じた論理値MonSMPを不一致計数部３２へ出力する。比較部３１は、電圧値Ｖoutが閾値MonLVLより大きいときに論理値MonSMPをＨレベルとして出力し、電圧値Ｖoutが閾値MonLVLより小さいときに論理値MonSMPをＬレベルとして出力する。閾値MonLVLは、可変であり、調整部３５により設定される。
ビット計数部３４は、サンプラ２２から出力される論理値DatSMPを入力して、その論理値DatSMPのうちＨレベルおよびＬレベルの何れか一方のビットを期間毎に計数する。ビット計数部３４は、計数値DCNTを調整部３５へ出力する。
不一致計数部３２は、イコライザ２１から出力されるデータ列の各ビットについて、サンプラ２２から該ビットの電圧値Ｖoutと基準値との大小比較の結果に応じて出力される論理値DatSMPと、比較部３１から該ビットの電圧値Ｖoutと閾値MonLVLとの大小比較の結果に応じて出力される論理値MonSMPとを入力する。そして、不一致計数部３２は、これら論理値DatSMPと論理値MonSMPとが互いに異なる事象を期間毎に計数する。不一致計数部３２は、計数値XCNTを調整部３５へ出力する。
比較部３１における閾値MonLVLがサンプラ２２における基準値より大きい場合、不一致計数部３２は、サンプラ２２に入力される各ビットの電圧値Ｖoutが基準値より大きいときにサンプラ２２から出力される論理値DatSMPを入力した場合に選択的に計数動作を行う。この場合、ビット計数部３４は、論理値DatSMPがＨレベルであるビットを選択的に計数し、不一致計数部３２は、論理値DatSMPがＨレベルであって論理値MonSMPがＬレベルである事象を計数する。以下では、この場合について説明する。
逆に、比較部３１における閾値MonLVLがサンプラ２２における基準値より小さい場合、不一致計数部３２は、サンプラ２２に入力される各ビットの電圧値Ｖoutが基準値より小さいときにサンプラ２２から出力される論理値DatSMPを入力した場合に選択的に計数動作を行う。この場合、ビット計数部３４は、論理値DatSMPがＬレベルであるビットを選択的に計数し、不一致計数部３２は、論理値DatSMPがＬレベルであって論理値MonSMPがＨレベルである事象を計数する。
エラー計数部３３は、サンプラ２２から出力される論理値DatSMPを入力し、当該論理値列中のエラーを検出した事象を期間毎に計数する。例えば、入力されるデータ列が符号化されたものであれば、エラー計数部３３は、そのデータ列が符号化の規約を満たしているか否かを判断して、規約を満たしていないときに論理値列中にエラーがあると判定する。エラー計数部３３は、計数値ECNTを調整部３５へ出力する。
サンプラ２２および比較部３１は、クロックCLKが指示するタイミングで大小比較動作を行う。不一致計数部３２、エラー計数部３３およびビット計数部３４は、クロックCLKが指示するタイミングで計数値を更新するか否かの判断を行う。このクロックCLKは、入力されたデータ列から復元されたクロックであってもよい。不一致計数部３２、エラー計数部３３およびビット計数部３４それぞれは、調整部３５から与えられるリセット信号RST が指示するタイミングで計数値を０に初期化する。
調整部３５は、不一致計数部３２から出力される計数値XCNT、エラー計数部３３から出力される計数値ECNT、および、ビット計数部３４から出力される計数値DCNTを入力する。調整部３５は、計数値DCNTが所定値DATCNTに達したと判断したときに、不一致計数部３２、エラー計数部３３およびビット計数部３４それぞれの計数値を０に初期化するリセット信号RSTを出力する。所定値DATCNTは、任意の値に設定することができる。
なお、調整部３５は、計数値DCNTによらず、初期化するためのリセット信号RSTを一定時間間隔で出力してもよい。この場合にはビット計数部３４は設けられなくてもよい。調整部３５は、前回初期化タイミングから今回初期化タイミングまでの期間における不一致計数部３２による計数値XCNTおよびエラー計数部３３による計数値ECNTに基づいて、次のような処理を行う。
計数値XCNTが０であるとき、調整部３５は、比較部３１における閾値MonLVLを、サンプラ２２における基準値との差が大きくなる方向（つまり、＋方向）に調整する。この閾値MonLVLの調整量は一定値であってもよい。逆に、計数値XCNTが０でないとき、調整部３５は、計数値XCNTおよび計数値ECNTに基づいてイコライザ２１のゲインＧを調整する。このゲインＧの調整量も一定値であってもよい。
なお、サンプラ２２から出力される論理値列中にエラーが無い場合（つまり、計数値ECNT＝０の場合）が続く送受信システムにおいては、調整部３５は計数値ECNTを考慮する必要はなく、エラー計数部３３は設けられなくてもよい。
本実施形態のイコライザ調整装置２３は、期間毎に不一致計数部３２（およびエラー計数部３３）による計数動作ならびに調整部３５による調整動作を行うことで、イコライザ２１の周波数特性をより良好なものとすることができ、アイ開口をより大きくすることができる。
また、本実施形態のイコライザ調整方法は、期間毎に計数ステップおよび調整ステップを行うことで、イコライザ２１の周波数特性をより良好なものとすることができ、アイ開口をより大きくすることができる。計数ステップでは、不一致計数部３２等が前述の計数動作を行い、調整ステップでは、各計数値に基づいて調整部３５が前述の調整動作を行う。
すなわち、計数ステップでは、サンプラ２２から出力される論理値DatSMPのうちＨレベルおよびＬレベルの何れか一方のビットを、ビット計数部３４により期間毎に計数する。サンプラ２２から出力される論理値DatSMPと比較部３１から出力される論理値MonSMPとが互いに異なる事象を、不一致計数部３２により期間毎に計数する。また、サンプラ２２から出力される論理値列中のエラーを検出した事象を、エラー計数部３３により期間毎に計数する。
調整ステップでは、不一致計数部３２から出力される計数値XCNT、エラー計数部３３から出力される計数値ECNT、および、ビット計数部３４から出力される計数値DCNTに基づいて、調整部３５により調整動作を行う。計数値XCNTが０であるとき、調整部３５により、比較部３１における閾値MonLVLを、サンプラ２２における基準値との差が大きくなる方向（つまり、＋方向）に調整する。逆に、計数値XCNTが０でないとき、調整部３５により、計数値XCNTおよび計数値ECNTに基づいてイコライザ２１のゲインＧを調整する。
図９は、本実施形態における調整部３５または調整ステップの処理内容をステートマシンで説明する図である。調整部３５による調整ステップの処理は、ステートＳｔ１〜Ｓｔ６を有する。
他のステートＳｔ４〜Ｓｔ６の何れかからステートＳｔ１に遷移すると、調整部３５は、初めに、不一致計数部３２、エラー計数部３３およびビット計数部３４それぞれの計数値を０に初期化するリセット信号RSTを出力する。ステートＳｔ１では、その後、不一致計数部３２から出力される計数値XCNT、エラー計数部３３から出力される計数値ECNT、および、ビット計数部３４から出力される計数値DCNTを入力する。そして、調整部３５は、計数値DCNTが所定値DATCNTに達したか否かを判断する。計数値DCNTが所定値DATCNTに達するまでステートＳｔ１に留まる。計数値DCNTが所定値DATCNTに達すると、そのときの計数値XCNTおよび計数値ECNTを保持して、ステートＳｔ１からステートＳｔ２へ遷移する。
ステートＳｔ２では、調整部３５は、不一致計数部３２による計数値XCNTが０であるか否かを判定する。計数値XCNTが０である場合にはステートＳｔ２からステートＳｔ４へ遷移する。計数値XCNTが０でない場合にはステートＳｔ２からステートＳｔ３へ遷移する。
ステートＳｔ３では、調整部３５は、エラー計数部３３による計数値ECNTが０であるか否かを判定する。計数値ECNTが０である場合にはステートＳｔ３からステートＳｔ５へ遷移する。計数値ECNTが０でない場合にはステートＳｔ３からステートＳｔ６へ遷移する。
ステートＳｔ４は、XCNT＝0であるときに遷移するステートである。ステートＳｔ４では、調整部３５は、比較部３１における閾値MonLVLを、サンプラ２２における基準値との差が大きくなる方向（つまり、＋方向）に調整する。調整部３５は、その調整後の閾値MonLVLを比較部３１に与える。その後、ステートＳｔ１へ戻る。
ステートＳｔ５は、XCNT≠0かつECNT＝0であるときに遷移するステートである。ステートＳｔ５では、調整部３５は、計数値XCNTが小さくなる方向へイコライザ２１のゲインＧを調整する。すなわち、今回の計数値XCNTが前回の計数値XCNTより減少していればイコライザ２１のゲインＧの調整方向を前回のまま維持し、今回の計数値XCNTが前回の計数値XCNTより増加していればイコライザ２１のゲインＧの調整方向を反転する。ただし、例外として、前回の計数値XCNTが０である場合（すなわち、前回はステートＳｔ３で閾値MonLVLを更新した場合）、または、前回の計数値ECNTが０でない場合（すなわち、前回はステートＳｔ６でゲインＧを更新した場合）は、計数値XCNTの増減に依らず、イコライザ２１のゲインＧの調整方向を前回のまま維持する。その後、ステートＳｔ１へ戻る。
ステートＳｔ６は、XCNT≠0かつECNT≠0であるときに遷移するステートである。ステートＳｔ６では、調整部３５は、計数値ECNTが小さくなる方向へイコライザ２１のゲインＧを調整する。すなわち、今回の計数値ECNTが前回の計数値ECNTより減少していればイコライザ２１のゲインＧの調整方向を前回のまま維持し、今回の計数値ECNTが前回の計数値ECNTより増加していればイコライザ２１のゲインＧの調整方向を反転する。ただし、例外として、前回の計数値ECNTが０である場合（すなわち、前回はステートＳｔ５でゲインＧを更新した場合）は、計数値ECNTの増減に依らず、イコライザ２１のゲインＧの調整方向を前回のまま維持する。その後、ステートＳｔ１へ戻る。
図１０は、本実施形態のイコライザ調整装置またはイコライザ調整方法によるイコライザ調整を説明する図である。この図には、各期間における前回Ｈのヒストグラムおよび前回Ｌのヒストグラムに加えて、比較部３１における閾値MonLVLが示されている。なお、この図では、計数値ECNTは常に０であるとしている。また、イコライザとして１タップのＤＦＥを想定し、タップ係数をＣ１とする。
図１０（ａ）では、前回Ｌのヒストグラムの一部は閾値MonLVLより小さい範囲にある。計数値XCNTは０でない。そこで、次の期間（図１０（ｂ））では、閾値MonLVLを維持し、Ｃ１を大きくする。
図１０（ｂ）でも、前回Ｌのヒストグラムの一部は閾値MonLVLより小さい範囲にある。計数値XCNTは、前回より少なくなったものの、０ではない。そこで、次の期間（図１０（ｃ））では、閾値MonLVLを維持し、Ｃ１を更に大きくする。
図１０（ｃ）でも、前回Ｌのヒストグラムの一部は閾値MonLVLより小さい範囲にある。計数値XCNTは、前回より少なくなったものの、０ではない。そこで、次の期間（図１０（ｄ））では、閾値MonLVLを維持し、Ｃ１を更に大きくする。
図１０（ｄ）では、前回Ｌのヒストグラムおよび前回Ｈのヒストグラムの双方を含む全体のヒストグラムは閾値MonLVLより大きい範囲にあり、計数値XCNTは０である。そこで、次の期間では、閾値MonLVLを大きくし、Ｃ１を維持する。
このように閾値MonLVLまたはＣ１を調整していくことで、アイ開口ＥＯが次第に大きくなっていく。計数値XCNTを小さくする方向へイコライザ調整を行う方法として、一般的な最適化問題に対する最適化アルゴリズムを適用することができる。その一例として、この最適化問題には最急降下法（Gradient Descent）を適用することができる。
本実施形態のイコライザ調整アルゴリズムでは、比較部３１における閾値MonLVLを動的に更新する。閾値MonLVLを更新するタイミングは、計数値XCNTが０になるときである。このときに、閾値MonLVLを大きくして、閾値MonLVLがアイ開口ＥＯより大きい関係を維持するようにする。その後、再度、計数値XCNTを少なくするようにイコライザのゲインを調整する。これらの手続きは、イコライザ調整の過程で閾値MonLVLを常にアイ開口ＥＯより大きくして、最大のアイ開口ＥＯを得るようにイコライザを調整する思想に則っている。
図１１も、本実施形態のイコライザ調整装置またはイコライザ調整方法によるイコライザ調整を説明する図である。この図には、各期間における前回Ｈのヒストグラムおよび前回Ｌのヒストグラムに加えて、各期間における計数値XCNT、閾値MonLVL、アイ開口ＥＯおよびタップ係数Ｃ１が示されている。なお、この図では、計数値ECNTは常に０であるとしている。
この図に示されるように、或る期間における計数値XCNTが０であるときには、その次の期間では閾値MonLVLを大きくする。或る期間における計数値XCNTが０でないときには、その次の期間ではＣ１を大きくする。このように閾値MonLVLまたはＣ１を調整していくことで、前回Ｌのヒストグラムの下限値と前回Ｈのヒストグラムの下限値との差が次第に小さくなっていき、アイ開口ＥＯが次第に大きくなっていく。
ただし、前回Ｌのヒストグラムの下限値と前回Ｈのヒストグラムの下限値との差が殆ど無くなって、アイ開口ＥＯが最大値の付近にまでなると、期間の経過にともない計数値XCNTが増減を繰り返す。このとき、或る閾値MonLVLにおいて、計数値XCNTは極小となり、アイ開口ＥＯは最大となる。このときのＣ１をイコライザの最適設定値とする。
図１２は、データ列が自己相関を有する場合における本実施形態のイコライザ調整装置またはイコライザ調整方法によるイコライザ調整を説明する図である。この図に示されるように、データ列が自己相関を有する場合であっても、図１０および図１１と同様に、或る期間における計数値XCNTが０であるときには次の期間では閾値MonLVLを大きくし、或る期間における計数値XCNTが０でないときには次の期間ではＣ１を大きくすることで、アイ開口ＥＯが次第に大きくなっていく。そして、前回Ｌのヒストグラムの下限値と前回Ｈのヒストグラムの下限値との差が殆ど無くなって、アイ開口ＥＯが最大値の付近にまでなると、期間の経過にともない計数値XCNTが増減を繰り返す。このとき、或る閾値MonLVLにおいて、計数値XCNTは極小となり、アイ開口ＥＯは最大となる。このときのＣ１をイコライザの最適設定値とする。
本実施形態のイコライザ調整アルゴリズムは、これまでの説明で想定していた１タップのＤＦＥだけでなく複数タップのＤＦＥにも適用が可能であり、また、他のタイプのイコライザ（例えばＣＴＬＥ等）にも適用が可能である。本実施形態のイコライザ調整アルゴリズムを複数タップのＤＦＥに適用する場合には、前述の処理をタップ毎に実行する。このとき、低次のタップから順に処理を実行するのが好ましい。また、ＤＦＥとＣＴＬＥとが直列的に設けられる場合があるが、この場合には、本実施形態のイコライザ調整アルゴリズムによりＣＬＴＥの調整を行った後にＤＦＥの調整を行うのが好ましい。
従来のＳＳＬＭＳは平均二乗誤差を評価関数とするものであった。これに対して、本実施形態のイコライザ調整アルゴリズムは、計数値XCNTを評価関数とし、エラー時には計数値ECNTを評価関数として、アイ開口ＥＯの最大化を図る。本実施形態のイコライザ調整アルゴリズムは、データ列が自己相関を有するか否かに拘わらず、計数値XCNTを小さくすることで、アイ開口ＥＯを最大化することができる。
本実施形態のイコライザ調整アルゴリズムは、特定のトレーニングパターンをイコライザに入力させる必要はない。また、イコライザの初期設定においてアイ開口を或る程度保証することができる場合には、計数値ECNTに基づくイコライザ調整は不要であり、計数値XCNTのみに基づいてイコライザ調整が可能である。
次に、本実施形態のイコライザ調整アルゴリズムについて行ったシミュレーションの結果について説明する。本シミュレーションでは、イコライザとしてＣＴＬＥを想定した。図１３は、シミュレーション結果を示すグラフである。このグラフは、イコライザのＤＣゲインＧ、比較部３１における閾値MonLVL、エラー計数部３３による計数値ECNT、および、不一致計数部３２による計数値XCNTそれぞれの経時変化を示す。なお、ゲインＧおよび閾値MonLVLの各数値は任意単位である。横軸は、各期間の時間を単位とする時刻ｔを表す。図１４〜図１７は、シミュレーションにおいてイコライザから出力されるデータ列の信号波形のアイ・パターンを示す図である。
ｔ＝０では、Ｇ＝０、MonLVL＝０、XCNT＝０、ECNT≠０である。XCNT＝０であるので、次の期間ではMonLVLを大きくする。
ｔ＝１では、Ｇ＝０、MonLVL＝１、XCNT≠０、ECNT≠０である。XCNT≠０であるので、次の期間ではＧを大きくする。なお、最初にＧを変化させるときの変化方向は予め決めておく。以降においてECNTが小さくなればＧの変化方向を維持し、逆に、以降においてECNTが大きくなればＧの変化方向を反転する。
ｔ＝２〜６では、MonLVL＝１、XCNT≠０、ECNT≠０である。XCNT≠０であって、ECNTが小さくなっていっているので、Ｇの変化方向を維持して、Ｇを次第に大きくしていく。
ｔ＝７（図１４）では、Ｇ＝１２、MonLVL＝１、XCNT＝０、ECNT＝０である。アイ開口が開き始める。XCNT＝０であるので、次の期間ではMonLVLを大きくする。
ｔ＝８〜１８では、Ｇ＝１２、XCNT＝０、ECNT＝０である。XCNT＝０であるので、MonLVLを次第に大きくしていく。
ｔ＝１９では、Ｇ＝１２、MonLVL＝１３、XCNT≠０、ECNT＝０である。XCNT≠０であるので、次の期間ではＧを大きくする。
ｔ＝２０（図１５）では、Ｇ＝１４、MonLVL＝１３、XCNT＝０、ECNT＝０である。XCNT＝０であるので、次の期間ではMonLVLを大きくする。
ｔ＝２１〜２５では、Ｇ＝１４、XCNT＝０、ECNT＝０である。XCNT＝０であるので、MonLVLを次第に大きくしていく。
ｔ＝２６では、Ｇ＝１４、MonLVL＝１９、XCNT≠０、ECNT＝０である。XCNT≠０であるので、次の期間ではＧを大きくする。
ｔ＝２７（図１６）では、Ｇ＝１６、MonLVL＝１９、XCNT＝０、ECNT＝０である。XCNT＝０であるので、次の期間ではMonLVLを大きくする。
ｔ＝２８〜３２では、Ｇ＝１６、XCNT＝０、ECNT＝０である。XCNT＝０であるので、MonLVLを次第に大きくしていく。
ｔ＝３３では、Ｇ＝１６、MonLVL＝２５、XCNT≠０、ECNT＝０である。XCNT≠０であるので、次の期間ではＧを大きくする。
ｔ＝３４（図１７）では、Ｇ＝１８、MonLVL＝２５、XCNT≠０、ECNT＝０である。XCNTが前回より大きくなり、これまで増加を続けていたアイ開口が減少に転じる。XCNTが前回より大きくなったので、Ｇの変化方向を反転して、次の期間ではＧを小さくする。
ｔ＝３５では、Ｇ＝１６、MonLVL＝２５、XCNT≠０、ECNT＝０である。XCNTが前回より小さくなったので、Ｇ変化方向を維持して、次の期間でもＧを小さくする。
ｔ＝３６では、Ｇ＝１４、MonLVL＝２５、XCNT≠０、ECNT＝０である。XCNTが前回より大きくなったので、Ｇの変化方向を反転して、次の期間ではＧを大きくする。
以降は、時間の経過にともないＧおよびXCNTが増減を繰り返す。Ｇ＝１６のときにXCNTが極小になることから、このＧ＝１６をイコライザのゲインの最適設定値とする。
以上のとおり、本実施形態では、データ列が自己相関を有するか否かに拘わらず、計数値XCNTを小さくすることで、イコライザの周波数特性を良好なものとすることができ、アイ開口ＥＯを最大化することができる。
１…送受信システム、１１…送信機、１２…受信機、１３…伝送路、２１…イコライザ、２２…サンプラ、２３…イコライザ調整装置、３１…比較部、３２…不一致計数部、３３…エラー計数部、３４…ビット計数部、３５…調整部。

Claims (10)

  1. 入力したデータ列の周波数特性を調整して当該調整後のデータ列をサンプラへ出力するイコライザのゲインを調整する装置であって、
    前記イコライザから出力されるデータ列の各ビットについて、該ビットの電圧値と閾値との大小比較の結果に応じた論理値を出力する比較部と、
    前記イコライザから出力されるデータ列の各ビットについて、前記サンプラから該ビットの電圧値と基準値との大小比較の結果に応じて出力される論理値と、前記比較部から出力される論理値と、が互いに異なる事象を、期間毎に計数する不一致計数部と、
    前記不一致計数部による計数値が０であるとき、前記比較部における前記閾値を、前記サンプラにおける前記基準値との差が大きくなる方向に調整し、前記不一致計数部による計数値が０でないとき、前記イコライザのゲインを調整する調整部と、
    を備え、
    期間毎に前記不一致計数部による計数動作および前記調整部による調整動作を行う、
    イコライザ調整装置。
  2. 前記サンプラから出力される論理値列中のエラーを検出した事象を期間毎に計数するエラー計数部を更に備え、
    前記調整部は、前記不一致計数部による計数値および前記エラー計数部による計数値に基づいて前記イコライザのゲインを調整する、
    請求項１に記載のイコライザ調整装置。
  3. 前記比較部における前記閾値は、前記サンプラにおける前記基準値より大きく、
    前記不一致計数部は、前記サンプラに入力される各ビットの電圧値が前記基準値より大きいときに前記サンプラから出力される論理値を入力した場合に選択的に計数動作を行う、
    請求項１または２に記載のイコライザ調整装置。
  4. 前記比較部における前記閾値は、前記サンプラにおける前記基準値より小さく、
    前記不一致計数部は、前記サンプラに入力される各ビットの電圧値が前記基準値より小さいときに前記サンプラから出力される論理値を入力した場合に選択的に計数動作を行う、
    請求項１または２に記載のイコライザ調整装置。
  5. 入力したデータ列の周波数特性を調整して当該調整後のデータ列を出力するイコライザと、
    前記イコライザから出力されるデータ列の各ビットについて該ビットの電圧値と基準値との大小比較の結果に応じた論理値を出力するサンプラと、
    前記イコライザから出力されるデータ列と前記サンプラから出力される論理値列とに基づいて前記イコライザのゲインを調整する請求項１〜４の何れか１項に記載のイコライザ調整装置と、
    を備える受信機。
  6. データ列を出力する送信機と、
    前記送信機から出力されて伝送路を経て到達したデータ列を入力する請求項５に記載の受信機と、
    を備える送受信システム。
  7. 入力したデータ列の周波数特性を調整して当該調整後のデータ列をサンプラへ出力するイコライザのゲインを調整する方法であって、
    前記イコライザから出力されるデータ列の各ビットについて、前記サンプラから該ビットの電圧値と基準値との大小比較の結果に応じて出力される論理値と、比較部から該ビットの電圧値と閾値との大小比較の結果に応じて出力される論理値と、が互いに異なる事象を、不一致計数部により期間毎に計数する計数ステップと、
    前記不一致計数部による計数値が０であるとき、前記比較部における前記閾値を、前記サンプラにおける前記基準値との差が大きくなる方向に調整し、前記不一致計数部による計数値が０でないとき、前記イコライザのゲインを調整する調整ステップと、
    を備え、
    期間毎に前記計数ステップおよび前記調整ステップを行う、
    イコライザ調整方法。
  8. 前記計数ステップにおいて、前記サンプラから出力される論理値列中のエラーを検出した事象をエラー計数部により期間毎に計数し、
    前記調整ステップにおいて、前記不一致計数部による計数値および前記エラー計数部による計数値に基づいて前記イコライザのゲインを調整する、
    請求項７に記載のイコライザ調整方法。
  9. 前記計数ステップにおいて、
    前記比較部における前記閾値が、前記サンプラにおける前記基準値より大きく、
    前記サンプラに入力される各ビットの電圧値が前記基準値より大きいときに前記サンプラから出力される論理値を入力した場合に選択的に前記不一致計数部による計数動作を行う、
    請求項７または８に記載のイコライザ調整方法。
  10. 前記計数ステップにおいて、
    前記比較部における前記閾値が、前記サンプラにおける前記基準値より小さく、
    前記サンプラに入力される各ビットの電圧値が前記基準値より小さいときに前記サンプラから出力される論理値を入力した場合に選択的に前記不一致計数部による計数動作を行う、
    請求項７または８に記載のイコライザ調整方法。
JP2018133538A 2018-07-13 2018-07-13 イコライザ調整装置、イコライザ調整方法、受信機および送受信システム Active JP7033786B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018133538A JP7033786B2 (ja) 2018-07-13 2018-07-13 イコライザ調整装置、イコライザ調整方法、受信機および送受信システム
CN201910618966.4A CN110719242B (zh) 2018-07-13 2019-07-10 均衡器调整装置、均衡器调整方法、接收器及收发系统
KR1020190083355A KR102618671B1 (ko) 2018-07-13 2019-07-10 이퀼라이저 조정 장치, 이퀼라이저 조정 방법, 수신기 및 송수신 시스템
US16/508,412 US10742455B2 (en) 2018-07-13 2019-07-11 Equalizer adjusting device, equalizer adjusting method, receiver, and signal transmitting and receiving system
TW108124635A TWI770402B (zh) 2018-07-13 2019-07-12 等化器調整裝置、等化器調整方法、接收器及收發系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018133538A JP7033786B2 (ja) 2018-07-13 2018-07-13 イコライザ調整装置、イコライザ調整方法、受信機および送受信システム

Publications (2)

Publication Number Publication Date
JP2020014060A true JP2020014060A (ja) 2020-01-23
JP7033786B2 JP7033786B2 (ja) 2022-03-11

Family

ID=69138563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133538A Active JP7033786B2 (ja) 2018-07-13 2018-07-13 イコライザ調整装置、イコライザ調整方法、受信機および送受信システム

Country Status (5)

Country Link
US (1) US10742455B2 (ja)
JP (1) JP7033786B2 (ja)
KR (1) KR102618671B1 (ja)
CN (1) CN110719242B (ja)
TW (1) TWI770402B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411781B2 (en) * 2020-07-24 2022-08-09 Lg Electronics Inc. Signal receiving apparatus and signal processing method thereof
US11206161B1 (en) * 2020-09-16 2021-12-21 Nxp B.V. Adaptive equilizer and gain controller
US11533205B2 (en) 2020-09-21 2022-12-20 Texas Instruments Incorporated Adaptive equalizer for redriver
EP3996095B1 (en) 2020-09-24 2023-05-03 Changxin Memory Technologies, Inc. Equalization circuit
KR20220107005A (ko) 2020-09-24 2022-08-01 창신 메모리 테크놀로지즈 아이엔씨 등화 회로, 데이터 수집 방법 및 메모리
CN112367281B (zh) * 2020-11-09 2022-11-04 吉首大学 一种pam4信号接收端阈值电压自适应调整电路的均衡系统
US20220165318A1 (en) * 2020-11-20 2022-05-26 Texas Instruments Incorporated Automatic serial bus equalization trim

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269429A (ja) * 1986-05-19 1987-11-21 Nippon Telegr & Teleph Corp <Ntt> トランスバ−サルフイルタ制御回路
JPH04284731A (ja) * 1991-03-13 1992-10-09 Nec Corp 復調装置
JP2002150686A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 等化回路及びそれを用いた再生装置
JP2005523635A (ja) * 2002-04-17 2005-08-04 トムソン　ライセンシング　ソシエテ　アノニム 等化器モード・スイッチ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409511A (zh) * 2001-09-30 2003-04-09 深圳市中兴通讯股份有限公司上海第二研究所 自适应短线均衡器
US7639736B2 (en) * 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
KR20080001366A (ko) * 2006-06-29 2008-01-03 주식회사 대우일렉트로닉스 이퀄라이저의 이득 조정 장치
JP4867676B2 (ja) * 2007-01-24 2012-02-01 日本電気株式会社 イコライザ調整回路、イコライザ調整方法、及び電子機器
CN101652932B (zh) * 2007-03-27 2013-03-27 富士通株式会社 均衡器特性最优化方法、传送系统、通信装置及程序
JP2012235322A (ja) * 2011-05-02 2012-11-29 Renesas Electronics Corp イコライザ回路及び半導体装置
US8718127B2 (en) * 2011-08-02 2014-05-06 Analog Devices, Inc. Apparatus and method for digitally-controlled adaptive equalizer
KR20130098041A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 낮은 외부 전원 전압에 적합한 전압 발생부들
US8861583B2 (en) * 2012-12-14 2014-10-14 Altera Corporation Apparatus and methods for equalizer adaptation
WO2017037836A1 (ja) * 2015-08-31 2017-03-09 株式会社日立製作所 信号伝送装置および信号伝送システム
CN107864104B (zh) * 2016-09-21 2020-07-10 联发科技股份有限公司 数字信号的处理方法及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269429A (ja) * 1986-05-19 1987-11-21 Nippon Telegr & Teleph Corp <Ntt> トランスバ−サルフイルタ制御回路
JPH04284731A (ja) * 1991-03-13 1992-10-09 Nec Corp 復調装置
JP2002150686A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 等化回路及びそれを用いた再生装置
JP2005523635A (ja) * 2002-04-17 2005-08-04 トムソン　ライセンシング　ソシエテ　アノニム 等化器モード・スイッチ

Also Published As

Publication number Publication date
TW202011704A (zh) 2020-03-16
CN110719242A (zh) 2020-01-21
TWI770402B (zh) 2022-07-11
CN110719242B (zh) 2024-04-12
US20200021468A1 (en) 2020-01-16
JP7033786B2 (ja) 2022-03-11
KR20200007695A (ko) 2020-01-22
KR102618671B1 (ko) 2023-12-27
US10742455B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
JP2020014060A (ja) イコライザ調整装置、イコライザ調整方法、受信機および送受信システム
US7940839B2 (en) Fully adaptive equalization for high loss communications channels
US9191244B2 (en) Equalizer and semiconductor device
US9917607B1 (en) Baseline wander correction gain adaptation
US7702053B2 (en) State based algorithm to minimize mean squared error
US8102910B2 (en) Re-adaption of equalizer parameter to center a sample point in a baud-rate clock and data recovery receiver
US9036757B1 (en) Post-cursor locking point adjustment for clock data recovery
WO2005086441A1 (en) Bit-edge zero forcing equalizer
US8681910B2 (en) Hybrid equalization system
US20090097538A1 (en) Methods And Apparatus For Adaptive Equalization Using Pattern Detection Methods
Li et al. A blind equalizer for nonstationary discrete-valued signals
WO2009003129A2 (en) Methods and circuits for adaptive equalization and channel characterization using live data
US9118295B2 (en) Systems and methods for adaptive equalization control for high-speed wireline communications
US7545886B2 (en) Method and apparatus for eye-opening based optimization
US9923738B1 (en) Backchannel transmission adaptation
US9819520B1 (en) Method of adaptively controlling the pre-cursor coefficient in a transmit equalizer
US9595990B1 (en) Circuit for and method of enabling the adaptation of an automatic gain control circuit
CN111541633B (zh) 使用间隔间定时误差估计的改进的时钟恢复
CN112187256B (zh) 时钟数据恢复装置及其操作方法
US20170288915A1 (en) Systems and Methods for Mitigating Over-Equalization in a Short Channel
US11381428B2 (en) Device and method for determining optimal equalizer settings for an equalizer for equalizing a pulse amplitude modulation signal
US7224724B2 (en) Reduced alphabet equalizer using iterative equalization
US9998303B1 (en) Method of adaptively controlling a low frequency equalizer
US11824702B2 (en) Receiver for removing intersymbol interference
Akaneme et al. Algorithms for evaluating adaptive equalization in wireless communication systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R150 Certificate of patent or registration of utility model

Ref document number: 7033786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150