CN112367281B

CN112367281B - 一种pam4信号接收端阈值电压自适应调整电路的均衡系统

Info

Publication number: CN112367281B
Application number: CN202011242790.6A
Authority: CN
Inventors: 张银行; 杨喜; 吴浩; 杨辉媛
Original assignee: Jishou University
Current assignee: Jishou University
Priority date: 2020-11-09
Filing date: 2020-11-09
Publication date: 2022-11-04
Anticipated expiration: 2040-11-09
Also published as: CN112367281A

Abstract

本发明涉及的是一种PAM4信号接收端阈值电压自适应调整电路的均衡系统，主要包括：连续时间线性均衡器、第一敏感放大器(F1)、第二敏感放大器(F2)、第三敏感放大器(F3)、第一限幅放大器(XF1)、第二限幅放大器(XF2)、第三限幅放大器(XF3)、第一阈值电压自适应电路(FZ1)、第二阈值电压自适应电路(FZ2)等模块。阈值电压自适应调整电路依据第一限幅放大器(XF1)输出端V_A和第三限幅放大器(XF3)输出端V_C的温度计码逻辑电平的统计分布对阈值电压+V_T和‑V_T进行自适应调整。本发明可有效降低PAM4信号接收机的误码率，提高串行链路通信的信号完整性。

Description

一种PAM4信号接收端阈值电压自适应调整电路的均衡系统

技术领域

本发明涉及一种串行链路通信接收端的电路结构，具体涉及基于PAM4信号的接收端均衡系统中阈值电压的自适应调整电路。

背景技术

随着超大规模数据中心对带宽需求的日益提升，对数据流量的需求急剧增加。国际电信联盟通信标准组(简称ITU-T)、光互连论坛(简称OIF)和电气和电子工程师协会(简称IEEE)三大国际标准组织均从不同角度开展100G以上标准的研究和制定工作。2017年12月6日，以太网联盟正式批准了2006以太网和400G以太网标准。信道的非理想因素，如介质损耗、趋肤效应、串扰、反射、抖动等严重影响背板互联，光网络互联，芯片与芯片间通信等串行链路的信号完整性。为了有效提高传输信号的质量、降低误码率，一方面从电路设计技术、先进工艺等角度对前馈均衡器、连续时间线性均衡器(简称CTLE)、判决反馈均衡器(简称DFE)以及最大似然均衡器(简称MLSE)等各种均衡技术的高速实现方式进行研究。另一方面，对信号的调制方式进行改进，以提高信号的带宽利用率。普遍采用的非归零信号(简称NRZ信号)很难突破56Gb/s的传输速率，因此业界目前倾向于采用多电平脉冲调制四电平脉冲调制信号(简称PAM4信号)。PAM4信号有4种码元，即逻辑电平V₃，V₁，V_-1，V_-3，且相邻两个电平之间的电压差相等。因每个码元包含2比特信息，PAM4信号可以在不增加带宽的情况下，获得双倍于非归零信号的传输速率，但接收端均衡器需3个阈值电压，即+V_T，V_O，-V_T，这导致硬件实现复杂度相对较高。

当信道特性变化时，如背板长度，背板老化等，需要提高均衡器的自适应性能以保持良好的信号完整性。在PAM4信号调制方式下，接收端敏感放大器的阈值电压直接影响其分离出的三个温度计码电平的准确性，影响接收端均衡系统的误码率，因此设计基于PAM4信号接收端均衡器中阈值电压的自适应调整电路具有重要价值。

发明内容

技术问题：通信速率、通信链路长度、通信链路的材料等多种因素均对接收端信号的幅度有重要影响，对于基于PAM4信号的接收端均衡系统而言，迫切需要灵敏放大器的阈值电压能够依据接收信号的幅度进行自适应调整。为了解决上述问题，本发明提供一种PAM4信号接收端阈值电压自适应调整电路的均衡系统，通过实现灵敏放大器阈值电压的自适应电路可以正确分离出PAM4信号的四个电平，有效降低误码率，提高高速率下串行链路通信的信号完整性，且该发明硬件电路简单。

技术方案：本发明的一种PAM4信号接收端阈值电压自适应调整电路的均衡系统，该均衡系统包括：连续时间线性均衡器、第一阈值电压自适应电路、第二阈值电压自适应电路、第一敏感放大器、第二敏感放大器、第三敏感放大器、第一限幅放大器、第二限幅放大器、第三限幅放大器、PAM4信号解码器；第一阈值电压自适应电路的输入端接第一限幅放大器的输出端，第二阈值电压自适应电路的输入端接第三限幅放大器的输出端，连续时间线性均衡器的输出端接第一敏感放大器、第二敏感放大器、第三敏感放大器的输入端，第一敏感放大器的输出端接第一限幅放大器的输入端，第二敏感放大器的输出端接第二限幅放大器的输入端，第三敏感放大器的输出端接第三限幅放大器的输入端，第一限幅放大器、第二限幅放大器和第三限幅放大器的输出端接PAM4信号解码器的输入端。

所述阈值电压自适应调整电路包括：一个连续时间线性均衡器CTLE对因信道的高频损耗而严重失真的信号D_in进行补偿；第一敏感放大器将连续时间线性均衡器的输出信号V_Q与阈值电压+V_T进行比较，输出逻辑高电平1或逻辑低电平0；第二敏感放大器将连续时间线性均衡器的输出信号V_Q与阈值电压V_O进行比较，输出逻辑高电平1或逻辑低电平0；第三敏感放大器将连续时间线性均衡器的输出信号V_Q与阈值电压-V_T进行比较，输出逻辑高电平1或逻辑低电平0。

所述阈值电压自适应调整电路还包括：第一阈值电压自适应电路主要包括第一1∶N分频器，第一M比特计数器，第一数模转换器，其中第一1∶N分频器对第一限幅放大器的输出信号V_A进行N分频，第一M比特计数器对M个比特的数据中逻辑电平的1的个数进行计数，第一数模转换器将M比特的数字量转换为模拟量以实现对第一敏感放大器阈值电压+V_T的自适应调整。

所述阈值电压自适应调整电路还包括：第二阈值电压自适应电路主要包括第二1∶N分频器，第二M比特计数器，第二数模转换器，其中第二1∶N分频器对第三限幅放大器输出的信号V_C进行N分频，第二M比特计数器对M个比特的数据中逻辑电平1的个数进行计数，第二数模转换器将M比特的数字量转换为模拟量以实现对第三敏感放大器阈值电压-V_T的自适应调整。

所述阈值电压自适应调整电路还包括：第一限幅放大器对第一敏感放大器的输出信号V_com.A进行放大、整形；第二限幅放大器对第二敏感放大器的输出信号V_com.B进行放大、整形；第三限幅放大器对第三敏感放大器的输出信号V_com.C进行放大、整形；PAM4信号解码器将第一限幅放大器、第二限幅放大器和第三限幅放大器分别输出的3位温度计码V_A、V_B和V_C解码输出为2路NRZ信号D_MSB和D_LSB。

所述阈值电压自适应调整电路中，当+V_T＜V₁，V_-1＜-V_T时，第一M比特计数器在M个计数周期内，对V_A的逻辑电平1和逻辑电平0进行统计，此时V_A逻辑电平1的概率接近50％，逻辑电平0的概率接近50％；第二M比特计数器在M个计数周期内，对V_C的逻辑电平1和逻辑电平0进行统计，此时V_C出现逻辑电平1的概率接近50％，逻辑电平0的概率接近50％；这将导致PAM4信号解码器解码后D_MSB和D_LSB的误码率较高；此时通过第一阈值电压自适应电路中的第一数模转换器来提高+V_T的值，使得M个计数周期内V_A出现逻辑电平1的概率接近25％，逻辑电平0的概率接近75％；同时第二阈值电压自适应电路中的第二数模转换器来降低-V_T的值，使得V_C出现逻辑电平1的概率接近75％，逻辑电平0的概率接近25％；通过第一阈值电压自适应电路对+V_T的动态调整，第二阈值电压自适应电路对-V_T的动态调整最终使得PAM4信号解码器解码后D_MSB和D_LSB误码率有效降低，达到串行链路通信要求。

所述阈值电压自适应调整电路中，当+V_T＞V₁，V_-1＞-V_T时，第一M比特计数器在M个比特计数周期内，对V_A的逻辑电平1和逻辑电平0进行统计，此时V_A逻辑电平1的概率接近0％，逻辑电平0的概率接近100％；第二M比特计数器在M个比特计数周期内，对V_C的逻辑电平1和逻辑电平0进行统计，此时V_C出现逻辑电平1的概率接近100％，逻辑电平0的概率接近0％；此时通过第一阈值电压自适应电路中的第一数模转换器来降低+V_T的值，使得M个计数周期内V_A出现逻辑电平1的概率接近25％，逻辑电平0的概率接近75％；同时第二阈值电压自适应电路中的第二数模转换器来提高-V_T的值，使得V_C出现逻辑电平1的概率接近75％，逻辑电平0的概率接近25％；通过第一阈值电压自适应电路对+V_T的动态调整，第二阈值电压自适应电路对-V_T的动态调整最终使得PAM4信号解码器解码后D_MSB和D_LSB误码率有效降低，达到串行链路通信要求。

有益效果：与常规PAM4信号接收端均衡系统相比，本发明的阈值电压自适应调整电路具有如下优点：

(1)通过实现PAM4信号接收端均衡系统中灵敏放大器阈值电压的自适应调整可以有效降低误码率，抗背板长度，背板老化、温度、湿度等外界环境的变化，提高高速率下200G以太网，400G以太网，第3代/第4代外设部件互连标准(简称PCIE Gen3/4)，通用串行总线3.0/3.1(简称USB3.0/3.1)，雷电接口(简称Thunderbolt)，串行高级技术附件(简称SATA)等多种串行链路通信的信号完整性。

(2)与数模转换+数字信号处理(简称ADC+DSP)均衡方案相比，本发明引入的阈值电压自适应方案的硬件复杂度较低，功耗较低，实现方式简单。

附图说明

图1为理想PAM4信号的四个电平与三个阈值电压示意图；

图2为常规PAM4信号接收端均衡系统框图；

图3为本发明的PAM4信号接收端阈值电压自适应调整电路的均衡系统；

图4为+V_T＜V₁，-V_T＞-V₁时，PAM4信号的四个电平和阈值电压分布图；

图5为+V_T＞V₃，-V_T＜-V₃时，PAM4信号的四个电平和阈值电压分布图；

图中有：连续时间线性均衡器，第一阈值电压自适应电路FZ1，第一1：N分频器FP1，第一M比特计数器D1，第一数模转换器DA1，第二阈值电压自适应电路FZ2、第二1：N分频器FP2，第二M比特计数器D2，第二数模转换器DA2，第一限幅放大器XF1、第二限幅放大器XF2、第三限幅放大器XF3、第一敏感放大器F1、第二敏感放大器F2、第三敏感放大器F3，PAM4信号解码器。

具体实施方式

下面结合附图对本发明做详细的描述。图1中PAM4信号的四个逻辑电平分别为V_-3，V_-1，V₁，V₃，且V₃-V₁＝V₁-V_-1＝V_-1-V_-3。三个阈值电压分别为-V_T，V₀，+V_T。理想情况下，

图2为常规基于PAM4信号的接收端均衡系统框图，主要包括：一个连续时间线性均衡器对因信道的高频损耗而严重失真的信号D_in进行补偿。第一灵敏放大器F1将连续时间线性均衡器的输出信号V_Q与阈值电压+V_T进行比较，输出逻辑高电平1或逻辑低电平0。第二灵敏放大器F2将连续时间线性均衡器的输出信号V_Q与阈值电压V_O进行比较，输出逻辑高电平1或逻辑低电平0。第三灵敏放大器F3将连续时间线性均衡器的输出信号V_Q与阈值电压-V_T进行比较，输出逻辑高电平1或逻辑低电平0。第一限幅放大器XF1对第一灵敏放大器F1的输出信号V_com.A进行放大、整形。第二限幅放大器XF2对第二灵敏放大器F2的输出信号V_com.B进行放大、整形。第三限幅放大器XF3对第三灵敏放大器F3的输出信号V_com.C进行放大、整形。PAM4信号解码器将第一限幅放大器XF1、第二限幅放大器XF2和第三限幅放大器XF3分别输出的3位温度计码V_A、V_B和V_C解码输出为2路NRZ信号D_MSB和D_LSB。

理想情况下，温度计码V_A，V_B，V_C如表1所示：

表1温度计码V_A，V_B，V_C

V<sub>A</sub>	V<sub>B</sub>	V<sub>C</sub>
			0	0	0
0	0	1
			0	1	1
1	1	1

理想情况下V_A为逻辑电平1的概率达25％，为逻辑电平0的概率达75％。V_B为逻辑电平1的概率达50％，为逻辑电平0的概率达50％。V_C为逻辑电平1的概率达75％，为逻辑电平0的概率达25％。

图3为本发明一种PAM4信号接收端阈值电压自适应调整电路的均衡系统。一个连续时间线性均衡器对因信道的高频损耗而严重失真的信号D_in进行补偿。第一灵敏放大器F1将连续时间线性均衡器的输出信号V_Q与阈值电压+V_T进行比较，输出逻辑高电平1或逻辑低电平0。第二灵敏放大器F2将连续时间线性均衡器的输出信号V_Q与阈值电压V₀进行比较，输出逻辑高电平1或逻辑低电平0。第三灵敏放大器F3将连续时间线性均衡器的输出信号V_Q与阈值电压V_T进行比较，输出逻辑高电平1或逻辑低电平0。第一阈值电压自适应电路FZ1主要包括第一1∶N分频器FP1，第一M比特计数器D1，第一数模转换器DA1，其中第一1∶N分频器FP1对第一限幅放大器XF1的输出信号V_A进行N分频，第一M比特计数器D1对M个比特的数据中逻辑电平1的个数进行计数，第一数模转换器DA1将M比特的数字量转换为模拟量以实现对第一灵敏放大器F1阈值电压+V_T的自适应调整。第二阈值电压自适应电路FZ2主要包括第二1∶N分频器FP2，第二M比特计数器D2，第二数模转换器DA2，其中第二1∶N分频器FP2对限幅放大器XF3输出的信号V_C进行N分频，第二M比特计数器D2对M个比特的数据中逻辑电平1的个数进行计数，第二数模转换器DA2将M比特的数字量转换为模拟量以实现对第三灵敏放大器F3阈值电压-V_T的自适应调整。第一限幅放大器XF1对第一灵敏放大器F1的输出信号V_com.A进行放大、整形。第二限幅放大器XF2对第二灵敏放大器F2的输出信号V_com.B进行放大、整形。第三限幅放大器XF3对第三灵敏放大器F3的输出信号V_com.C进行放大、整形。PAM4信号解码器，将第一限幅放大器XF1、第二限幅放大器XF2和第三限幅放大器XF3分别输出的3位温度计码V_A、V_B和V_C解码输出为2路NRZ信号D_MSB和D_LSB。

在接收端，根据第一灵敏放大器F1的阈值电压+V_T，第二灵敏放大器F2的阈值电压V₀，第三灵敏放大器F3的阈值电压-V_T对连续时间线性均衡器的输出信号V_Q进行分离，判断其属于四个电平中的哪一个。因信号的衰减、变形、抖动等因素的制约，极有可能会造成误判，特别是相邻的两个电平更最容易误判。如果第一灵敏放大器F1的阈值电压+V_T，第二灵敏放大器F2的阈值电压V₀，第三灵敏放大器F3的阈值电压-V_T出现+V_T＜V₁，V_-1＜-V_T，即图4所示情况，此时V_A，V_B，V_C三个电平的分布如表2所示。

表2 V_A，V_B，V_C三个电平分布1

V<sub>A</sub>	V<sub>B</sub>	V<sub>C</sub>
			0	0	0
0	0	0
			1	1	1
1	1	1

第一M比特计数器D1在M个比特计数周期内，对V_A的逻辑电平1和逻辑电平0进行统计，此时V_A逻辑电平1的概率接近50％，逻辑电平0的概率接近50％。第二M比特计数器D2在M个比特计数周期内，对V_C的逻辑电平1和逻辑电平0进行统计，此时V_C出现逻辑电平1的概率接近50％，逻辑电平0的概率接近50％。这将导致PAM4信号解码器解码后D_MSB和D_LSB的误码率较高。

此时通过第一阈值电压自适应电路FZ1中的第一数模转换器DA1来提高+V_T的值，使得M个比特计数周期内V_A出现逻辑电平1的概率接近25％，逻辑电平0的概率接近75％。同时第二阈值电压自适应电路FZ2中的第二数模转换器DA2来降低-V_T的值，使得M个比特计数周期内V_C出现逻辑电平1的概率接近75％，逻辑电平0的概率接近25％。通过第一阈值电压自适应电路FZ1对+V_T的动态调整，第二阈值电压自适应电路FZ2对-V_T的动态调整最终使得PAM4信号解码器解码后D_MSB和D_LSB误码率有效降低，达到串行链路通信要求。

在接收端，根据第一灵敏放大器F1的阈值电压+V_T，第二灵敏放大器F2的阈值电压V₀，第三灵敏放大器F3的阈值电压-V_T对连续时间线性均衡器的输出信号V_Q进行分离，判断其属于四个电平中的哪一个。因信号的衰减、变形、抖动等因素的制约，如果第一灵敏放大器F1、第二灵敏放大器F2和第三灵敏放大器F3的阈值电压设置不合适，极有可能会造成误判，特别是相邻的两个电平更最容易误判。如果三个灵敏放大器的阈值电压出现+V_T＞V₃，V_-3＞-V_T，即图5所示情况，此时V_A，V_B，V_C三个电平的分布表3所示。

表3 V_A，V_B，V_C的三个电平分布2

V<sub>A</sub>	V<sub>B</sub>	V<sub>C</sub>
			0	0	1
0	0	1
			0	1	1
0	1	1

第一M比特计数器D1在M个比特计数周期内，对V_A的逻辑电平1和逻辑电平0进行统计，此时V_A逻辑电平1的概率接近0％，逻辑电平0的概率接近100％。第二M比特计数器D2在M个比特计数周期内，对V_C的逻辑电平1和逻辑电平0进行统计，此时V_C出现逻辑电平1的概率接近100％，逻辑电平0的概率接近0％。这将导致PAM4信号解码器解码后D_MSB和D_LSB的误码率较高。

此时通过第一阈值电压自适应电路FZ1中的第一数模转换器DA1来降低+V_T的值，使得M个比特计数周期内V_A出现逻辑电平1的概率接近25％，逻辑电平0的概率接近75％。同时第二阈值电压自适应电路FZ2中的第二数模转换器DA2来提高-V_T的值，使得M个比特计数周期内V_C出现逻辑电平1的概率接近75％，逻辑电平0的概率接近25％。通过第一阈值电压自适应电路FZ1对+V_T的动态调整，第二阈值电压自适应电路FZ2对-V_T的动态调整最终使得PAM4信号解码器解码后D_MSB和D_LSB误码率有效降低，达到串行链路通信要求。

Claims

1.一种PAM4信号接收端阈值电压自适应调整电路的均衡系统，其特征在于，该均衡系统包括：连续时间线性均衡器、第一阈值电压自适应电路（FZ1）、第二阈值电压自适应电路（FZ2）、第一敏感放大器（F1）、第二敏感放大器（F2）、第三敏感放大器（F3）、第一限幅放大器（XF1）、第二限幅放大器（XF2）、第三限幅放大器（XF3）、PAM4信号解码器；第一阈值电压自适应电路（FZ1）的输入端接第一限幅放大器（XF1）的输出端，第二阈值电压自适应电路（FZ2）的输入端接第三限幅放大器（XF3）的输出端，连续时间线性均衡器的输出端接第一敏感放大器（F1）、第二敏感放大器（F2）、第三敏感放大器（F3）的输入端，第一敏感放大器（F1）的输出端接第一限幅放大器（XF1）的输入端，第二敏感放大器（F2）的输出端接第二限幅放大器（XF2）的输入端，第三敏感放大器（F3）的输出端接第三限幅放大器（XF3）的输入端，第一限幅放大器（XF1）、第二限幅放大器（XF2）和第三限幅放大器（XF3）的输出端接PAM4信号解码器的输入端；

所述阈值电压自适应调整电路包括：一个连续时间线性均衡器CTLE对因信道的高频损耗而严重失真的信号D_in进行补偿；第一敏感放大器（F1）将连续时间线性均衡器的输出信号V_Q与阈值电压+V_T进行比较，输出逻辑高电平1或逻辑低电平0；第二敏感放大器（F2）将连续时间线性均衡器的输出信号V_Q与阈值电压V₀进行比较，输出逻辑高电平1或逻辑低电平0；第三敏感放大器（F3）将连续时间线性均衡器的输出信号V_Q与阈值电压-V_T进行比较，输出逻辑高电平1或逻辑低电平0；

第一阈值电压自适应电路（FZ1）主要包括第一1:N分频器（FP1），第一M比特计数器（D1），第一数模转换器（DA1），其中第一1:N分频器（FP1）对第一限幅放大器（XF1）的输出信号V_A进行N分频，第一M比特计数器（D1）对M个比特的数据中逻辑电平的1的个数进行计数，第一数模转换器（DA1）将M比特的数字量转换为模拟量以实现对第一敏感放大器（F1）阈值电压+V_T的自适应调整；

第二阈值电压自适应电路（FZ2）主要包括第二1:N分频器（FP2），第二M比特计数器（D2），第二数模转换器（DA2），其中第二1:N分频器（FP2）对第三限幅放大器（XF3）输出的信号V_C进行N分频，第二M比特计数器（D2）对M个比特的数据中逻辑电平1的个数进行计数，第二数模转换器（DA2）将M比特的数字量转换为模拟量以实现对第三敏感放大器（F3）阈值电压-V_T的自适应调整。

2.根据权利要求1所述的一种PAM4信号接收端阈值电压自适应调整电路的均衡系统，其特征在于，所述阈值电压自适应调整电路还包括：第一限幅放大器（XF1）对第一敏感放大器（F1）的输出信号V_com.A进行放大、整形；第二限幅放大器（XF2）对第二敏感放大器（F2）的输出信号V_com.B进行放大、整形；第三限幅放大器（XF3）对第三敏感放大器（F3）的输出信号V_com.C进行放大、整形；PAM4信号解码器将第一限幅放大器（XF1）、第二限幅放大器（XF2）和第三限幅放大器（XF3）分别输出的3位温度计码V_A、V_B和V_C解码输出为2路NRZ信号D_MSB和D_LSB。

3.根据权利要求1所述一种PAM4信号接收端阈值电压自适应调整电路的均衡系统，其特征在于：所述阈值电压自适应调整电路中，当+V_T < V₁，V_-1 < -V_T时，第一M比特计数器（D1）在M个计数周期内，对V_A的逻辑电平1和逻辑电平0进行统计，此时V_A逻辑电平1的概率接近50%，逻辑电平0的概率接近50%；第二M比特计数器（D2）在M个计数周期内，对V_C的逻辑电平1和逻辑电平0进行统计，此时V_C出现逻辑电平1的概率接近50%，逻辑电平0的概率接近50%；这将导致PAM4信号解码器解码后D_MSB和D_LSB的误码率较高；此时通过第一阈值电压自适应电路（FZ1）中的第一数模转换器（DA1）来提高+V_T的值，使得M个计数周期内V_A出现逻辑电平1的概率接近25%，逻辑电平0的概率接近75%；同时第二阈值电压自适应电路（FZ2）中的第二数模转换器（DA2）来降低-V_T的值，使得V_C出现逻辑电平1的概率接近75%，逻辑电平0的概率接近25%。

4.根据权利要求1所述一种PAM4信号接收端阈值电压自适应调整电路的均衡系统，其特征在于：所述阈值电压自适应调整电路中，当+V_T > V₁，V_-1 > -V_T时，第一M比特计数器（D1）在M个比特计数周期内，对V_A的逻辑电平1和逻辑电平0进行统计，此时V_A逻辑电平1的概率接近0%，逻辑电平0的概率接近100%；第二M比特计数器（D2）在M个比特计数周期内，对V_C的逻辑电平1和逻辑电平0进行统计，此时V_C出现逻辑电平1的概率接近100%，逻辑电平0的概率接近0%；此时通过第一阈值电压自适应电路（FZ1）中的第一数模转换器（DA1）来降低+V_T的值，使得M个计数周期内V_A出现逻辑电平1的概率接近25%，逻辑电平0的概率接近75%；同时第二阈值电压自适应电路（FZ2）中的第二数模转换器（DA2）来提高-V_T的值，使得V_C出现逻辑电平1的概率接近75%，逻辑电平0的概率接近25%。