CN115499024B - 一种pam4信号接收机及其自适应均衡控制方法 - Google Patents

一种pam4信号接收机及其自适应均衡控制方法 Download PDF

Info

Publication number
CN115499024B
CN115499024B CN202211124241.8A CN202211124241A CN115499024B CN 115499024 B CN115499024 B CN 115499024B CN 202211124241 A CN202211124241 A CN 202211124241A CN 115499024 B CN115499024 B CN 115499024B
Authority
CN
China
Prior art keywords
decoder
ctle
signal
equalizer
adaptation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211124241.8A
Other languages
English (en)
Other versions
CN115499024A (zh
Inventor
俞捷
张翀云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hong Kong Collaborative Innovation Institute Of Hong Kong University Of Science And Technology Futian Shenzhen
Hong Kong University of Science and Technology HKUST
Original Assignee
Shenzhen Hong Kong Collaborative Innovation Institute Of Hong Kong University Of Science And Technology Futian Shenzhen
Hong Kong University of Science and Technology HKUST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hong Kong Collaborative Innovation Institute Of Hong Kong University Of Science And Technology Futian Shenzhen, Hong Kong University of Science and Technology HKUST filed Critical Shenzhen Hong Kong Collaborative Innovation Institute Of Hong Kong University Of Science And Technology Futian Shenzhen
Priority to CN202211124241.8A priority Critical patent/CN115499024B/zh
Publication of CN115499024A publication Critical patent/CN115499024A/zh
Application granted granted Critical
Publication of CN115499024B publication Critical patent/CN115499024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种PAM4信号接收机及其自适应均衡控制方法，属于通信技术领域，解决现有PAM4接收机可能由于严重的信道损耗而无法获得准确的PAM4信号PV值的技术问题，在本发明中第一连续时间线性均衡器、第二连续时间线性均衡器级联构成模拟均衡器，第一数模转换器、第二数模转换器、第一比较器构成峰值探测器，第一保持器、第二保持器、第三保持器、第四保持器、第一加法器、第二加法器、第三加法器、第四加法器构成抽头前馈均衡器，模拟均衡器通过抽头前馈均衡器连接第一解码器、第二解码器、第三解码器、第四解码器，均衡器适应逻辑模块控制模拟均衡器、峰值探测器工作。

Description

一种PAM4信号接收机及其自适应均衡控制方法
技术领域
本发明涉及通信技术领域，更具体地说，它涉及一种PAM4信号接收机及其自适应均衡控制方法。
背景技术
串行链路的速度在过去十多年中急剧增长，而更为严苛的带宽限制也为其中均衡器的设计带来了更多挑战。在这种情形下，PAM4信号由于其双倍的带宽利用率而获得了愈来愈多的关注，参阅参考文献[1,2]。在PAM4接收机中，连续时间线性均衡器(CTLE)仍然可以被使用，但为了实现更为精确的均衡，对于均衡适应控制算法的需求更为紧迫。不少处理NRZ信号的适应机制已经被报道过，参阅参考文献[3-6]。参考文献[3]中基于频谱均衡性的方法受限于稳健性、速率扩展性以及信号范式要求，因而难以被广泛应用。另外一种适应控制算法基于以下理论，即：由于信号峰值(PV)被最长的连续相同数据(CID)所决定，因此PV值在欠均衡时不会被有损信号衰减，而当过均衡发生时PV值会增加，参阅参考文献[4-6]。这种均衡算法通常分为两步：1)欠均衡下的峰值监测；2)采用1)中所得PV值对均衡进行优化。对于由两个PRBS7数据流所组合而成的PAM4信号，CID的最大长度小于或等于4的概率为91.4％，而对于PRBS7，CID的最大长度则为7。因此，该算法中步骤1)可能由于严重的信道损耗而无法获得准确的PAM4信号PV值。
参考文献：
[1]O.Elhadidy,et al.,“A 32Gb/s 0.55mW/Gbps PAM4 1-FIR 2IIR tap DFEreceiver in 65-nm CMOS,”IEEE Symp.VLSI CircuitsDig.Tech.Papers,Jun.2015,pp.224–225.
[2]P.J.Peng,et al.,“A 56Gb/s PAM-4/NRZ transceiver in 40nm CMOS,”IEEEInt.Solid-State Circuit Conf.Dig.Tech.Papers,Feb.2017,pp.110–111.
[3]Jri Lee,“A 20-Gb/s adaptive equalizer in 0.13-μm CMOS technology,”IEEE J.Solid-State Circuits,vol.41,pp.2058–2066,Sep.2006.
[4]H.Uchiki,et al.,“A 6Gb/s Rx equalizer adapted using directmeasurement of the equalizer output amplitude,”IEEE Int.Solid-State CircuitConf.Dig.Tech.Papers,Feb.2008,pp.104–105.
[5]Y.M.Ying,et al.,“A 20Gb/s digitally adaptive equalizer/DFE withblindly sampling,”IEEE Int.Solid-State Circuit Conf.Dig.Tech.Papers,Feb.2011,pp.444–445.
[6]K.Yu,et al.,“A 25Gb/s hybrid-integrated silicon photonic source-synchronous receiver with microring wavelengthstabilization,”IEEE J.Solid-State Circuits,vol.51,pp.2129–2140,Sep.2016.
发明内容
本发明要解决的技术问题是针对现有技术的上述不足，本发明的目的一是提供一种可以获取PAM4接收信号峰值的准确值的PAM4信号接收机。
本发明的目的二是提供一种可以获取PAM4接收信号峰值的准确值的PAM4信号接收机的自适应均衡控制方法。
为了实现上述目的一，本发明提供一种PAM4信号接收机，包括第一连续时间线性均衡器、第二连续时间线性均衡器、第一数模转换器、第二数模转换器、第一比较器、均衡器适应逻辑模块、第一解码器、第二解码器、第三解码器、第四解码器、第一保持器、第二保持器、第三保持器、第四保持器；第一连续时间线性均衡器、第二连续时间线性均衡器采用级联方式连接，第一连续时间线性均衡器的输入端接收PAM4信号，第二连续时间线性均衡器的输出端分别连接第一保持器、第二保持器、第三保持器、第四保持器的输入端，第一保持器的输出端通过第一加法器连接第一解码器的输入端，第二保持器的输出端通过第二加法器连接第二解码器的输入端，第三保持器的输出端通过第三加法器连接第三解码器的输入端，第四保持器的输出端通过第四加法器连接第四解码器的输入端，第一保持器的输出端连接第二加法器，第二保持器的输出端连接第三加法器，第三保持器的输出端连接第四加法器，第四保持器的输出端连接第一加法器，第一加法器的输出端连接第一比较器的同相输入端，第一数模转换器的输出端连接第一比较器的反相输入端，第一比较器输出端连接均衡器适应逻辑模块的PK输入端，第二数模转换器的输出端分别连接第一解码器、第二解码器、第三解码器、第四解码器的输入端，均衡器适应逻辑模块的DEQ输出端连接第二连续时间线性均衡器的控制端，均衡器适应逻辑模块的DPK输出端连接第一数模转换器的输入端，均衡器适应逻辑模块的DREF输出端连接第二数模转换器的输入端，第一解码器、第二解码器、第三解码器、第四解码器的输出端分别输出结果。
作为进一步地改进，所述第一连续时间线性均衡器的输入端通过前馈通路连接所述第一连续时间线性均衡器的控制端。
进一步地，所述第一数模转换器、第二数模转换器均为6比特数模转换器。
进一步地，所述第一解码器、第二解码器、第三解码器、第四解码器的结构相同，所述第一解码器包括温度计码器、三个第二比较器，三个第二比较器采用并联方式连接，三个第二比较器的输入端为解码器的输入端，三个第二比较器的输出端连接温度计码器的输入端，温度计码器的输出端为解码器的输出端。
进一步地，所述均衡器适应逻辑模块包括一个累加器和一个自适应模块，累加器用来控制第一数模转换器产生信号参考值，自适应模块用来计算信号的分布概率并产生第二连续时间线性均衡器的调节信号。
为了实现上述目的二，本发明提供一种PAM4信号接收机的自适应均衡控制方法，第一连续时间线性均衡器接收PAM4信号；分别向第一保持器、第一解码器、第一比较器输入第一控制信号，分别向第二保持器、第二解码器输入第二控制信号，分别向第三保持器、第三解码器输入第三控制信号，分别向第四保持器、第四解码器输入第四控制信号，向均衡器适应逻辑模块输入第五控制信号，均衡器适应逻辑模块产生数字控制信号分别控制第二连续时间线性均衡器、第一数模转换器、第二数模转换器工作；
均衡器适应逻辑模块的工作流程为：
步骤1.基于时域的概率统计方法首先检测并获得PAM4信号峰值的近似值；
步骤2.基于PAM4信号峰值的近似值，进一步通过时域下PAM4信号中多个连续最高电平在峰值附近的分布情况来获得PAM4信号峰值的准确值，并通过监测PAM4信号中最高电平在峰值附近的分布来调节第二连续时间线性均衡器的均衡幅度。
作为进一步地改进，在步骤1中，当1024个循环中PK＝1出现的次数小于8次时，PV的近似值得以确定。
进一步地，在步骤2中，时域下仅当至少3个连续最高电平CID3＝1出现时，峰值检测器工作，CID3是输入为TD0[2]、TD3[2]和TD2[2]的与门的输出；一旦CID3＝1，若PK＝1则VPK增加，若PK＝0则VPK减小；对于垂直方向下的最优眼图，时域下最高电平应在VPK两侧均匀分布，此时PK＝1的概率为1/8，在1024个循环中，当PK＝1出现的次数小于128次时，均衡器的峰值增大，而当出现的次数小于128次时，其峰值减小；当处于欠均衡时VPK会被减弱，而均衡器峰值的增加则会使VPK增大。
进一步地，当CTLE的控制字DEQ增加时，其均衡强度随之增大，CTLE的输出y[n]经过比较器由二进制码转换为温度计码T2D，其中T2D[n]＝1表示一个PAM4信号的最高电平输入，紧随的两个延时单元用来存储经过相邻的信号T2D[n-1]和T2D[n-2]，并通过一个三端口输入的与门来鉴别T2D[n]、T2D[n-1]和T2D[n-2]是否为三个连续的最高电平。
进一步地，PAM4信号接收DFE自适应均衡控制算法如下：
令PAM4信号作为输入信号x[n]，输入信号x[n]经过均衡后去除码间串扰得到y[n]，而y[n]则进一步被比较器数字化采样转换为温度计码T0D[n]、T1D[n]及T2D[n]，并经过延时后输入到数字自适应逻辑模块；DFE均衡器的抽头系数通过LMS算法由下列公式给出：
ε[n]＝y[n]-vref (1)
ak[n+1]＝ak[n]+με[n]y[n-k] (2)
其中μ为ak的迭代步长,ε[n]为均衡后的信号y[n]与vref的误差值，并用来迭代均衡器抽头系数ak，vref为最优均衡后y[n]的幅值大小，可表示为所有y[n]正值的平均值，vref产生模块包括一个比较器，一个累加器和一个DAC，仅当正的y[n](T2D[n]>0)与产生的vref进行比较，并由比较器的输出ERR[n]累加产生DREF[n]，将式(2)数字化后可得：
Ak[n+1]＝Ak[n]+U*sign(ε[n])*sign(y[n-k]) (3)
＝Ak[n]+U*sign(ERR[n])*sign(T1D[n-k]) (4)
其中U为数字化步长，由于vref为大于零的正值，因而仅当T2D[n]>0时Ak[n]更新迭代。
有益效果
本发明与现有技术相比，具有的优点为：
1.不同于以往针对NRZ信号的自适应均衡控制算法，本发明在兼容NRZ信号的同时，适用于对具有4个信号电平幅度和16个电平转换的PAM4信号进行信号峰值检测和均衡，对信号范式的要求更为宽松，具有更好的速率拓展性；
2.在本发明中，通过对时域下的接收信号电平值出现的概率和信号模式进行检测获得接收信号的峰值，因此即使信道具有严重的损耗，接收信号的峰值依然能够被准确检测，并且该算法针对不同损耗的信道具有适应机制，从而调节均衡器产生不同幅度的均衡，具有更好的稳健性和更高的灵活性；
3.在本发明中，针对PAM4信号的复杂性，信号眼图垂直方向的最佳高度通过监测最高电平在峰值附近的分布概率来实现，从而确保均衡最优态的确定不受信道损耗值干扰，提高了稳健性和拓展性。
附图说明
图1为本发明中接收机的结构示意图；
图2为带有噪声的PAM4眼图；
图3为本发明中控制方法的流程图；
图4为PAM4信号接收CTLE自适应均衡控制算法行为级模型原理图；
图5为NRZ信号接收DFE自适应均衡控制算法行为级模型原理图；
图6为PAM4信号接收DFE自适应均衡控制算法行为级模型原理图；
图7为不同信道损耗测量结果图；
图8为自适应均衡结果图；
图9为信道4的自适应均衡过程图；
图10为56-Gb/s PAM4信号经过CTLE自适应均衡前输出的眼图；
图11为56-Gb/s PAM4信号经过CTLE自适应均衡后输出的眼图；
图12为56-Gb/s PAM4信号经过DFE自适应均衡前输出的眼图；
图13为56-Gb/s PAM4信号经过DFE自适应均衡后输出的眼图。
具体实施方式
下面结合附图中的具体实施例对本发明做进一步的说明。
参阅图1，一种PAM4信号接收机，PAM4接收机采用28nmCMOS工艺设计，包括第一连续时间线性均衡器CTLE0、第二连续时间线性均衡器CTLE1、第一数模转换器DAC0、第二数模转换器DAC1、第一比较器COMP、均衡器适应逻辑模块CTLE Adaptation、第一解码器Decoder0、第二解码器Decoder1、第三解码器Decoder2、第四解码器Decoder3、第一保持器S/H0、第二保持器S/H1、第三保持器S/H2、第四保持器S/H3。
第一连续时间线性均衡器CTLE0、第二连续时间线性均衡器CTLE1采用级联方式连接构成模拟均衡器Analog Equalizer。
第一连续时间线性均衡器CTLE0的输入端接收PAM4信号，第二连续时间线性均衡器CTLE1的输出端分别连接第一保持器S/H0、第二保持器S/H1、第三保持器S/H2、第四保持器S/H3的输入端。第一保持器S/H0的输出端通过第一加法器ADD0连接第一解码器Decoder0的输入端，第二保持器S/H1的输出端通过第二加法器ADD1连接第二解码器Decoder1的输入端，第三保持器S/H2的输出端通过第三加法器ADD2连接第三解码器Decoder2的输入端，第四保持器S/H3的输出端通过第四加法器ADD3连接第四解码器Decoder3的输入端。第一保持器S/H0的输出端连接第二加法器ADD1，第二保持器S/H1的输出端连接第三加法器ADD2，第三保持器S/H2的输出端连接第四加法器ADD3，第四保持器S/H3的输出端连接第一加法器ADD0，第一保持器S/H0、第二保持器S/H1、第三保持器S/H2、第四保持器S/H3、第一加法器ADD0、第二加法器ADD1、第三加法器ADD2、第四加法器ADD3构成抽头前馈均衡器FFE，用于补偿PAM4输入信号的码间干扰ISI。
第一加法器ADD0的输出端连接第一比较器COMP的同相输入端，第一数模转换器DAC0的输出端连接第一比较器COMP的反相输入端，第一比较器COMP输出端连接均衡器适应逻辑模块CTLE Adaptation的PK输入端，第二数模转换器DAC1的输出端分别连接第一解码器Decoder0、第二解码器Decoder1、第三解码器Decoder2、第四解码器Decoder3的输入端，均衡器适应逻辑模块CTLE Adaptation的DEQ输出端连接第二连续时间线性均衡器CTLE1的控制端，均衡器适应逻辑模块CTLE Adaptation的DPK输出端连接第一数模转换器DAC0的输入端，均衡器适应逻辑模块CTLE Adaptation的DREF输出端连接第二数模转换器DAC1的输入端，第一数模转换器DAC0、第二数模转换器DAC1、第一比较器COMP构成峰值探测器PeakDetactor。第一解码器Decoder0、第二解码器Decoder1、第三解码器Decoder2、第四解码器Decoder3的输出端分别输出结果。
第一连续时间线性均衡器CTLE0的输入端通过前馈通路FFP(feed forward path，用于增加高频均衡能力)连接第一连续时间线性均衡器CTLE0的控制端。第一数模转换器DAC0、第二数模转换器DAC1均为6比特数模转换器。第一解码器Decoder0、第二解码器Decoder1、第三解码器Decoder2、第四解码器Decoder3的结构相同，第一解码器Decoder0包括温度计码器Thermal to Binary、三个第二比较器，三个第二比较器采用并联方式连接，三个第二比较器的输入端为解码器的输入端，三个第二比较器的输出端连接温度计码器Thermal to Binary的输入端，温度计码器Thermal to Binary的输出端为解码器的输出端。
均衡器适应逻辑模块CTLE Adaptation包括一个累加器accumulator和一个自适应模块adaptation，累加器accumulator用来控制第一数模转换器DAC0产生信号参考值VPK，自适应模块adaptation用来计算信号的分布概率并产生第二连续时间线性均衡器CTLE1的调节信号DEQ。
参阅图1，一种PAM4信号接收机的自适应均衡控制方法，第一连续时间线性均衡器CTLE0接收PAM4信号，第二连续时间线性均衡器CTLE1输出信号给第一保持器S/H0、第二保持器S/H1、第三保持器S/H2、第四保持器S/H3；
分别向第一保持器S/H0、第一解码器Decoder0、第一比较器COMP输入第一控制信号CKD0，第一保持器S/H0输出信号SD0，信号SD0与信号SD3通过第一加法器ADD0得到信号VSM0，信号VSM0输入第一比较器COMP的同相输入端，信号VSM0和第二数模转换器DAC1的输出信号VREF通过第一解码器Decoder0得到信号MSB0、信号LSB0；
分别向第二保持器S/H1、第二解码器Decoder1输入第二控制信号CKD1，第二保持器S/H1输出信号SD1，信号SD1与信号SD0通过第一加法器ADD1得到信号VSM1，信号VSM1和信号VREF通过第二解码器Decoder1得到信号MSB1、信号LSB1；
分别向第三保持器S/H2、第三解码器Decoder2输入第三控制信号CKD2，第三保持器S/H2输出信号SD2，信号SD2与信号SD1通过第三加法器ADD2得到信号VSM2，信号VSM2和信号VREF通过第三解码器Decoder2得到信号MSB2、信号LSB2；
分别向第四保持器S/H3、第四解码器Decoder3输入第四控制信号CKD3，第四保持器S/H3输出信号SD3，信号SD3与信号SD2通过第四加法器ADD3得到信号VSM3，信号VSM3和信号VREF通过第四解码器Decoder3得到信号MSB3、信号LSB3；
向均衡器适应逻辑模块CTLE Adaptation输入第五控制信号CKD4，均衡器适应逻辑模块CTLE Adaptation产生数字控制信号分别控制第二连续时间线性均衡器CTLE1、第一数模转换器DAC0、第二数模转换器DAC1工作，具体为，通过信号DEQ控制第二连续时间线性均衡器CTLE1工作，通过信号DPK控制第一数模转换器DAC0工作生产VPK，VPK表示PAM4信号的PV值，通过信号DREF控制第二数模转换器DAC1工作生成VREF，VREF等于VPK的2/3，用于解码PAM4信号，PK为第一比较器COMP的输出，即峰值检测器的输出，TDn[2]是PAM4信号和VREF在解码器中的比较结果；CKD0～CKD4为时钟信号，其中CKD0～CKD3为依次延后一个单位信号间隔(unit interval,UI)的采样时钟信号，频率为输入信号伯德率的四分之一；CKD4为CKD0～CKD3进一步分频后的时钟信号，用于解码和降速输出信号；
图2是一个PAM4信号的眼图，其中灰色部分表示噪声，VPK是由信号低频部分(即多个连续相同比特)所确定的PV值，而VREF等于VPK值的2/3。所接收到的PAM4信号眼图在垂直方向达到最优状态的条件定义为：最高电平L3分布在VPK两侧的概率相同，即P(L3>VPK)＝1/2,或P(L>VPK)＝1/8；
参阅图3，均衡器适应逻辑模块CTLE Adaptation的工作流程为：
步骤1.基于时域的概率统计方法首先检测并获得PAM4信号峰值的近似值，即第一步是获得PV的近似值(环路1)；
步骤2.基于PAM4信号峰值的近似值，进一步通过时域下PAM4信号中多个连续最高电平在峰值附近的分布情况来获得PAM4信号峰值的准确值，并通过监测PAM4信号中最高电平在峰值附近的分布来调节第二连续时间线性均衡器CTLE1的均衡幅度，即在第二步中得到准确的PV值(环路2)并实现最优均衡(环路3)。
对于时域下的随机或由两路伪随机码(PRBS)数据流组合成的PAM4信号，每一个信号电平出现的概率都是1/4。因此3个和4个连续最高电平出现的概率分别为(1/4)3和(1/4)4。考虑到均衡适应时间和均衡准确性之间的权衡，在步骤1中，当1024个循环中PK＝1出现的次数小于8次时，PV的近似值得以确定。即，在步骤1开始时，DPK置零，因此在步骤1开始时输出PK＝1，随后DPK逐渐增大，并且每当1024个循环中PK＝1出现次数大于8时Timer置零，重新开始循环，直到在1024个循环中PK＝1出现的次数小于8次时，取PV的值。
在步骤2中，时域下仅当至少3个连续最高电平CID3＝1出现时，峰值检测器工作，峰值检测器由第一数模转换器DAC0、第一比较器COMP、均衡器适应逻辑模块构成，第二数模转换器DAC1为第一～第四解码器提供参考电平，CID3是输入为TD0[2]、TD3[2]和TD2[2]的与门的输出，TD0[2]、TD3[2]和TD2[2]是分别表示Decoder0、Decoder3、Decoder2中的三个第二比较器的输出值，其中TDn[2]中的[2]表示三个第二比较器中的第一个，即最上方的比较器输出值；一旦CID3＝1，若PK＝1则VPK增加，若PK＝0则VPK减小；对于垂直方向下的最优眼图，时域下最高电平应在VPK两侧均匀分布，此时PK＝1的概率为1/8，在1024个循环中，当PK＝1出现的次数小于128次时，均衡器的峰值增大，均衡器是由第一连续时间线性均衡器CTLE0、第二连续时间线性均衡器CTLE1采用级联方式连接构成的，第二连续时间线性均衡器CTLE1由反馈信号进行调节，而当出现的次数小于128次时，其峰值减小；当处于欠均衡时VPK会被减弱，而均衡器峰值的增加则会使VPK增大。尽管环路2和环路3同时工作，环路2的带宽远大于环路3以确保整个系统工作的稳定性。
即在步骤2的两个环路中，环路2进一步确定PV的准确值，环路3则对均衡进行自适应优化。在环路2中，时域下仅当至少3个连续最高电平CID3＝1出现时，峰值检测器工作，CID3是输入为TD0[2]、TD3[2]和TD2[2]的与门的输出，一旦CID3＝1，若PK＝1则PV仍小于实际峰值，VPK增加，反之若PK＝0则PV大于实际峰值，VPK减小，由此调节并输出更为准确的第一比较器信号参考值VPK。在环路3中，当均衡达到最优时，时域下信号的PV应在VPK两侧均匀分布，此时PK＝1的概率为1/8，因此选取1024个循环，当PK＝1出现的次数小于128次时，说明信号处于欠均衡，应增大DEQ以增加CTLE1的均衡峰值；反之若在1024个循环中PK＝1的次数大于128，则说明信号峰值偏大，应减小DEQ以降低CTLE1的均衡峰值。
图4所示为本发明所提出的PAM4信号接收CTLE自适应均衡控制算法行为级模型原理图，当CTLE的控制字DEQ增加时(附图4中的DEQ[n]，以及附图4中的所有[n]，表示当前的数据时刻，以此为参考，[n-1]表示当前信号前一个数据时刻，[n-2]表示当前数据前两个数据时刻)，其均衡强度随之增大，CTLE的输出y[n]经过比较器由二进制码转换为温度计码T2D，其中T2D[n]＝1表示一个PAM4信号的最高电平输入，紧随的两个延时单元用来存储经过相邻的信号T2D[n-1]和T2D[n-2]，并通过一个三端口输入的与门来鉴别T2D[n]、T2D[n-1]和T2D[n-2]是否为三个连续的最高电平。图4为图1的简化等效原理图，由于附图1中有CKD0～CKD3四路信号和解码器，因此图4选取了图1中四个解码器中的一个进行说明，并用延时符号Z替代了附图1中各路的TDn。
图5所示为NRZ信号接收DFE自适应均衡控制算法行为级模型原理图。图6所示为本发明所提出的PAM4信号接收DFE自适应均衡控制算法行为级模型原理图，输入信号x[n]经过均衡后去除码间串扰得到y[n]，而y[n]则进一步被比较器数字化采样转换为温度计码T0D[n]、T1D[n]及T2D[n]，并经过延时后输入到数字自适应逻辑模块。DFE均衡器的抽头系数通过LMS算法由下列公式给出：
ε[n]＝y[n]-vref (1)
ak[n+1]＝ak[n]+με[n]y[n-k] (2)
其中μ为ak的迭代步长,ε[n]为均衡后的信号y[n]与vref的误差值，并用来迭代均衡器抽头系数ak，vref为最优均衡后y[n]的幅值大小，可表示为所有y[n]正值的平均值，vref产生模块包括一个比较器，一个累加器和一个DAC，仅当正的y[n](T2D[n]>0)与产生的vref进行比较，并由比较器的输出ERR[n]累加产生DREF[n]，将式(2)数字化后可得：
Ak[n+1]＝Ak[n]+U*sign(ε[n])*sign(y[n-k]) (3)
＝Ak[n]+U*sign(ERR[n])*sign(T1D[n-k]) (4)
其中U为数字化步长，由于vref为大于零的正值，因而仅当T2D[n]>0时Ak[n]更新迭代。
图7展示了4个不同信道的损耗随频率的测量结果，并将其作为仿真中通信信道的损耗以验证自适应均衡控制算法的功能。图8展示了CTLE的均衡幅度调节参数DEQ对于不同信道的收敛结果，可以看到DEQ的值追踪了不同信道的损耗。以信道4为例，该信道在14GHz下具有11.8-dB的损耗，其相应的自适应过程呈现在图9中，其中均衡适应控制算法中的步骤1用了4μs时间来获得PV近似值，而在步骤2中CTLE的均衡幅度持续增加直到达到最优态，VPK的值也有所增加。从图10中可以看到，时域下56-Gb/s的PAM4信号在经CTLE自适应均衡前，其输入接收机的PAM4眼图已完全关闭，而在图11中，在经过CTLE自适应均衡后，输出的眼图已显著张开并可用于解码。与之相似，从图12中可以看到，时域下56-Gb/s的PAM4信号在经DFE自适应均衡前，其输入接收机的PAM4眼图已完全关闭，而在图13中，在经过DFE自适应均衡后，输出的眼图已显著张开。
本发明可应用于串行链路通信的PAM4接收机中，通过自适应的均衡控制算法对不同损耗信道下接收到的PAM4信号进行均衡恢复，为串行链路通信中复杂多样的信道特征和愈发严苛的带宽限制提供精确均衡的适应机制。除此之外，本发明同样适用于可见光通信和光纤通信中：光信号在经过光电二极管接收并转换为电信号后，由于光通信信道和接收电路带来的损耗和带宽限制可以通过本发明的自适应均衡控制算法进行均衡和恢复。
以上仅是本发明的优选实施方式，应当指出对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些都不会影响本发明实施的效果和专利的实用性。

Claims (10)

1.一种PAM4信号接收机，其特征在于，包括第一连续时间线性均衡器（CTLE0）、第二连续时间线性均衡器（CTLE1）、第一数模转换器（DAC0）、第二数模转换器（DAC1）、第一比较器（COMP）、均衡器适应逻辑模块（CTLE Adaptation）、第一解码器（Decoder0）、第二解码器（Decoder1）、第三解码器（Decoder2）、第四解码器（Decoder3）、第一保持器（S/H0）、第二保持器（S/H1）、第三保持器（S/H2）、第四保持器（S/H3）；第一连续时间线性均衡器（CTLE0）、第二连续时间线性均衡器（CTLE1）采用级联方式连接，第一连续时间线性均衡器（CTLE0）的输入端接收PAM4信号，第二连续时间线性均衡器（CTLE1）的输出端分别连接第一保持器（S/H0）、第二保持器（S/H1）、第三保持器（S/H2）、第四保持器（S/H3）的输入端，第一保持器（S/H0）的输出端通过第一加法器（ADD0）连接第一解码器（Decoder0）的输入端，第二保持器（S/H1）的输出端通过第二加法器（ADD1）连接第二解码器（Decoder1）的输入端，第三保持器（S/H2）的输出端通过第三加法器（ADD2）连接第三解码器（Decoder2）的输入端，第四保持器（S/H3）的输出端通过第四加法器（ADD3）连接第四解码器（Decoder3）的输入端，第一保持器（S/H0）的输出端连接第二加法器（ADD1），第二保持器（S/H1）的输出端连接第三加法器（ADD2），第三保持器（S/H2）的输出端连接第四加法器（ADD3），第四保持器（S/H3）的输出端连接第一加法器（ADD0），第一加法器（ADD0）的输出端连接第一比较器（COMP）的同相输入端，第一数模转换器（DAC0）的输出端连接第一比较器（COMP）的反相输入端，第一比较器（COMP）输出端连接均衡器适应逻辑模块（CTLE Adaptation）的PK输入端，第二数模转换器（DAC1）的输出端分别连接第一解码器（Decoder0）、第二解码器（Decoder1）、第三解码器（Decoder2）、第四解码器（Decoder3）的输入端，均衡器适应逻辑模块（CTLE Adaptation）的DEQ输出端连接第二连续时间线性均衡器（CTLE1）的控制端，均衡器适应逻辑模块（CTLE Adaptation）的DPK输出端连接第一数模转换器（DAC0）的输入端，均衡器适应逻辑模块（CTLE Adaptation）的DREF输出端连接第二数模转换器（DAC1）的输入端，第一解码器（Decoder0）、第二解码器（Decoder1）、第三解码器（Decoder2）、第四解码器（Decoder3）的输出端分别输出结果；
均衡器适应逻辑模块（CTLE Adaptation）包括一个累加器（accumulator）和一个自适应模块（adaptation），累加器（accumulator）用来控制第一数模转换器（DAC0）产生信号参考值（VPK），自适应模块（adaptation）用来计算信号的分布概率并产生第二连续时间线性均衡器（CTLE1）的调节信号（DEQ）；
均衡器适应逻辑模块（CTLE Adaptation）的工作流程为：
步骤1.基于时域的概率统计方法首先检测并获得PAM4信号峰值的近似值；
步骤2.基于PAM4信号峰值的近似值，进一步通过时域下PAM4信号中多个连续最高电平在峰值附近的分布情况来获得PAM4信号峰值的准确值，并通过监测PAM4信号中最高电平在峰值附近的分布来调节第二连续时间线性均衡器（CTLE1）的均衡幅度。
2.根据权利要求1所述的一种PAM4信号接收机，其特征在于，所述第一连续时间线性均衡器（CTLE0）的输入端通过前馈通路（FFP）连接所述第一连续时间线性均衡器（CTLE0）的控制端。
3.根据权利要求1所述的一种PAM4信号接收机，其特征在于，所述第一数模转换器（DAC0）、第二数模转换器（DAC1）均为6比特数模转换器。
4.根据权利要求1所述的一种PAM4信号接收机，其特征在于，所述第一解码器（Decoder0）、第二解码器（Decoder1）、第三解码器（Decoder2）、第四解码器（Decoder3）的结构相同，所述第一解码器（Decoder0）包括温度计码器（Thermal to Binary）、三个第二比较器，三个第二比较器采用并联方式连接，三个第二比较器的输入端为解码器的输入端，三个第二比较器的输出端连接温度计码器（Thermal to Binary）的输入端，温度计码器（Thermal to Binary）的输出端为解码器的输出端。
5.根据权利要求1所述的一种PAM4信号接收机，其特征在于，所述均衡器适应逻辑模块（CTLE Adaptation）包括一个累加器（accumulator）和一个自适应模块（adaptation），累加器（accumulator）用来控制第一数模转换器（DAC0）产生信号参考值（VPK），自适应模块（adaptation）用来计算信号的分布概率并产生第二连续时间线性均衡器（CTLE1）的调节信号（DEQ）。
6.一种用于权利要求1-5任一项所述PAM4信号接收机的自适应均衡控制方法，其特征在于，第一连续时间线性均衡器（CTLE0）接收PAM4信号；分别向第一保持器（S/H0）、第一解码器（Decoder0）、第一比较器（COMP）输入第一控制信号（CKD0），分别向第二保持器（S/H1）、第二解码器（Decoder1）输入第二控制信号（CKD1），分别向第三保持器（S/H2）、第三解码器（Decoder2）输入第三控制信号（CKD2），分别向第四保持器（S/H3）、第四解码器（Decoder3）输入第四控制信号（CKD3），向均衡器适应逻辑模块（CTLE Adaptation）输入第五控制信号（CKD4），均衡器适应逻辑模块（CTLE Adaptation）产生数字控制信号分别控制第二连续时间线性均衡器（CTLE1）、第一数模转换器（DAC0）、第二数模转换器（DAC1）工作；
均衡器适应逻辑模块（CTLE Adaptation）包括一个累加器（accumulator）和一个自适应模块（adaptation），累加器（accumulator）用来控制第一数模转换器（DAC0）产生信号参考值（VPK），自适应模块（adaptation）用来计算信号的分布概率并产生第二连续时间线性均衡器（CTLE1）的调节信号（DEQ）；
均衡器适应逻辑模块（CTLE Adaptation）的工作流程为：
步骤1.基于时域的概率统计方法首先检测并获得PAM4信号峰值的近似值；
步骤2.基于PAM4信号峰值的近似值，进一步通过时域下PAM4信号中多个连续最高电平在峰值附近的分布情况来获得PAM4信号峰值的准确值，并通过监测PAM4信号中最高电平在峰值附近的分布来调节第二连续时间线性均衡器（CTLE1）的均衡幅度。
7.根据权利要求6所述的PAM4信号接收机的自适应均衡控制方法，其特征在于，在步骤1中，当1024个循环中PK=1出现的次数小于8次时，PV的近似值得以确定。
8.根据权利要求6所述的PAM4信号接收机的自适应均衡控制方法，其特征在于，在步骤2中，时域下仅当至少3个连续最高电平CID3=1出现时，峰值检测器工作，CID3是输入为TD0[2]、TD3[2]和TD2[2]的与门的输出；一旦CID3=1，若PK=1则VPK增加，若PK=0则VPK减小；对于垂直方向下的最优眼图，时域下最高电平应在VPK两侧均匀分布，此时PK=1的概率为1/8，在1024个循环中，当PK=1出现的次数小于128次时，均衡器的峰值增大，而当出现的次数小于128次时，其峰值减小；当处于欠均衡时VPK会被减弱，而均衡器峰值的增加则会使VPK增大。
9.根据权利要求6所述的PAM4信号接收机的自适应均衡控制方法，其特征在于，当CTLE的控制字DEQ增加时，其均衡强度随之增大，CTLE的输出y[n]经过比较器由二进制码转换为温度计码T2D，其中T2D[n]=1表示一个PAM4信号的最高电平输入，紧随的两个延时单元用来存储经过相邻的信号T2D[n-1]和T2D[n-2]，并通过一个三端口输入的与门来鉴别T2D[n]、T2D[n-1]和T2D[n-2]是否为三个连续的最高电平。
10.根据权利要求6所述的PAM4信号接收机的自适应均衡控制方法，其特征在于，PAM4信号接收DFE自适应均衡控制算法如下：
令PAM4信号作为输入信号x[n]，输入信号x[n]经过均衡后去除码间串扰得到y[n]，而y[n]则进一步被比较器数字化采样转换为温度计码T0D[n]、T1D[n]及T2D[n]，并经过延时后输入到数字自适应逻辑模块；DFE均衡器的抽头系数通过LMS算法由下列公式给出：
ε[n]=y[n]-vref(1)
ak[n+1]=ak[n]+με[n]y[n-k](2)
其中µ为ak的迭代步长,ε[n]为均衡后的信号y[n]与vref的误差值，并用来迭代均衡器抽头系数ak，vref为最优均衡后y[n]的幅值大小，可表示为所有y[n]正值的平均值，vref产生模块包括一个比较器，一个累加器和一个DAC，仅当正的y[n]（T2D[n]>0）与产生的vref进行比较，并由比较器的输出ERR[n]累加产生DREF[n]，将式(2)数字化后可得：
Ak[n+1]=Ak[n]+U*sign(ε[n])*sign(y[n-k])(3)
= Ak[n]+U*sign(ERR[n])*sign(T1D[n-k])(4)
其中U为数字化步长，由于vref为大于零的正值，因而仅当T2D[n]>0时Ak[n]更新迭代。
CN202211124241.8A 2022-09-15 2022-09-15 一种pam4信号接收机及其自适应均衡控制方法 Active CN115499024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211124241.8A CN115499024B (zh) 2022-09-15 2022-09-15 一种pam4信号接收机及其自适应均衡控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211124241.8A CN115499024B (zh) 2022-09-15 2022-09-15 一种pam4信号接收机及其自适应均衡控制方法

Publications (2)

Publication Number Publication Date
CN115499024A CN115499024A (zh) 2022-12-20
CN115499024B true CN115499024B (zh) 2024-03-15

Family

ID=84469242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211124241.8A Active CN115499024B (zh) 2022-09-15 2022-09-15 一种pam4信号接收机及其自适应均衡控制方法

Country Status (1)

Country Link
CN (1) CN115499024B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205578A (zh) * 1997-07-10 1999-01-20 三星电子株式会社 数据解码设备和方法
CN1242674A (zh) * 1998-07-18 2000-01-26 三星电子株式会社 具有多相位模数转换前的希耳伯特变换的带通相位跟踪器
US6188347B1 (en) * 1999-07-12 2001-02-13 National Instruments Corporation Analog-to-digital conversion system and method with reduced sparkle codes
JP2001044895A (ja) * 1999-06-29 2001-02-16 3 Com Technol 判定フィードバックエンコーダおよび受信機
US6370190B1 (en) * 1998-09-15 2002-04-09 3Com Technologies Data receiver including hybrid decision feedback equalizer
CN1463525A (zh) * 2001-04-23 2003-12-24 皇家菲利浦电子有限公司 减少判决反馈均衡器中差错传播的判决反馈序列估计装置及方法
CN1735082A (zh) * 2004-02-05 2006-02-15 三星电子株式会社 判定－反馈均衡器以及更新滤波器系数的方法
CN101595699A (zh) * 2007-01-08 2009-12-02 拉姆伯斯公司 用于校准第一后体isi的自适应连续时间均衡器
CN103516363A (zh) * 2012-06-15 2014-01-15 陈启星 基于对偶权电阻链的权电压式adc和dac
CN104618280A (zh) * 2015-02-02 2015-05-13 华为技术有限公司 消除码间串扰的方法及一种判决反馈序列预测器
CN106031055A (zh) * 2014-03-18 2016-10-12 香港科技大学 具有可见光通信和基于ip的射频连接的多功能智能led系统
CN109981502A (zh) * 2019-03-27 2019-07-05 暨南大学 一种基于自适应矩估计的数据接收方法及接收系统
US10594524B1 (en) * 2019-01-15 2020-03-17 Ethernovia Inc. Data communications using decision feedback equalization and Tomlinson-Harashima precoding
CN112187683A (zh) * 2019-07-01 2021-01-05 默升科技集团有限公司 用于高速串行链路的并行混合信号均衡
CN112367281A (zh) * 2020-11-09 2021-02-12 吉首大学 一种pam4信号接收端阈值电压自适应调整电路的均衡系统
CN113472708A (zh) * 2020-03-31 2021-10-01 默升科技集团有限公司 用于并行数字均衡器的眼图监测器
CN113992484A (zh) * 2021-10-19 2022-01-28 中国人民解放军国防科技大学 用于高速串行接口的自适应均衡器及SerDes收发机

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8879618B2 (en) * 2010-09-13 2014-11-04 Semtech Canada Corporation Decision feedback equalizer and transceiver
US20130028299A1 (en) * 2011-07-26 2013-01-31 Himax Media Solutions, Inc. Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder
JP6926511B2 (ja) * 2017-02-17 2021-08-25 富士通株式会社 判定帰還型等化器及びインターコネクト回路
US10142089B2 (en) * 2017-03-22 2018-11-27 Oracle International Corporation Baud-rate clock data recovery with improved tracking performance
EP3857809B1 (en) * 2018-11-08 2024-04-24 Huawei Technologies Co., Ltd. Clock extraction in systems affected by strong intersymbol interference

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205578A (zh) * 1997-07-10 1999-01-20 三星电子株式会社 数据解码设备和方法
CN1242674A (zh) * 1998-07-18 2000-01-26 三星电子株式会社 具有多相位模数转换前的希耳伯特变换的带通相位跟踪器
US6370190B1 (en) * 1998-09-15 2002-04-09 3Com Technologies Data receiver including hybrid decision feedback equalizer
JP2001044895A (ja) * 1999-06-29 2001-02-16 3 Com Technol 判定フィードバックエンコーダおよび受信機
US6188347B1 (en) * 1999-07-12 2001-02-13 National Instruments Corporation Analog-to-digital conversion system and method with reduced sparkle codes
CN1463525A (zh) * 2001-04-23 2003-12-24 皇家菲利浦电子有限公司 减少判决反馈均衡器中差错传播的判决反馈序列估计装置及方法
CN1735082A (zh) * 2004-02-05 2006-02-15 三星电子株式会社 判定－反馈均衡器以及更新滤波器系数的方法
CN101595699A (zh) * 2007-01-08 2009-12-02 拉姆伯斯公司 用于校准第一后体isi的自适应连续时间均衡器
CN103516363A (zh) * 2012-06-15 2014-01-15 陈启星 基于对偶权电阻链的权电压式adc和dac
CN106031055A (zh) * 2014-03-18 2016-10-12 香港科技大学 具有可见光通信和基于ip的射频连接的多功能智能led系统
CN104618280A (zh) * 2015-02-02 2015-05-13 华为技术有限公司 消除码间串扰的方法及一种判决反馈序列预测器
US10594524B1 (en) * 2019-01-15 2020-03-17 Ethernovia Inc. Data communications using decision feedback equalization and Tomlinson-Harashima precoding
CN109981502A (zh) * 2019-03-27 2019-07-05 暨南大学 一种基于自适应矩估计的数据接收方法及接收系统
CN112187683A (zh) * 2019-07-01 2021-01-05 默升科技集团有限公司 用于高速串行链路的并行混合信号均衡
CN113472708A (zh) * 2020-03-31 2021-10-01 默升科技集团有限公司 用于并行数字均衡器的眼图监测器
CN112367281A (zh) * 2020-11-09 2021-02-12 吉首大学 一种pam4信号接收端阈值电压自适应调整电路的均衡系统
CN113992484A (zh) * 2021-10-19 2022-01-28 中国人民解放军国防科技大学 用于高速串行接口的自适应均衡器及SerDes收发机

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Numerical simulation on pressure field in chamber of low-voltage circuit breaker in different conditions;Yujie Li;《2015 3rd International Conference on Electric Power Equipment – Switching Technology (ICEPE-ST)》;全文 *
基于Nyquist脉冲副载波调制的短距离光纤传输技术研究;成运;刘懿;何晶;肖敏雷;陈林;;光电子・激光(第02期);全文 *
李嘉 ; .高速自适应均衡器研究与设计.信息通信.2018,(第05期),全文. *
高速自适应均衡器研究与设计;李嘉;;信息通信(第05期);全文 *

Also Published As

Publication number Publication date
CN115499024A (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
US10505638B2 (en) High-speed receiver architecture
US8483343B2 (en) High-speed receiver architecture
US8139630B2 (en) High-speed receiver architecture
US9935800B1 (en) Reduced complexity precomputation for decision feedback equalizer
US7852913B2 (en) High-speed receiver architecture
US7388908B2 (en) High-speed adaptive interconnect architecture with nonlinear error functions
KR100318801B1 (ko) 이퀄라이저를 구비한 검출기 시스템
US4866736A (en) Data transmission system comprising a decision feedback equalizer and using partial-response techniques
CN112187683B (zh) 用于高速串行链路的并行混合信号均衡的设备及方法
KR20010014993A (ko) 계산 복잡도를 감소시키고 축소 상태 시퀀스 추정 기술의임계 경로를 릴랙싱하는 방법 및 장치
CN113973033B (zh) 具有基于扰动影响的自适应的均衡器
CN113992484A (zh) 用于高速串行接口的自适应均衡器及SerDes收发机
AU607252B2 (en) Digital communication system using partial response and bipolar coding techniques
KR100560627B1 (ko) 결합된 트렐리스 디코더와 결정 피드백 이퀄라이저
CN109873778B (zh) 线性反馈均衡器
CN115499024B (zh) 一种pam4信号接收机及其自适应均衡控制方法
Yang et al. Pre-FEC and post-FEC BER as criteria for optimizing wireline transceivers
Chun et al. A 13.6-16Gb/s wireline transceiver with dicode encoding and sequence detection decoding for equalizing 24.2 dB with 2.56 pJ/bit in 65nm CMOS
US20090274206A1 (en) Adaptive data recovery system with input signal equalization
Chen et al. Adaptation of CDR and full scale range of ADC-based SerDes receiver
CN116866125A (zh) 一种高速串行接口芯片的接收端均衡器自适应方法
CN116865769A (zh) 一种并行判决反馈译码实时信道估计方法
Balamurugan et al. Receiver adaptation and system characterization of an 8Gbps source-synchronous I/O link using on-die circuits in 0.13/spl mu/m CMOS
CN118041730A (zh) 一种面向64Gbps高速串行收发机的信号检测器
Cherubini et al. A Quaternary Partial-Response Class-IV Transceiver for 125 Mbit/s Data ission over Unshielded Twisted-Pair Cables: rinciples of Operation and VLSI Realization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant