JP4867676B2

JP4867676B2 - イコライザ調整回路、イコライザ調整方法、及び電子機器

Info

Publication number: JP4867676B2
Application number: JP2007013650A
Authority: JP
Inventors: 史朗泊
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-01-24
Filing date: 2007-01-24
Publication date: 2012-02-01
Anticipated expiration: 2027-01-24
Also published as: JP2008182414A

Description

本発明はイコライザ調整回路、イコライザ調整方法、及び電子機器に関し、特に、オーバーシュートを検出することによりイコライザを調整する技術に関する。

信号は伝送路を伝搬することにより損失が発生する。その損失は周波数に対して一律ではなく高周波になるほど損失が大きくなる特性があり、この特性により信号波形が乱され変形する。信号波形の変形が著しくなると情報を正しく伝搬することができなくなる。これを回避するために、イコライザを用いて波形を復元している。イコライザは降下した電圧を昇圧（ゲイン）させ、波形を復元するように動作する。このゲインの調整がイコライザの調整である。

例えば、特開２００５−２８６８０５号公報には、高周波と低周波の正弦波を印可した場合のそれぞれのゲインを比較した結果に基づいて、イコライザの調整を実行することが記載されている。

また、イコライザのゲイン調整によりオーバーシュートが発生することがあり、これも波形を乱すものとなる。特開平０６−０６２２７３号公報には、オーバーシュートを発生させないようにイコライザを調整することが記載されている。

特開２００５−２８６８０５号公報特開平０６−０６２２７３号公報

特開２００５−２８６８０５号公報の発明は、高周波と低周波の中間の周波数についての調整が考慮されていないため最適に調整されないという問題がある。また、これを回避するためには多くの周波数について調整が必要となり調整時間がかかるという問題がある。

特開平０６−０６２２７３号公報には、オーバーシュートを発生させないようにイコライザを調整することが記載されているが、オーバーシュートの検出のみでイコライザを調整できるようにしたものではない。

本発明の目的は、調整用の信号として低周波から高周波までの周波数成分を含むステップ波形の信号を用い、イコライザのゲインを調整しながらイコライザの出力波形のオーバーシュートを検出することにより、上記課題を解決し、イコライザ調整を効率よく行うことのできるイコライザ調整回路、イコライザ調整方法、及び電子機器を提供することにある。

本発明の第１のイコライザ調整回路は、伝送路の受信側に接続するイコライザの出力波形のオーバーシュートを検出する手段と、前記イコライザのゲインを調整する手段を有し、ステップ波を前記伝送路の送信側に与えて前記オーバーシュートの有無を判定し、前記オーバーシュートがなくなるようにイコライザのゲインを大きい値から小さい値へ順に調整することを特徴とする。

本発明の第２のイコライザ調整回路は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整回路であって、
前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与え、前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出し、オーバーシュートがなくなるように前記イコライザのゲインを調整することを特徴とする。

本発明の第３のイコライザ調整回路は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整回路であって、
前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与える動作Ｃ１と、前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出する動作Ｃ２と、オーバーシュートを検出した場合に前記イコライザのゲインを小さくして動作Ｃ１に戻る動作Ｃ３とを、オーバーシュートが検出されなくなるまで繰り返すことを特徴とする。

本発明の第４のイコライザ調整回路は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整回路であって、
前記イコライザから出力される裏極性信号Ｂを入力としリセット中は出力と短絡しリセット中以外は出力と切断するトランスファーゲートと、トランスファーゲートの出力を基準電圧端子に入力し前記イコライザから出力される正極性信号Ｂを比較電圧端子に入力し比較電圧端子の電圧が基準電圧端子の電圧より大きいときに出力を有効にする差動バッファと、差動バッファの基準電圧端子とグランド間を接続するコンデンサと、リセット中にリセットされリセット中以外に差動バッファ出力が有効となるとセットされるフラグとを有し、
最初にゲインが大きくなるような設定値を前記イコライザに指示し前記出力ゲートにローレベル信号を与える動作Ｄ１と、
リセット状態として前記トランスファーゲートを短絡させて前記コンデンサの電圧を裏極性信号Ｂの電圧に合わせる動作Ｄ２と、
リセット状態を解除し前記トランスファーゲートを切断して前記コンデンサの電圧を保持し、前記出力ゲートにステップ波を与える動作Ｄ３と、
前記フラグがセットされれば前記設定値が小さくなるように変更して前記イコライザに指示して動作Ｄ２に戻り、前記フラグがセットされなければ終了する動作Ｄ４とを実行することを特徴とする。

本発明の第１のイコライザ調整方法は、伝送路の受信側に接続するイコライザの出力波形のオーバーシュートを検出する検出手段と、前記イコライザのゲインを調整する調整手段を有し、ステップ波を前記伝送路の送信側に与えて前記検出手段でオーバーシュートの有無を判定し、前記調整手段により前記オーバーシュートがなくなるようにイコライザのゲインを大きい値から小さい値へ順に調整することを特徴とする。

本発明の第２のイコライザ調整方法は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整方法であって、
前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与え、前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出し、オーバーシュートがなくなるように前記イコライザのゲインを調整することを特徴とする。

本発明の第３のイコライザ調整方法は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整回路であって、
前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与えるステップＣ１と、前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出するステップＣ２と、オーバーシュートを検出した場合に前記イコライザのゲインを小さくしてステップＣ１に戻るステップＣ３とを、オーバーシュートが検出されなくなるまで繰り返すことを特徴とする。

本発明の第４のイコライザ調整方法は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整方法であって、
前記イコライザから出力される裏極性信号Ｂを入力としリセット中は出力と短絡しリセット中以外は出力と切断するトランスファーゲートと、トランスファーゲートの出力を基準電圧端子に入力し前記イコライザから出力される正極性信号Ｂを比較電圧端子に入力し比較電圧端子の電圧が基準電圧端子の電圧より大きいときに出力を有効にする差動バッファと、差動バッファの基準電圧端子とグランド間を接続するコンデンサと、リセット中にリセットされリセット中以外に差動バッファ出力が有効となるとセットされるフラグとを有し、
最初にゲインが大きくなるような設定値を前記イコライザに指示し前記出力ゲートにローレベル信号を与えるステップＤ１と、
リセット状態として前記トランスファーゲートを短絡させて前記コンデンサの電圧を裏極性信号Ｂの電圧に合わせるステップＤ２と、
リセット状態を解除し前記トランスファーゲートを切断して前記コンデンサの電圧を保持し、前記出力ゲートにステップ波を与えるステップＤ３と、
前記フラグがセットされれば前記設定値が小さくなるように変更して前記イコライザに指示してステップＤ２に戻り、前記フラグがセットされなければ終了するステップＤ４とを実行することを特徴とする。

本発明の第１の電子機器は、伝送路とこの伝送路の受信側に接続するイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記イコライザの出力波形のオーバーシュートを検出する検出手段と、前記イコライザのゲインを調整する調整手段を有し、ステップ波を前記伝送路の送信側に与えて前記検出手段でオーバーシュートの有無を判定し、前記調整手段により前記オーバーシュートがなくなるようにイコライザのゲインを大きい値から小さい値へ順に調整することを特徴とする。

本発明の第２の電子機器は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路とこの伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与え、前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出し、オーバーシュートがなくなるように前記イコライザのゲインを調整することを特徴とする。

本発明の第３の電子機器は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路とこの伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与える動作Ｃ１と、前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出する動作Ｃ２と、オーバーシュートを検出した場合に前記イコライザのゲインを小さくして動作Ｃ１に戻る動作Ｃ３とを、オーバーシュートが検出されなくなるまで繰り返すことを特徴とする。

本発明の第４の電子機器は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路とこの伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記イコライザから出力される裏極性信号Ｂを入力としリセット中は出力と短絡しリセット中以外は出力と切断するトランスファーゲートと、トランスファーゲートの出力を基準電圧端子に入力し前記イコライザから出力される正極性信号Ｂを比較電圧端子に入力し比較電圧端子の電圧が基準電圧端子の電圧より大きいときに出力を有効にする差動バッファと、差動バッファの基準電圧端子とグランド間を接続するコンデンサと、リセット中にリセットされリセット中以外に差動バッファ出力が有効となるとセットされるフラグとを有し、
最初にゲインが大きくなる設定値を前記イコライザに指示し前記出力ゲートにローレベル信号を与える動作Ｄ１と、
リセット状態として前記トランスファーゲートを短絡させて前記コンデンサの電圧を裏極性信号Ｂの電圧に合わせる動作Ｄ２と、
リセット状態を解除し前記トランスファーゲートを切断して前記コンデンサの電圧を保持し、前記出力ゲートにステップ波を与える動作Ｄ３と、
前記フラグがセットされれば前記設定値が小さくなるように変更して前記イコライザに指示して動作Ｄ２に戻り、前記フラグがセットされなければ終了する動作Ｄ４とを実行することを特徴とする。

本発明の第５の電子機器は、伝送路と接続し、この伝送路の受信側に接続するイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記イコライザの出力波形のオーバーシュートを検出する検出手段と、前記イコライザのゲインを調整する調整手段を有し、ステップ波を前記伝送路の送信側に与えて前記検出手段でオーバーシュートの有無を判定し、前記調整手段により前記オーバーシュートがなくなるようにイコライザのゲインを大きい値から小さい値へ順に調整することを特徴とする。

本発明の第６の電子機器は、伝送信号を出力ゲートにより正極性信号Ａと裏極性信号Ａにして伝送する伝送路と接続し、この伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記イコライザから出力される裏極性信号Ｂを入力としリセット中は出力と短絡しリセット中以外は出力と切断するトランスファーゲートと、トランスファーゲートの出力を基準電圧端子に入力し前記イコライザから出力される正極性信号Ｂを比較電圧端子に入力し比較電圧端子の電圧が基準電圧端子の電圧より大きいときに出力を有効にする差動バッファと、差動バッファの基準電圧端子とグランド間を接続するコンデンサと、リセット中にリセットされリセット中以外に差動バッファ出力が有効となるとセットされるフラグとを有し、
最初にゲインが大きくなる設定値を前記イコライザに指示し前記出力ゲートにローレベル信号を与える動作Ｄ１と、
リセット状態として前記トランスファーゲートを短絡させて前記コンデンサの電圧を裏極性信号Ｂの電圧に合わせる動作Ｄ２と、
リセット状態を解除し前記トランスファーゲートを切断して前記コンデンサの電圧を保持し、前記出力ゲートにステップ波を与える動作Ｄ３と、
前記フラグがセットされれば前記設定値が小さくなるように変更して前記イコライザに指示して動作Ｄ２に戻り、前記フラグがセットされなければ終了する動作Ｄ４とを実行することを特徴とする。

本発明の効果は、幅広い周波数を含んだステップ波信号をイコライザ調整用の信号として使用してオーバーシュートを検出し、オーバーシュートが発生しないように調整することにより、効率よくイコライザ調整ができるという効果がある。

次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
図１は本発明のイコライザ調整回路２０と第１の実施の形態の構成を示す図である。本発明のイコライザ調整回路２０は、伝送路１２で結ばれた出力ゲート１１とイコライザ１３に接続されており、検出回路２１と、制御回路２２を含んで構成される。

出力ゲート１１は、伝送信号を差動信号（正極性信号Ｌ１６Ｔと裏極性信号Ｌ１６Ｃ）として出力する。出力ゲート１１は、論理“１”の信号を伝送する場合正極性信号Ｌ１６Ｔの電圧をハイレベルに裏極性信号Ｌ１６Ｃの電圧をローレベルにし、論理“０”の信号を伝送する場合正極性信号Ｌ１６Ｔの電圧をローレベルに裏極性信号Ｌ１６Ｃの電圧をハイレベルにする。このように裏極性信号は正極性信号を補完する信号となる。

以降の説明では、論理“１”レベルを電圧ハイレベルに、論理“０”レベルを電圧ローレベルに対応づけて説明するが、論理“１”レベルを電圧ハイレベルにするか電圧ローレベルにするかは、設計時の都合により決めればよい事項であり、上記とは逆に対応づけてもかまわない。また、論理レベルは論理的な定義であるので論理“１”と論理“０”を逆に定義しても同様にして制御することができる。

図示しないが、イコライザ１３の後段に差動バッファ３２と同じ機能を持った受信ゲートを配置することにより差動信号を通常の信号に変換でき、通常のデジタル回路で使用できる信号として使用できるようになる。差動バッファ３２は、正極性信号Ｌ１８Ｔの電圧レベルと裏極性信号Ｌ１８Ｃの電圧レベルの大小を比較して、正極性信号Ｌ１８Ｔの方が大きい場合は論理“１”と判定してハイレベルを出力し、裏極性信号Ｌ１８Ｃの電圧レベルの方が大きい場合は論理“０”と判定してローレベルを出力する機能を有した電子回路である。

正極性信号Ｌ１６Ｔと裏極性信号Ｌ１６Ｃは伝送路１２を伝搬することにより伝送路１２の特性に応じて損失が発生し、伝送路１２を伝搬した正極性信号Ｌ１７Ｔ（正極性信号Ｌ１６Ｔに対応）と裏極性信号Ｌ１７Ｃ（裏極性信号Ｌ１６Ｃに対応）は損失により電圧レベルが下がる。損失は伝送路１２の特性により決まるもので、一般に伝送路長が大きくなるほど損失も大きくなる。また、損失は伝送信号の周波数に応じて異なり、図２に示すように高周波となるほど損失も大きくなる。

イコライザ１３は、受信した信号波形を送信時の信号波形に戻すように調整する機能を持った電子回路である。イコライザ１３は、イコライザ調整回路２０の制御回路２２から出力されるゲイン指示信号Ｌ２４に従って、昇圧するレベル（ゲイン）を調整することができる。イコライザ調整回路２０はゲインに応じた複数のゲインパターンを持ち、伝送信号の損失の程度に応じたゲインパターンを適用することにより信号波形を復元できる。

次に、本発明のイコライザ調整回路２０を説明する前に、伝送路１２の損失とイコライザ１３の調整との関係について図２〜図６を用いて説明する。図２は伝送路１２の信号レベルの周波数特性を示した図である。伝送路１２の損失は伝送路長や特性に応じて異なり、図２ではＡ１〜Ａ３の３つを例示している。図２の例では周波数が５ＧＨｚにおいてＡ２は“ａ２”ｄＢの損失がありＡ３は“ａ３”ｄＢの損失があることを示している。なお、本実施の形態では５ＧＨｚを基準として例示しているが、もちろん周波数の基準を５ＧＨｚに限定するものではない。

図３はイコライザ１３の周波数特性を例示した図である。図３では３つのゲインパターンＢ１〜Ｂ３について例示しており、ゲインパターンＢ１は１ＧＨｚ以下の低周波に比べて５ＧＨｚでゲインはなく、ゲインパターンＢ２は１ＧＨｚ以下の低周波に比べて５ＧＨｚで“ｂ２”ｄＢのゲインがあり、ゲインパターンＢ３は５ＧＨｚで“ｂ２”ｄＢより大きな“ｂ３”ｄＢのゲインがあることを示している。

また、図３ではＢ１〜Ｂ３の３例を例示したが、実際にはイコライザ１３は多数の周波数特性を持ったゲインパターン（Ｂ１〜Ｂｎ）を持っており、ゲインパターンＢ１からＢｎに向かってゲインが徐々に大きくなるように設定されている。これらのゲインパターンはゲイン指示信号Ｌ２４によって指定される。

ここで“ａ２＝ｂ２”とすれば、周波数特性がＡ２の伝送路１２においては１ＧＨｚと５ＧＨｚとで“ａ２”ｄＢの損失の差分が発生するが、Ｂ２のゲイン“ｂ２”をイコライザ１３に指示することにより１ＧＨｚに比べて５ＧＨｚでは“ｂ２”ｄＢのゲインが得られるので１ＧＨｚと５ＧＨｚとの損失の差分を解消することができる。同様に“ａ３＝ｂ３”とすれば、Ａ３の伝送路１２に対してはＢ３のゲイン調整をすることにより損失の差分を解消できる。

図４は伝送路１２の損失（図２のＡ２の場合を図示）に対してイコライザ１３のゲイン調整（図３のＢ１〜Ｂ３を図示）を加えた後の周波数特性を示したものである。ただし、図４は５ＧＨｚでの損失値を基準にして周波数特性を波形として示しており損失値の絶対値の関係を表したものではない。調整するゲインが最適の場合（Ａ２＋Ｂ２）は５ＧＨｚ以下の周波数特性の損失レベルは実線で示すように一定となるが、調整するゲインが小さ過ぎたり（Ａ２＋Ｂ１）大き過ぎたり（Ａ２＋Ｂ３）した場合は破線で示すように周波数特性は一定とならない。特にゲインが大き過ぎる場合（Ａ２＋Ｂ３）は、５ＧＨｚ付近（図５の点線で囲った部分）で他の周波数に比べてゲインが過大となってしまう。

図５（ａ）はこの様子を分かりやすく例示したものである。図５では、Ａ２特性の伝送路１２に対して大き過ぎるゲインパターンＢ３のゲインを適用した場合の損失＋ゲインの周波数特性を示したものであり、図のように５ＧＨｚ前後でゲインが大き過ぎる状態となっている。

本発明は調整用の信号としてステップ波を使用している。ステップ波は正弦波のようになだらかに立ち上がり立ち下がる特性ではなく、急峻に立ち上がり立ち下がる特性を持ち、本発明では大きな幅を持った１パルスの波形とする（図８のステップ波信号Ｌ２３を参照）。ステップ波は立ち上がり部分が急峻であり高周波（５ＧＨｚ部分）に対応するので、ゲインが大き過ぎると図５（ａ）に対応したイコライザ１３の出力波形はステップ波の立ち上がりでオーバーシュートが発生することになる。図５（ｂ）はこの様子を示した図であり、点線で囲った部分がオーバーシュートの部分である。

図４を参照すると、調整するゲインが大き過ぎると５ＧＨｚ部分で損失が最小（すなわちゲインが最大）となりオーバーシュートの原因となるが、調整するゲインが最適となると損失は一定しオーバーシュートの原因が排除される。さらに調整するゲインが小さくなると周波数が大きいほど損失が大きくなり調整前の特性に近づきオーバーシュートも発生しなくなる。

図６（ａ）と図６（ｂ）は最適調整された場合の例を示したものである。図６（ａ）は図２の損失に図３のゲインを適用した場合の周波数特性を示した図であり、図６（ａ）は調整用のステップ波を入力した場合のイコライザ１３の出力波形を示した図である。ａ１＝ｂ１、ａ２＝ｂ２、ａ３＝ｂ３とした場合、Ａ１に対してＢ１、Ａ２に対してＢ２、Ａ３に対してＢ３の調整をそれぞれ適用することにより図６のようになる。図６はそれぞれ最適調整されているので出力波形にはオーバーシュートは発生しない。

このように、本発明のイコライザ調整回路２０は、イコライザ調整のためのテスト波をステップ波とし、ステップ波の立ち上がりのオーバーシュートの有無に基づいてイコライザ調整をする。つまり、ステップ波波形の立ち上がりにオーバーシュートがあればゲインが大き過ぎ、オーバーシュートがなければゲインが適正か又は小さ過ぎるという特性を利用している。具体的な手順は動作の説明で記載するが、始めにゲインが大き過ぎるゲインを設定し徐々にゲインを小さくしていくことで適正なゲインを設定することが可能である。

次に、図１を参照すると、イコライザ調整回路２０は、ステップ波に対してイコライザ１３の出力波形にオーバーシュートが発生していることを検出する検出回路２１と、調整の手順を実行し検出回路２１の結果を参照してイコライザ１３のゲインを最適に調整する制御回路２２を含む。

制御回路２２は、図示しないが制御回路２２はプロセッサと書き換え可能な記憶手段を持ち、記憶手段にプログラムを記憶してプロセッサでプログラムを実行することによりイコライザ１３の調整手順を実行する。調整手順の内容については動作の説明にて詳細に説明する。なお、制御回路２２はイコライザ調整回路２０内に独立して設置する必要はなく、伝送信号を受信する装置にプロセッサと記憶手段が実装されている場合は、受信装置のプロセッサと記憶手段を共用するように実現することも可能である。また、プロセッサを用いずに、専用の論理回路により実現することも可能である。本発明は制御回路２２の実現法について特に限定はしない。

制御回路２２は、送信元の出力ゲート１１に調整用の信号として与えるステップ波信号Ｌ２３と、イコライザ１３にゲイン調整指示を送るためのゲイン指示信号Ｌ２４と、検出回路２１を初期状態にリセットするためのリセット信号Ｌ２５を出力し、検出回路２１がオーバーシュートを検出したことを示すフラグ信号Ｌ３７を入力する。ステップ波信号Ｌ２３は図８に示すように、予め決められた時間（図８ではＴ７２からＴ７５まで）だけ“１”レベルとなる信号である。

検出回路２１は、オーバーシュートを検出したときにオンするフラグ３１と、オーバーシュートを検出する差動バッファ３２と、オーバーフロー検出の基準電圧を与えるコンデンサ３３と、トランスファーゲート３４と論理の“０”と“１”を反転する反転ゲート３５とを含む。

トランスファーゲート３４は、リセット信号Ｌ２５が“１”のときイコライザ１３の出力の裏極性信号Ｌ１８Ｃを差動バッファ３２の基準電圧端子となる−端子とコンデンサ３３に短絡し、リセット信号Ｌ２５が“０”のときには裏極性信号Ｌ１８Ｃと差動バッファ３２の−端子及びコンデンサ３３とを切断するように動作する。

コンデンサ３３は、トランスファーゲート３４が短絡状態のとき裏極性信号Ｌ１８Ｃの電圧に応じて電荷が充電又は放電される。トランスファーゲート３４が切断状態となると短絡時に充電又は放電された電荷が保持されるので、短絡時の裏極性信号Ｌ１８Ｃの電圧が維持される。

差動バッファ３２は、基準電圧端子である−端子に基準電圧信号Ｌ３６を入力し、比較電圧端子である＋端子にイコライザ１３出力の正極性信号Ｌ１８Ｔを入力し、＋端子の電圧が大きかった場合に“１”を出力する。動作説明で後述するように、制御回路２２はトランスファーゲート３４を短絡しコンデンサ３３を充放電した後に、トランスファーゲート３４を切断した状態でステップ波を発生して差動バッファ３２がオーバーシュートを検出できるようにする。ステップ波が“０”から“１”へ立ち上がるとき、基準電圧信号Ｌ３６は裏極性信号Ｌ１６Ｃの“１”レベルの電圧が維持され、立ち上がった正極性信号Ｌ１８Ｔの電圧レベルと比較される。これによって、差動バッファ３２は損失により減衰したレベルを基準としてオーバーシュートを検出できる。

フラグ３１はＳＲ型のフリップフロップで構成され、調整前にリセット信号Ｌ２５によりリセットされてオフ状態となり、差動バッファ３２でオーバーシュートが検出されるとセットされてオン状態となる。出力はフラグ信号Ｌ３７として制御回路２２に出力される。

次に、本発明の第１の実施の形態の動作について図面を参照して説明する。図７はイコライザ調整回路２０のイコライザ調整動作を示したフローチャートで、図８はイコライザ調整動作中のイコライザ調整回路２０の主たる動作を示したタイムチャートである。図７のフローチャートの動作は制御回路２２により実行される。

まず、制御回路２２はイコライザ１３に対してゲインが最大となるゲインパターンを与えるようにゲイン指示信号Ｌ２４を出力する（Ｓ５１）。これは、図４〜６ですでに説明したようにゲインが大き過ぎる場合オーバーシュートが発生することに着目したものであり、最大値に設定することによりオーバーシュートを発生するようにしている。

次に制御回路２２は、ステップ波信号Ｌ２３により出力ゲート１１に対し“０”レベルの信号を与える（Ｓ５２）。これによって正極性信号Ｌ１６Ｔが“０”レベルで、裏極性信号Ｌ１６Ｃが“１”レベルで出力ゲート１１から出力される。伝送路１２を伝搬した信号は伝送路１２の損失により減衰してイコライザ１３に入力される。イコライザ１３は最大のゲインで裏極性信号Ｌ１７Ｃを調整し、ゲイン調整後の“１”レベルで裏極性信号Ｌ１８Ｃを出力する。

次に制御回路２２はリセット信号Ｌ２５を“１”レベルにしてリセットをかける（Ｓ５３）。これにより、フラグ３１がリセットされてオフ状態となり、トランスファーゲート３４は短絡状態となる。裏極性信号Ｌ１８Ｃは短絡状態となったトランスファーゲート３４を通過してコンデンサ３３を裏極性信号Ｌ１８Ｃの電圧レベルで充電し、基準電圧信号Ｌ３６は裏極性信号Ｌ１８Ｃの電圧レベルとなる。

制御回路２２はコンデンサ３３が充電されるのを待って（Ｓ５４）、リセット信号Ｌ２５を“０”レベルにしてリセット状態を解除する（Ｓ５５）。リセットの解除によりトランスファーゲート３４が切断状態となり、基準電圧信号Ｌ３６は裏極性信号Ｌ１８Ｃの“１”レベルの電圧レベルを保持し、差動バッファ３２の−端子の電圧レベルを裏極性信号Ｌ１８Ｃの“１”レベルの電圧レベルに保つ。すなわち基準電圧信号Ｌ３６はステップ波の入力により想定される正極性信号Ｌ１８Ｔの“１”レベルの電圧レベルを差動バッファ３２の−端子に与える。

次に制御回路２２はステップ波をステップ波信号Ｌ２３に出力する（Ｓ５６）。出力されたステップ波は出力ゲート１１、伝送路１２，イコライザ１３を通り、正極性信号Ｌ１８Ｔが立ち上がる。正極性信号Ｌ１８Ｔは差動バッファ３２の＋端子に入力し、差動バッファ３２で−端子の電圧と比較される。

イコライザ１３のゲインが大き過ぎれば正極性信号Ｌ１８Ｔの波形にオーバーシュートが発生するので、正極性信号Ｌ１８Ｔの電圧レベルが基準電圧信号Ｌ３６の電圧レベルより大きくなり、差動バッファ３２は“１”を出力する。差動バッファ３２の出力“１”を受けてフラグ３１がセットされオン状態となりフラグ信号Ｌ３７を“１”レベルとして出力する。

イコライザ１３のゲインが適正か又は小さければ正極性信号Ｌ１８Ｔの波形にオーバーシュートは発生しないので、差動バッファ３２はオーバーシュートを検出せず、出力は“０”を保持する。差動バッファ３２の出力が“０”のままなのでフラグ３１もセットされずオフ状態を保持し、フラグ信号Ｌ３７も“０”レベルを保持する。

次に制御回路２２はフラグ信号Ｌ３７が“１”レベルであればオーバーシュート有と判断し、フラグ信号Ｌ３７が“０”レベルであればオーバーシュート無と判断する（Ｓ５７）。制御回路２２はオーバーシュートがなければイコライザ調整動作を終了する。

制御回路２２はオーバーシュートがあればゲインが大き過ぎると判断し、ゲインを小さくするようなゲインパターンに変更してゲイン指示信号Ｌ２４を出力し、ステップＳ５３に戻ってステップＳ５３以降のステップを繰り返す（Ｓ５８）。ステップＳ５３以降は、イコライザ１３のゲインが小さくなった状態で繰り返される。

制御回路２２は、ステップＳ５３〜Ｓ５７の動作をオーバーシュートが検出されなくなるまで繰り返し、徐々にイコライザ１３に与えるゲインを小さくしていく。ゲインが適正になった時点でオーバーシュートがなくなり、制御回路２２はステップＳ５７で終了と判断する。このとき得られた適正なゲイン情報は不揮発性のメモリに記憶しておき再利用することができる。例えば、伝送路１２を取り巻く環境が維持されている場合、イコライザ調整回路２０は次回の立ち上げ時にこのゲイン情報を利用することでイコライザ調整を省略することもできる。

次に図８のタイムチャートを参照してイコライザ調整動作を説明する。図８では図７のステップＳ５４が実行されたタイミングからステップＳ５８まで実行しステップＳ５３に戻ってＳ５３を実行するまでタイミングを順にＴ７１〜Ｔ７７として示している。

タイミングＴ７１以前の状態は、ステップＳ５３、Ｓ５４が実行された後の状態であり、リセット信号Ｌ２５が“１”（リセット中）で、これによりトランスファーゲート３４は短絡状態となっており、フラグ３１はオフ状態にリセットされている。この状態では基準電圧信号Ｌ３６は裏極性信号Ｌ１８Ｃと短絡されており、裏極性信号Ｌ１８Ｃの信号レベルがそのまま基準電圧信号Ｌ３６の信号レベルとなって差動バッファ３２の−端子とコンデンサ３３のグランドでない側の端子に接続され、コンデンサ３３は裏極性信号Ｌ１８Ｃの信号レベルである電圧６３で充電されている。また、制御回路２２はゲイン指示信号Ｌ２４によりゲインパターンをＮ６１と指定している。

ステップＳ５５が実行されタイミングＴ７１でリセットが解除されると、トランスファーゲート３４は切断状態となり裏極性信号Ｌ１８Ｃと基準電圧信号Ｌ３６は切断され基準電圧信号Ｌ３６は裏極性信号Ｌ１８Ｃの変化に対して影響を受けない状態となる。従って、コンデンサ３３に充電された状態が保持され、基準電圧信号Ｌ３６はトランスファーゲート３４が切断される前の短絡状態の電圧を保持する。また、フラグ３１はリセットが解除され差動バッファ３２の出力によりセット可能な状態となる。

次にステップＳ５６が実行されると、タイミングＴ７２でステップ波信号Ｌ２３が“１”となりタイミングＴ７５で“０”となる。ステップ波は出力ゲート１１、伝送路１２を伝搬遅延し、タイミングＴ７３でイコライザ１３から正極性信号Ｌ１８Ｔと裏極性信号Ｌ１８Ｃとして出力される。図８はオーバーシュートが発生する場合の波形を示している。タイミング７３で正極性信号Ｌ１８Ｔが立ち上がり、破線で囲んだ部分でオーバーシュートが発生しその後電圧６４で安定する。

このとき電圧６４は正極性信号Ｌ１８Ｔの信号レベルであるが、裏極性信号Ｌ１８Ｃも同一の伝送路１２を伝搬するためタイミングＴ７１時点の裏極性信号Ｌ１８Ｃの信号レベルである電圧６３と同じレベルとなる。従って、差動バッファ３２はタイミングＴ７１時点の裏極性信号Ｌ１８Ｃの信号レベルを基準電圧として正極性信号Ｌ１８Ｔの信号レベルがオーバーシュートしていないかを検出できる。すなわち、伝送路１２による減衰の程度とイコライザ１３のゲインの程度により予測が困難な基準電圧を裏極性信号Ｌ１８Ｃを利用して得ることができるので、オーバーシュートを正確に検出することができる。なお、タイミングＴ７１とＴ７３との間隔はコンデンサ３３の自然放電により影響を受けるほど大きくはないので、コンデンサ３３の放電による基準電圧の低下は無視できる。

タイミングＴ７３でオーバーシュートが発生すると差動バッファ３２がオーバーシュートの発生を検出して“１”を出力しフラグ３１をセットする。フラグ３１はセットされるとオン状態となりフラグ信号Ｌ３７を“１”として出力する。なお、オーバーシュートが発生しない場合正極性信号Ｌ１８Ｔの電圧は基準電圧より大きくならないので、差動バッファ３２の出力は“０”を保持しフラグ３１もセットされない。フラグ３１はオフ状態を保持しフラグ信号Ｌ３７も“０”を保持する。

次にステップＳ５７とＳ５８が実行されると、タイミングＴ７４で制御回路２２はゲインパターンＮ６１よりゲインの小さいゲインパターンＮ６２に変更してゲイン指示信号Ｌ２４を出力する。これによりイコライザ１３はゲインパターンん６１からゲインパターンＮ６２に変えて動作し、正極性信号Ｌ１８Ｔと裏極性信号Ｌ１８Ｃも出力レベルが下がる方向で変化するようになる。ただしタイミングＴ７４の時点では低周波域のため変化は微少であり図８では明示していない。図８では裏極性信号Ｌ１８Ｃはオーバーシュートするように記載しているが、ゲインパターンの変更により調整が適正となった場合には裏極性信号Ｌ１８Ｃのオーバーシュートが解消されることになる。

次にステップＳ５３が実行されると、タイミングＴ７７で制御回路２２はリセット信号Ｌ２５を“１”としてフラグ３１をリセットしトランスファーゲート３４を短絡状態にし、基準電圧信号Ｌ３６の電圧レベルを変更後のゲインに対応した裏極性信号Ｌ１８Ｃの電圧レベルとしてコンデンサ３３に充電する。裏極性信号Ｌ１８Ｃの電圧レベルの方が低い場合、実際はコンデンサ３３の電荷がトランスファーゲート３４を介して放電されることになるが、いままでの説明では説明の都合で充電すると記載している。

以上のように本発明は与えてイコライザ調整用の信号としてステップ波を使用し、ゲインが最大となるゲインパターンから徐々にゲインが小さくなるように変えながら調整を繰り返し、オーバーシュートがなくなった時点で調整を終了することによりイコライザを適正に調整する。

従って、本願発明は、複数の周波数を調整用の信号として作成して与える必要がなく、ステップ波だけを与えるだけでよいので簡単な回路で調整用の信号を作成することができる。また本願発明は、オーバーシュートの発生を正確に検出してオーバーシュートの有無で調整が適正化判断するので、簡単な検出回路で調整が可能となる。また本願発明は、裏極性信号の電圧レベルをオーバーシュートの検出のための基準電圧として利用しているので、実際の伝送路の損失やイコライザのゲインに応じた正確な基準電圧を容易に得ることができ、又微少なオーバーシュートも正確に検出できる。

なお、以上の説明ではゲインパターンの初期値を最大のゲインとしたが、予め伝送路の特性が限定される場合は、最大値ではなくゲインが大き過ぎると想定されるゲイン範囲の最小値を初期値として設定することにより、繰り返し回数を減らして調整時間を短縮することもできる。

次に、本発明の第２の実施の形態について図面を参照して説明する。本発明の第２の実施の形態は、本発明のイコライザ調整回路２０を電子機器８０と電子機器９０に適用したものである。図９と図１０は本発明の第２の実施の形態の構成を示した図である。なお、第１の実施の形態と同じ構成のものについては同じ符号を使用している。また、電子機器８０、電子機器９０、電子機器９１はコンピュータ等の情報処理装置とその周辺装置や通信装置のように伝送路を介して信号を正極性信号と裏極性信号にして送信又は受信する機能を備えた装置であり、装置自体の特徴とする機能・用途は限定しない。

図９を参照すると、電子機器８０は伝送路を図１と比べて切換回路８１を追加した構成となっており、他は同じ構成である。切換回路８１は、通常動作中に出力ゲート１１から出力する信号である送信信号と、イコライザ調整期間中に送信するステップ波信号Ｌ２３とを切換信号Ｌ８２の指示により切り換えて出力する回路である。

次に図９の構成の動作について説明する。図示しないが電子機器８０に含まれるイコライザ調整のスケジュールを管理する管理手段は、例えばオペレータの指示があった時、稼働開始時、又は予め決められた時刻又は日時等の調整実行条件が成立すると、起動信号Ｌ８３によりイコライザ調整回路２０に対してイコライザ調整の実行を指示する。なお、管理手段は、電子機器８０に実装される保守診断装置に実装することもできるし、電子機器８０から離れた場所に設置される保守装置に実装することもできるが、その実装形態は限定しない。

起動信号Ｌ８３により実行の指示を受けるとイコライザ調整回路２０の制御回路２２は切換信号Ｌ８２を“１”として切換回路８１に対してステップ波信号Ｌ２３に切り換えるように指示する。この動作により、電子機器８０はイコライザ調整を実行できる状態となる。続いて、制御回路２２は図７のフローチャートに示す第１の実施の形態の手順を実行してイコライザ１３を適正に調整する。調整が完了すると制御回路２２は切換信号Ｌ８２を“０”として切換回路８１に対して送信信号に切り換えるように指示し、通常動作が可能な状態に戻す。イコライザ調整の動作については第１の実施の形態と同じであるので説明は省略する。

このように電子機器８０は、特別にイコライザ調整用の伝送路や送受信回路やイコライザ等を必要とせず、通常処理で使用する伝送経路を使用してイコライザ調整を実行することができる。イコライザ調整によってイコライザ１３の出力信号波形は適正に調整され、図示しないがイコライザ１３の出力信号が電子機器８０内で使用される。

次に、図１０は距離の離れた電子機器間を伝送路１２で接続した構成について示した図である。図１０の構成は出力側の電子機器９１と受信側の電子機器９０と伝送路１２と伝送路９２で構成され、イコライザ調整回路２０は電子機器９０に実装される。図９と比べてステップ波信号Ｌ２３と切換信号Ｌ８２は装置間接続となるため、伝送路９２により伝送される。この他の構成や動作は図９の構成と同じであるので説明は省略する。

伝送路１２は高速伝送を行うものであり、精度の高いイコライザ調整を必要とするが、伝送路９２はステップ波信号Ｌ２３と切換信号Ｌ８２を正しく伝送できればよいので低速な伝送路でもかまわないし、電子機器９０と電子機器９１とを接続する他の伝送路があればそれを使用してもかまわない。動作については図９の構成と同一であるので説明は省略する。また、イコライザ調整回路２０は電子機器９０に実装されるのでイコライザ１３と近距離に実装でき、イコライザ１３とイコライザ調整回路２０との間の伝搬遅延等や損失の影響を排除できる
このように、本発明のイコライザ調整回路２０は例えば図９や図１０に示した構成として実際稼働する電子機器に搭載して適用することができる。なお、図９と図１０の構成は本発明のイコライザ調整回路２０の電子機器への搭載方法を限定するものではない。この他の形態でも搭載することは可能である。

本発明のイコライザ調整回路２０と第１の実施の形態の構成を示した図である。本発明の伝送路１２の周波数特性を示した図である。本発明のイコライザ１３の周波数特性を示した図である。本発明のイコライザ１３と伝送路１２とを合わせた周波数特性を示した図である。本発明のオーバーシュートが発生する場合の周波数特性とイコライザ１３の出力波形を示した図である。本発明のオーバーシュートが発生しない場合の周波数特性とイコライザ１３の出力波形を示した図である。本発明のイコライザ調整回路２０の動作を示したフローチャートである。本発明のイコライザ調整回路２０の動作を示したタイムチャートである。本発明の第２の実施の形態の構成を示した図である。本発明の第２の実施の形態の構成を示した図である。

符号の説明

１１出力ゲート
１２伝送路
１３イコライザ
２０イコライザ調整回路
２１検出回路
２２制御回路
３１フラグ
３２差動バッファ
３３コンデンサ
３４トランスファーゲート
３５反転ゲート
８０、９０、９１電子機器
８１切換回路

Claims

伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整回路であって、
前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与え、前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出し、オーバーシュートがなくなるように前記イコライザのゲインを調整することを特徴とするイコライザ調整回路。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整回路であって、
前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与える動作Ｃ１と、前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出する動作Ｃ２と、オーバーシュートを検出した場合に前記イコライザのゲインを小さくして動作Ｃ１に戻る動作Ｃ３とを、オーバーシュートが検出されなくなるまで繰り返すことを特徴とするイコライザ調整回路。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整回路であって、
前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂを入力としリセット中は出力と短絡しリセット中以外は出力と切断するトランスファーゲートと、トランスファーゲートの出力を基準電圧端子に入力し前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂを比較電圧端子に入力し比較電圧端子の電圧が基準電圧端子の電圧より大きいときに出力を有効にする差動バッファと、差動バッファの基準電圧端子とグランド間を接続するコンデンサと、リセット中にリセットされリセット中以外に差動バッファ出力が有効となるとセットされるフラグとを有し、最初にゲインが大きくなるような設定値を前記イコライザに指示し前記出力ゲートにローレベル信号を与える動作Ｄ１と、リセット状態として前記トランスファーゲートを短絡させて前記コンデンサの電圧を裏極性信号Ｂの電圧に合わせる動作Ｄ２と、リセット状態を解除し前記トランスファーゲートを切断して前記コンデンサの電圧を保持し、前記出力ゲートにステップ波を与える動作Ｄ３と、前記フラグがセットされれば前記設定値が小さくなるように変更して前記イコライザに指示して動作Ｄ２に戻り、前記フラグがセットされなければ終了する動作Ｄ４とを実行することを特徴とするイコライザ調整回路。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整方法であって、
前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与え、前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出し、オーバーシュートがなくなるように前記イコライザのゲインを調整することを特徴とするイコライザ調整方法。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整方法であって、
前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与えるステップＣ１と、前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出するステップＣ２と、オーバーシュートを検出した場合に前記イコライザのゲインを小さくしてステップＣ１に戻るステップＣ３とを、オーバーシュートが検出されなくなるまで繰り返すことを特徴とするイコライザ調整方法。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路に接続されたイコライザを調整するイコライザ調整方法であって、
前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂを入力としリセット中は出力と短絡しリセット中以外は出力と切断するトランスファーゲートと、トランスファーゲートの出力を基準電圧端子に入力し前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂを比較電圧端子に入力し比較電圧端子の電圧が基準電圧端子の電圧より大きいときに出力を有効にする差動バッファと、差動バッファの基準電圧端子とグランド間を接続するコンデンサと、リセット中にリセットされリセット中以外に差動バッファ出力が有効となるとセットされるフラグとを有し、
最初にゲインが大きくなるような設定値を前記イコライザに指示し前記出力ゲートにローレベル信号を与えるステップＤ１と、リセット状態として前記トランスファーゲートを短絡させて前記コンデンサの電圧を裏極性信号Ｂの電圧に合わせるステップＤ２と、リセット状態を解除し前記トランスファーゲートを切断して前記コンデンサの電圧を保持し、前記出力ゲートにステップ波を与えるステップＤ３と、前記フラグがセットされれば前記設定値が小さくなるように変更して前記イコライザに指示してステップＤ２に戻り、前記フラグがセットされなければ終了するステップＤ４とを実行することを特徴とするイコライザ調整方法。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路とこの伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与え、前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出し、オーバーシュートがなくなるように前記イコライザのゲインを調整することを特徴とする電子機器。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路とこの伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与える動作Ｃ１と、前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出する動作Ｃ２と、オーバーシュートを検出した場合に前記イコライザのゲインを小さくして動作Ｃ１に戻る動作Ｃ３とを、オーバーシュートが検出されなくなるまで繰り返すことを特徴とする電子機器。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路とこの伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂを入力としリセット中は出力と短絡しリセット中以外は出力と切断するトランスファーゲートと、トランスファーゲートの出力を基準電圧端子に入力し前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂを比較電圧端子に入力し比較電圧端子の電圧が基準電圧端子の電圧より大きいときに出力を有効にする差動バッファと、差動バッファの基準電圧端子とグランド間を接続するコンデンサと、リセット中にリセットされリセット中以外に差動バッファ出力が有効となるとセットされるフラグとを有し、
最初にゲインが大きくなる設定値を前記イコライザに指示し前記出力ゲートにローレベル信号を与える動作Ｄ１と、リセット状態として前記トランスファーゲートを短絡させて前記コンデンサの電圧を裏極性信号Ｂの電圧に合わせる動作Ｄ２と、リセット状態を解除し前記トランスファーゲートを切断して前記コンデンサの電圧を保持し、前記出力ゲートにステップ波を与える動作Ｄ３と、前記フラグがセットされれば前記設定値が小さくなるように変更して前記イコライザに指示して動作Ｄ２に戻り、前記フラグがセットされなければ終了する動作Ｄ４とを実行することを特徴とする電子機器。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路と接続し、この伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与え、前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出し、オーバーシュートがなくなるように前記イコライザのゲインを調整することを特徴とする電子機器。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路と接続し、この伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂのハイレベル電圧をコンデンサに保持させた状態で、前記出力ゲートにステップ波を与える動作Ｃ１と、前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂのハイレベル電圧を前記コンデンサに保持させた電圧と比較することにより正極性信号Ｂのオーバーシュートを検出する動作Ｃ２と、オーバーシュートを検出した場合に前記イコライザのゲインを小さくして動作Ｃ１に戻る動作Ｃ３とを、オーバーシュートが検出されなくなるまで繰り返すことを特徴とする電子機器。
伝送信号を出力ゲートにより正極性信号Ａとこの正極性信号Ａを反転した信号である裏極性信号Ａにして伝送する伝送路と接続し、この伝送路に接続されたイコライザとこのイコライザを調整するイコライザ調整回路を有する電子機器であって、
前記イコライザ調整回路は、前記裏極性信号Ａをゲイン調整して前記イコライザから出力される裏極性信号Ｂを入力としリセット中は出力と短絡しリセット中以外は出力と切断するトランスファーゲートと、トランスファーゲートの出力を基準電圧端子に入力し前記正極性信号Ａをゲイン調整して前記イコライザから出力される正極性信号Ｂを比較電圧端子に入力し比較電圧端子の電圧が基準電圧端子の電圧より大きいときに出力を有効にする差動バッファと、差動バッファの基準電圧端子とグランド間を接続するコンデンサと、リセット中にリセットされリセット中以外に差動バッファ出力が有効となるとセットされるフラグとを有し、
最初にゲインが大きくなる設定値を前記イコライザに指示し前記出力ゲートにローレベル信号を与える動作Ｄ１と、リセット状態として前記トランスファーゲートを短絡させて前記コンデンサの電圧を裏極性信号Ｂの電圧に合わせる動作Ｄ２と、リセット状態を解除し前記トランスファーゲートを切断して前記コンデンサの電圧を保持し、前記出力ゲートにステップ波を与える動作Ｄ３と、前記フラグがセットされれば前記設定値が小さくなるように変更して前記イコライザに指示して動作Ｄ２に戻り、前記フラグがセットされなければ終了する動作Ｄ４とを実行することを特徴とする電子機器。