CN112148654A - 调整时钟信号的时钟沿的方法及电路 - Google Patents

调整时钟信号的时钟沿的方法及电路 Download PDF

Info

Publication number
CN112148654A
CN112148654A CN201910564980.0A CN201910564980A CN112148654A CN 112148654 A CN112148654 A CN 112148654A CN 201910564980 A CN201910564980 A CN 201910564980A CN 112148654 A CN112148654 A CN 112148654A
Authority
CN
China
Prior art keywords
clock
time axis
signal
clock signal
correctly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910564980.0A
Other languages
English (en)
Inventor
杜小洪
张昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunplus Technology Co Ltd
Original Assignee
Sunplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunplus Technology Co Ltd filed Critical Sunplus Technology Co Ltd
Priority to CN201910564980.0A priority Critical patent/CN112148654A/zh
Priority to US16/884,052 priority patent/US20200412349A1/en
Publication of CN112148654A publication Critical patent/CN112148654A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种调整时钟信号的时钟沿的方法，所述方法包括传输端发送第一组传输封包给接收端；执行检查操作以检查至少所述第一组传输封包是否正确地被接收；根据至少所述检查操作的结果以求得第一时间轴边界及求得第二时间轴边界；根据所述第一时间轴边界及所述第二时间轴边界求得时钟沿调整值；根据所述时钟沿调整值调整所述时钟沿。

Description

调整时钟信号的时钟沿的方法及电路
技术领域
本发明涉及调整时钟信号的时钟沿的方法及电路，具体涉及求得时间轴边界从而据以求得时钟沿调整值，以调整所述时钟沿的方法及电路。
背景技术
当两个制程或操作速度不同的芯片透过引线键合(wire bond)连接，而形成系统级封装(SiP)时，两芯片之间有高速并行的数字交互界面。若根据信号的方向而将两芯片定义为传输端及接收端，则数字交互接口可位于传输端及接收端之间。透过数字交互接口传输的内容，可包括数据数据及时钟信号。由于制程、电压、温度(也就是PVT)或其他因素的影响，当时钟信号由传输端传送到接收端，再经过时钟树(clock tree)电路，接收端的数字电路组件所接收的时钟信号及理想的时钟信号之间，将有不预期的相位差，造成接收端的数字电路无法正确地采样及接收数据，从而无法正确地操作。
发明内容
实施例提供一种调整时钟信号的时钟沿的方法，所述方法包括传输端发送第一组传输封包给接收端；执行检查操作以检查至少所述第一组传输封包是否正确地被接收；根据至少所述检查操作的结果以求得第一时间轴边界及求得第二时间轴边界；根据所述第一时间轴边界及所述第二时间轴边界求得时钟沿调整值；及根据所述时钟沿调整值调整所述时钟沿。
实施例提供一种调整时钟信号的时钟沿的电路，所述电路包括逆变器，第一多路器，延迟单元，第二多路器，及控制单元。所述逆变器用以取反时钟信号以产生反向时钟信号，包括输入端用以接收所述时钟信号，及输出端。所述第一多路器，包括第一端用以接收所述时钟信号，第二端耦接于所述逆变器的所述输出端，选择端用以接收第一选择信号，及输出端用以根据所述第一选择信号输出所述时钟信号或所述反向时钟信号。所述延迟单元，包括输入端耦接于所述第一多路器的所述输出端，第一输出端用以输出第一延迟时钟信号，第二输出端用以输出第二延迟时钟信号，及第三输出端用以输出第三延迟时钟信号，其中所述第一延迟时钟信号是将触发器正确地接收数据所用的存储时钟信号延迟预定值而产生，所述第二延迟时钟信号是将所述第一延迟时钟信号再延迟半个所述预定值而产生，及所述第三延迟时钟信号是将所述第一延迟时钟信号少延迟半个所述预定值而产生。所述第二多路器，包括第一端耦接于所述第一多路器的所述输出端，第二端耦接于所述延迟单元的所述第一输出端，第三端耦接于所述延迟单元的所述第二输出端，第四端耦接于所述所述延迟单元的所述第三输出端，选择端用以接收第二选择信号，及输出端耦接于所述触发器的时钟端。所述控制单元，包括输入端用以接收激活信号，第一输出端耦接于所述第一多路器的所述选择端及用以输出所述第一选择信号，及第二输出端耦接于所述第二多路器的所述选择端及用以输出所述第二选择信号。
附图说明
图1为实施例中，传输端及接收端的电路示意图。
图2为图1的实施例的信号示意图。
图3为图2的信号经调整表示于时钟信号的一个周期的示意图。
图4为实施例中，用以调整时钟信号的时钟沿的方法的流程图。
图5为图4的实施例的细节流程图。
图6为图4的实施例的细节流程图。
图7到图10是不同实施例中，使用图4到图6的步骤，求得第一时间轴边界及第二时间轴边界的举例示意图。
图11是图1的实施例中，传输端及接收端之间发送封包的状态示意图。
图12为实施例中，可调整时钟信号的时钟沿的电路的示意图。
其中，附图标记说明如下：
110 传输端
120 接收端
155 界面
PADdata1，PADdata2 数据引脚
PADclk1，PADclk2 时钟引脚
Cd1，Cc1，Cd2，Cc2 电路
Ctree 时钟树电路
DATA_P1，DATA_N1，DATA_P2，DATA_N2 数据
DFF1，DFF2 触发器
Sd，Sd’ 数据信号
Sclk，Sclk’ 时钟信号
Sclk” 反向时钟信号
DEL1，DEL2 延迟
BL1，BR1，BL2，BR2，BLm，BRm，Bs 时钟沿
W 窗
400 方法
410，415，420，425，430，440，450，505，510， 步骤
520，530，540，550，562，566，568，580，605，
610，620，630，640，650，662，666，668，680
PT，PT1，PT2，PT3，PT4 传输封包
Bsopt 优化时钟沿位置
Ev 时钟沿调整值
BR 第一时间轴边界
BL 第二时间轴边界
DR 第一时间轴方向
P0 原位置
DL 第二时间轴边界
P1，P1’ 第一更新位置
P2，P2’ 第二更新位置
P3，P3’ 第三更新位置
P4，P4’ 第四更新位置
X 预定值
A11，A12，A13，A14，A15，A16，A17，A18， 状态
A19，B11，B12，B13，B14，B15，B16，B17，
B18，B19
PTSTART，PTSTART’ 开始封包
PTDATA，PTDATA’ 数据封包
PTEND，PTEND’ 结束封包
1200 电路
1210 逆变器
1220 第一多路器
1230 延迟单元
1240 第二多路器
1250 控制单元
1288 事件监控器
SSEL1 第一选择信号
SSEL2 第二选择信号
SDELAY1 第一延迟时钟信号
SDELAY2 第二延迟时钟信号
SDELAY3 第三延迟时钟信号
SACT 激活信号
具体实施方式
图1为实施例中，传输端110及接收端120的电路示意图。图2为图1的实施例的信号示意图。如图1所示，传输端110及接收端120可例如为(但不限于)两芯片。图1中，触发器DFF1输出的数据可通过电路Cd1，时钟信号可通过电路Cc1。传输端110的触发器DFF1发送的数据信号Sd，可透过数据引脚PADdata1传送到接收端120的数据引脚PADdata2，其中，数据信号Sd可例如包括数据DATA_P1，DATA_N1，DATA_P2及DATA_N2等。传输端110发送的时钟信号Sclk可透过时钟引脚PADclk1传送到接收端120的时钟引脚PADclk2。传输端110及接收端120之间的界面155可为数字交互界面。如图1所示，由于数据信号Sd经过接收端120的电路Cd2才到达触发器DFF2的数据端，且时钟信号Sclk经过电路Cc2及时钟树电路Ctree才到达触发器DFF2的时钟端，因此到达触发器DFF2时，信号的相位已改变。其中，触发器DFF2的数据端可接收数据信号Sd’，且触发器DFF2的时钟端可接收时钟信号Sclk’。
数据信号Sd，时钟信号Sclk，数据信号Sd’，时钟信号Sclk’的相位可如图2所示。其中，数据信号Sd及时钟信号Sclk的信号沿可为对齐，但因为到达触发器DFF2时，信号的相位已改变，故数据信号Sd’及数据信号Sd之间有延迟DEL1，时钟信号Sclk’及时钟信号Sclk之间有延迟DEL2。图3为图2的信号经调整表示于时钟信号Sclk的一个周期的示意图。如图3所示，为了使触发器DFF2可正确地取样接收数据信号Sd’，关于时钟信号Sclk’的可允许的时钟沿，在最左边时可为时钟沿BL1(例如上升沿)及时钟沿BR1(例如下降沿)，而在最右边时可为时钟沿BL2(例如上升沿)及时钟沿BR2(例如下降沿)。在此，时间轴上，时间为由左到右。如果时钟信号Sclk’的左时钟沿在时钟沿BL1的左侧且时钟信号Sclk’的右时钟沿在时钟沿BR1的左侧，触发器DFF2可能发生建立时间违例(setup time violation)。如果时钟信号Sclk’的左时钟沿在时钟沿BL2的右侧且时钟信号Sclk’的右时钟沿在时钟沿BR2的右侧，触发器DFF2可能发生保持时间违例(hold time violation)。
换句话说，时钟信号Sclk’的左时钟沿应位于时钟沿BL1及BL2之间的窗(window)内，时钟信号Sclk’的右时钟沿应位于时钟沿BR1及BR2之间的窗内。因此，如图3所示，对于时钟信号Sclk’而言，时钟信号Sclk’的左时钟沿的左边界为BL1，右边界为BL2。时钟信号Sclk’的右时钟沿的左边界为BR1，右边界为BR2。
因此，时钟信号Sclk’的两时钟沿的最佳位置可为时钟沿BLm(例如上升沿)及时钟沿BRm(例如下降沿)，其中，时钟沿BLm位于时钟沿BL1及BL2的中间点，时钟沿BRm位于时钟沿BR1及BR2的中间点。当时钟信号Sclk’的两时钟沿位于时钟沿BLm及BRm时，时钟信号Sclk’可承受的误差最大，也就是说，即使因为制程、温度、电压或其他因素造成时钟信号Sclk’的相位移动，触发器DFF2取样失败的概率也比较低。
在图3的例子中，时钟信号Sclk及Sclk’的周期为2.5纳秒(ns)，半周期为1.25纳秒，触发器DFF2的建立时间(setup time)为225皮秒(ps)，保持时间(hold time)为225皮秒，因此，时钟沿BL1到BL2之间的窗可为800皮秒。以上的数字只是举例，并不是用以限定实施例。
由上文可知，若可求得对应于时钟信号Sclk’的时钟沿的窗其位于时间轴的左边界及右边界，并据以调整时钟信号Sclk’，则可降低错误取样的概率，且可改善整体电路对于时钟信号发生误差的承受能力。因此，实施例提供了方法以求得上述的左边界及右边界。图4为实施例中，用以调整时钟信号Sclk’的时钟沿Bs的方法400的流程图。图5及图6为图4的实施例的细节流程图。
以图1的电路为例，方法400可包括以下步骤。
步骤410：传输端110发送第一组传输封包PT1给接收端120；
步骤415：执行检查操作以检查第一组传输封包PT1是否正确地被接收端120接收；
步骤420：传输端110发送第二组传输封包PT2给接收端120；
步骤425：执行检查操作以检查第二组传输封包PT2是否正确地被接收端120接收；
步骤430：根据至少检查操作的结果以求得第一时间轴边界BR及求得第二时间轴边界BL；
步骤440：根据第一时间轴边界BR及第二时间轴边界BL求得时钟沿调整值Ev；及
步骤450：根据时钟沿调整值Ev调整时钟信号Sclk’的时钟沿Bs。
在本文的举例中，图4提到的第一时间轴边界BR可为(但不限于)右边界，第二时间轴边界BL可为(但不限于)左边界，其中，时间在时间轴上是由左侧往右侧，然而，这只是举例以便于说明，并非用以限制实施例。又举例来说，如果触发器DFF2是在时钟信号Sclk’的时钟沿Bs执行采样，则所求得的第一时间轴边界BR及第二时间轴边界BL可用于调整时钟沿Bs。
图5是图4的实施例中，步骤410到430求得第一时间轴边界BR的流程图。第一时间轴边界BR可如以下步骤而求得。
步骤505：存储时钟沿Bs的位置；
步骤510：将时钟沿Bs往第一时间轴方向DR移动预定值X以调整时钟信号Sclk’；
步骤520：传输端110发送一组传输封包PT到接收端120；
步骤530：执行检查操作，以检查接收端120是否正确地接收传输封包PT？若是，进入步骤540；若否，进入步骤566；
步骤540：存储时钟沿Bs的位置；
步骤550：检查预定值X是否为最小精度值？若是，进入步骤580；若否，进入步骤562；
步骤562：以半个预定值X(也就是X/2)取代预定值X；进入步骤510；
步骤566：检查预定值X是否为最小精度值？若是，进入步骤580；若否，进入步骤568；
步骤568：将时钟沿Bs往第二时间轴方向DL移动半个预定值X(也就是X/2)以调整时钟信号Sclk’；进入步骤520；及
步骤580：将存储的时钟沿Bs的位置作为第一时间轴边界BR。
其中，若传输封包PT传送了n次，第(n-1)次发送的传输封包PT可为上述的第一组传输封包PT1，第n次发送的传输封包PT可为上述的第二组传输封包PT2，n是大于1的正整数。在图7到图10的例子中，n为4，但这只是举例，不是用以限制实施例。
图6是图4的实施例中，步骤410到430求得第二时间轴边界BL的流程图。第二时间轴边界BL可如以下步骤而求得。
步骤605：存储时钟沿Bs的位置；
步骤610：将时钟沿Bs往第二时间轴方向DL移动预定值X以调整时钟信号Sclk’；
步骤620：传输端110发送一组传输封包PT到接收端120；
步骤630：执行检查操作，以检查接收端120是否正确地接收传输封包PT？若是，进入步骤640；若否，进入步骤666；
步骤640：存储时钟沿Bs的位置；
步骤650：检查预定值X是否为最小精度值？若是，进入步骤680；若否，进入步骤662；
步骤662：以半个预定值X(也就是X/2)取代预定值X；进入步骤610；
步骤666：检查预定值X是否为最小精度值？若是，进入步骤680；若否，进入步骤668；
步骤668：将时钟沿Bs往第一时间轴方向DR移动半个预定值X(也就是X/2)以调整时钟信号Sclk’；进入步骤620；及
步骤680：将存储的时钟沿Bs的位置作为第二时间轴边界BL。
其中，若传输封包PT传送了k次，第(k-1)次发送的传输封包PT可为上述的第一组传输封包PT1，第k次发送的传输封包PT可为上述的第二组传输封包PT2，k是大于1的正整数。在图7到图10的例子中，k为4，但这只是举例，不是用以限制实施例。由于图6的步骤是要寻找位于第二时间轴方向DL(如图7到图10的左方向)的第二时间轴边界BL，故在步骤605，可根据触发器DFF2采样数据信号Sd’使用的时钟沿为上升沿或下降沿，选择性地取反时钟沿Bs的相位。
图4到图6所述的封包，可对应于触发器DFF2接收的数据信号Sd’。图7到图10是不同实施例中，使用图4到图6的步骤，求得第一时间轴边界BR及第二时间轴边界BL的举例示意图。图7到图10中的时钟信号Sclk’可具有周期2T。
在图7中，原时钟沿Bs位于数据信号Sd’的窗W的最左侧。若时钟沿Bs位于窗W内，则时钟信号Sclk’可正确地接收及采样数据信号Sd’而不至于违反建立时间违例及保持时间违例。因此，在图7的例子中，时钟沿Bs可以往第一时间轴方向DR(如右方向)调整，但不可往第二时间轴方向DL(如左方向)调整。为了求得时钟沿Bs可允许的第一时间轴边界BR(如右边界)，可根据图5的流程，如下操作。
首先，可先如步骤505，存储时钟沿Bs的原位置P0，再如步骤510将时钟沿Bs由原味置P0移动预定值X到第一更新位置P1，此时，X＝T/2。
当时钟沿Bs位于第一更新位置P1，如步骤520，传输端110可发送第一组传输封包PT1给接收端120。如步骤530，可检查接收端120是否正确地接收第一组传输封包PT1，如图7所示，因为当时钟沿Bs位于第一更新位置P1时，仍在窗W内，因此，接收端120应可正确地接收及采样第一组传输封包PT1。因此，如步骤540，可存储时钟沿Bs此时的位置，也就是第一更新位置P1。然后，可如步骤550，检查此时的预定值X(也就是T/2)是否为最小精度值。在这个例子中，最小精度值为T/16，因此，当前的预定值X(也就是T/2)还不是最小精度值，故可如步骤562，使用半个预定值X(也就是X/2，亦即T/4)取代预定值X，并进入步骤520。
这时，时钟沿Bs可从第一更新位置P1被移动到第二更新位置P2，传输端110可发送第二组传输封包PT2给接收端120，从而如步骤530，检查接收端120是否正确地接收第二组传输封包PT2。
由于时钟沿Bs位于第二更新位置P2时，仍在窗W内，所以此时检查接收端120应可正确地接收第二组传输封包PT2，又，此时的预定值X(也就是T/4)还不是最小精度值(也就是T/16)，故如步骤540，可存储时钟沿Bs此时的位置，也就是第二更新位置P2。又，如步骤550、562及510，时钟沿Bs可被往第一时间轴方向DR(如右方向)，移动T/8到第三更新位置P3。
当时钟沿Bs位于第三更新位置P3，可如步骤520，传输端110可发送第三组传输封包PT3给接收端120。然而，如图7所示，因为第三更新位置P3已经不位于窗W内，故此时接收端120无法正确地接收第三组传输封包PT3。因此，此时的时钟沿Bs的位置不被存储。又，此时的预定值T/8还不是最小精度值，故如步骤530、566及568所示，时钟沿Bs可往第二时间轴方向DL(如左方向)移动半个预定值(在这个例子中，也就是T/16)以调整时钟信号Sclk’，于是，时钟沿Bs可从第三更新位置P3移动到第四更新位置P4。
然后，可如步骤520，传输端110可发送第四组传输封包PT4，从而如步骤530检查接收端120是否正确地接收第四组传输封包PT4。如图7所示，当时钟沿Bs位于第四更新位置P4，时钟沿Bs不在窗W内。因此，当时钟沿Bs位于第四更新位置P4时，步骤530中，检查操作的结果可为第四组传输封包PT4无法被正确地接收，故可进入步骤566，而不存储时钟沿Bs的位置。又，此时的预定值X经过前三次的更新，已经是T/16，也就是最小精度值，故步骤566的结果可为「是」。因此，可进入步骤580。
如上述，当时钟沿Bs位于第二更新位置P2时，接收端120可正确地接收封包，所以第二更新位置P2被存储，但是，当时钟沿Bs位于第三更新位置P3及第四更新位置P4时，接收端120无法正确地接收封包，故第三更新位置P3及第四更新位置P4不被存储。因此，在步骤580中，最近一次被存储的时钟沿Bs的位置，是第二更新位置P2，可将第二更新位置P2作为第一时间轴边界BR。
换句话说，图5的流程，如上举例，当寻找时钟沿Bs可允许的第一时间轴边界(如右边界)时，可先将时钟沿Bs往右移动预定值X，并发送封包，如果封包可被正确接收且预定值X不是最小精度值，则时钟沿Bs可再往右X/2。如果封包不能被正确接收且预定值X不是最小精度值，则时钟沿Bs可往左回调X/2。在以上的举例中，预定值X在不同的步骤中，可依序为T/2，T/4，T/8及T/16，当预定值X为T/16，则预定值X已是最小精度值，就可停止流程。
图6的步骤可用以求得时钟沿Bs可允许的第二时间轴边界BL(例如左边界)。图6原理与图5相似，只是方向不同。如上述，可选择性地取反时钟沿Bs的相位。
根据图6的流程，在图7的例子中，可先存储时钟沿Bs的原位置P0，并将时钟沿Bs从原位置P0移动预定值X(也就是T/2)到第一更新位置P1’，此时因时钟沿Bs不在窗W内，所以接收端120无法正确地接收传输端110发送的封包，也因此，就不存储时钟沿Bs的位置。
因无法正确地接收传输端110发送的封包，故可将时钟沿Bs从第一更新位置P1’往回移动更新的预定值X(也就是T/4)到第二更新位置P2’，此时因时钟沿Bs不在窗W内，所以接收端120无法正确地接收传输端110发送的封包，故也不存储时钟沿Bs的位置。
因无法正确地接收传输端110发送的封包，故可再将时钟沿Bs从第二更新位置P2’往回移动更新的预定值X(也就是T/8)到第三更新位置P3’，此时因时钟沿Bs不在窗W内，故接收端120还是无法正确地接收传输端110发送的封包，也不存储时钟沿Bs的位置。
因无法正确地接收传输端110发送的封包，故可再将时钟沿Bs从第三更新位置P3’往回移动更新的预定值X(也就是T/16)到第四更新位置P4’，此时因时钟沿Bs不在窗W内，故接收端120还是无法正确地接收传输端110发送的封包，也不存储时钟沿Bs的位置。因为此时的预定值X已经是最小精度值，所以如步骤680，可用最近一次存储的时钟沿Bs的位置作为第二时间轴边界BL(如左边界)。在图7的例子中，就是原位置P0。
如图4的步骤440及450所述，可根据第一时间轴边界BR及第二时间轴边界BL求得时钟沿调整值Ev，并据以调整时钟沿Bs。在图7的例子中，经图5及图6的步骤，可求得时钟沿Bs可允许的第一时间轴边界BR为第二更新位置P2，且时钟沿Bs可允许的第二时间轴边界BL为原位置P0。又如图3所述，时钟沿Bs的最佳位置可为(但不限于)第一时间轴边界BR及第二时间轴边界BL的中间点，故如图7所示，可先求得时钟沿调整值Ev，再据以将时钟沿Bs调整到优化时钟沿位置Bsopt，其中优化时钟沿位置Bsopt可为第一时间轴边界BR及第二时间轴边界BL的中间点。若以数学式表示，则图7的时钟沿调整值Ev可表示为数学式(eq-1)：
Ev＝(BR+BL)÷2＝((T/2+T/4)-0)÷2＝3T/8…(eq-1)；
当时钟沿Bs被移到优化时钟沿位置Bsopt，则时钟沿Bs可实上位于窗W的中间点，就较可抵抗非预期因素导致的时钟信号的变化，非预期因素可例如制程、电压、温度等。
图8到图10的例子中，求得第一时间轴边界BR及第二时间轴边界BL的步骤与图7相似，也可依照图5及图6的步骤，在此简述如下。其中，举例来说，第一时间轴方向DR为右方向，第二时间轴方向DL为左方向。
图8中，可先将时钟沿Bs从原位置往右移动预定值X(也就是T/2)到第一更新位置P1。由于接收端120无法正确接收封包，故可将时钟沿Bs从第一更新位置P1往左移动更新的预定值X(也就是T/4)到第二更新位置P2。由于接收端120还是无法正确接收封包，故可将时钟沿Bs从第二更新位置P2往左移动更新的预定值X(也就是T/8)到第三更新位置P3。由于接收端120还是无法正确接收封包，故可将时钟沿Bs从第三更新位置P3往左移动更新的预定值X(也就是T/16)到第四更新位置P4。此时，预定值X已为最小精度值，故第一时间轴边界BR可为原位置P0。
关于图8的第二时间轴边界BL，可选择性地取反时钟沿Bs的相位，将时钟沿Bs往左移动T/2到第一更新位置P1’。由于第一更新位置P1’位于窗W内，故接收端120可正确地接收封包，故可存储第一更新位置P1’，并将时钟沿Bs再往左移动T/4到第一更新位置P2’。由于第二更新位置P2’位于窗W内，故接收端120可正确地接收封包，故可存储第二更新位置P2’，并将时钟沿Bs再往左移动T/8到第一更新位置P3’。由于第三更新位置P3’不位于窗W内，故接收端120无法正确地接收封包，故不存储第三更新位置P3’，并将时钟沿Bs从第三更新位置P3’往右移动T/16到第四更新位置P4’。由于第四更新位置P4’不位于窗W内，故接收端120无法正确地接收封包，故不存储第四更新位置P4’，且因此时的预定值X为T/16，已为最小精度值，故将上一次存储的第二更新位置P2’可为第二时间轴边界BL。
在图8中，若用数学式表示时钟沿调整值Ev，则可表示为数学式(eq-2)：
Ev＝(BR+BL)÷2＝(0–(T/2+T/4))÷2＝-3T/8…(eq-2)；
其中，负号可表示往第二时间轴方向DL(例如左方向)，故可将时钟沿Bs往左3T/8移动到优化时钟沿位置Bsopt。
图9中，关于第一时间轴边界BR，可如图5的步骤，将时钟沿Bs由原位置P0依序移动到第一更新位置P1、第二更新位置P2、第三更新位置P3及第四更新位置P4，其中，当时钟沿Bs位于第一更新位置P1及第四更新位置P4时，封包无法被正确地接收。当时钟沿Bs位于第二更新位置P2及第三更新位置P3时，封包可被正确地接收。因此，可用最后一次存储的位置，也就是第三更新位置P3，作为图9的第一时间轴边界BR。又，关于第二时间轴边界BL，可选择性地取反时钟沿Bs的相位，并如图6的步骤，将时钟沿Bs由原位置P0依序移动到第一更新位置P1’、第二更新位置P2’、第三更新位置P3’及第四更新位置P4’。其中，当时钟沿Bs位于第一更新位置P1’及第四更新位置P4’时，封包无法被正确地接收。当时钟沿Bs位于第二更新位置P2’及第三更新位置P3’时，封包可被正确地接收。因此，可用最后一次存储的位置，也就是第三更新位置P3’，作为图9的第二时间轴边界BL。
在图9中，若用数学式表示时钟沿调整值Ev，则可表示为数学式(eq-3)：
Ev＝(BR+BL)÷2
＝((T/2–T/4+T/8)-(T/2–T/4+T/8))÷2
＝0T…(eq-3)；
因此，可将时钟沿Bs移动0T(也就是不用移动)，以求得优化时钟沿位置Bsopt，也就是原位置P0。
图10中，关于第一时间轴边界BR，可如图5的步骤，将时钟沿Bs由原位置P0依序移动到第一更新位置P1、第二更新位置P2、第三更新位置P3及第四更新位置P4，其中，当时钟沿Bs位于第一更新位置P1、第三更新位置P3及第四更新位置P4时，封包无法被正确地接收。当时钟沿Bs位于第二更新位置P2时，封包可被正确地接收。因此，可用最后一次存储的位置，也就是第二更新位置P3，作为图9的第一时间轴边界BR。又，关于第二时间轴边界BL，可如图6的步骤，可选择性地取反时钟沿Bs的相位，将时钟沿Bs由原位置P0依序移动到第一更新位置P1’、第二更新位置P2’、第三更新位置P3’及第四更新位置P4’，其中，当时钟沿Bs位于第二更新位置P2’、第三更新位置P3’及第四更新位置P4’时，封包无法被正确地接收。当时钟沿Bs位于第一更新位置P1’时，封包可被正确地接收。因此，可用最后一次存储的位置，也就是第一更新位置P1’，作为图10的第二时间轴边界BL。
在图10中，若用数学式表示时钟沿调整值Ev，则可表示为数学式(eq-4)：
Ev＝(BR+BL)÷2
＝((T/2–T/4)–T/2)÷2
＝-T/8…(eq-4)；
因此，可将时钟沿Bs往第二时间轴方向DL移动T/8，以求得优化时钟沿位置Bsopt。
从图7到图10提供的不同的例子，可见各种情况下，求得时钟沿调整值Ev，从而调整时钟沿Bs到优化时钟沿位置Bsopt的步骤。
图11是图1的实施例中，传输端110及接收端120之间发送封包的状态示意图。图11可为一次调整时钟沿Bs时，发送封包及检查的流程。图11中，状态A11到状态A19可为传输端110的状态，状态B11到状态B19可为接收端120的状态。在状态A11及B11中，传输端110及接收端120可为空闲(idle)态。
当达到预定条件，可进入状态A12，以激活调整时钟沿Bs的调整流程。所述的预定条件可为事件监控器(event monitor)观察到预定事件，例如制程、电压、温度和/或其他事件的变化。
激活调整流程后，传输端110可发送开始封包PTSTART，接收端120可进入状态B12及B13以接收开始封包PTSTART及检查开始封包PTSTART。若接收端120在状态B13中，超过预定时段还无法得到检查开始封包PTSTART的正确结果，则可进入状态B19的超时(time out)状态，并回到状态B11的空闲态。接收端120也可选择性地进入状态B14以发送开始封包PTSTART’给传输端110，以使传输端110在状态A14检查开始封包PTSTART’。若传输端110在状态A14中，超过预定时段还无法得到检查开始封包PTSTART’的正确结果，则可进入状态A19的超时状态，并回到状态A11的空闲态。
若传输端110在状态A14中，可得到检查开始封包PTSTART’的正确结果，则传输端110可进入状态A15以传送数据封包PTDATA给接收端120，以使接收端120在状态B16检查数据封包PTDATA。若接收端120在状态B16中，超过预定时段还无法得到检查数据封包PTDATA的正确结果，则可进入状态B19的超时状态，并回到状态B11的空闲态。接收端120也可选择性地在状态B15传送数据封包PTDATA’给传输端110，以使传输端110在状态A16检查数据封包PTDATA’。若传输端110在状态A14中，超过预定时段还无法得到检查数据封包PTDATA’的正确结果，则可进入状态A19的超时状态，并回到状态A11的空闲态。
若传输端110在状态A16中，可得到检查开始封包PTSTART’的正确结果，则传输端110可进入状态A17以传送结束封包PTEND给接收端120，以使接收端120在状态B18检查结束封包PTEND。若接收端120在状态B18中，超过预定时段还无法得到检查结束封包PTEND的正确结果，则可进入状态B19的超时状态，并回到状态B11的空闲态。接收端120也可选择性地在状态B17传送结束封包PTEND’给传输端110，以使传输端110在状态A18检查结束封包PTEND’。若传输端110在状态A18中，超过预定时段还无法得到检查结束封包PTEND’的正确结果，则可进入状态A19的超时状态，并回到状态A11的空闲态。
上述的封包PT、第一组传输封包PT1到第四组传输封包PT4等每组传输封包，可包括图11提到的开始封包PTSTART、数据封包PTDATA及结束封包PTEND。如图11所示，接收端120可回传一组回传封包到传输端110，所述组回传封包可包括开始封包PTSTART’、数据封包PTDATA’及结束封包PTEND’。换句话说，传输端110可发送封包到接收端120，或者，传输端110及接收端120之间可互相发送封包以进行握手操作，从而确认接收端120的触发器DFF2可正确地接收封包及采样数据。上文中，移动时钟沿Bs后发送封包及检查封包的步骤，例如图4的步骤410到425，图5的步骤520及530，及图6的步骤620及630，可如图11的流程执行操作。
上述图1是较简化的电路，用来说明信号的关系及近似的结构。为了执行图4到图6的流程，根据实施例，可使用图12的电路，图12也只是示意图，但提供了更多细节。图12为实施例中，可调整时钟信号Sclk’的时钟沿Bs的电路1200的示意图。电路1200可包括逆变器1210，第一多路器1220，延迟单元1230，第二多路器1240，及控制单元1250。逆变器1210可用以取反时钟信号Sclk’以产生反向时钟信号Sclk”，逆变器1210可包括输入端用以接收时钟信号Sclk’，及输出端用以输出反向时钟信号Sclk”。第一多路器1220可包括第一端用以接收时钟信号Sclk’，第二端耦接于逆变器1210的第二端，选择端用以接收第一选择信号SSEL1，及输出端用以根据第一选择信号SSEL1输出时钟信号Sclk’或反向时钟信号Sclk”。延迟单元1230可包括输入端及至少第一输出端到第三输出端，其中输入端可耦接于第一多路器1210的输出端，第一输出端可用以输出第一延迟时钟信号SDELAY1，第二输出端可用以输出第二延迟时钟信号SDELAY2，及第三输出端可用以输出第三延迟时钟信号SDELAY3。第一延迟时钟信号SDELAY1可为将触发器DFF2正确地接收数据时所用的存储时钟信号再多延迟预定值X而产生。第二延迟时钟信号SDELAY2可为将第一延迟时钟信号SDELAY1多延迟半个所述预定值X(也就是X/2)而产生。第三延迟时钟信号SDELAY3可为将第一延迟时钟信号SDELAY1少延迟半个预定值X(也就是X/2)而产生。第二多路器1240可包括第一端耦接于第一多路器1220的输出端，第二端耦接于延迟单元1230的第一输出端，第三端耦接于延迟单元1230的第二输出端，第四端耦接于延迟单元1230的第三输出端，选择端用以接收第二选择信号SSEL2，及输出端耦接于触发器DFF2的时钟端。控制单元1250可包括输入端用以接收激活信号SACT，第一输出端耦接于第一多路器1220的选择端及用以输出第一选择信号SSEL1，及第二输出端耦接于第二多路器1240的选择端及用以输出第二选择信号SSEL2。
如图12所示，激活信号SACT可由事件监控器1288提供。控制单元1250可执行上述图4到图6的步骤。如图12所示，延迟单元1230可包括多个串接的延迟缓冲器，从而提供不同延迟的信号。第二选择信号SSEL2可为包括多个比特的信号，从而可选择两个以上的信号。控制单元1250可执行图4到图6的流程。根据实施例，如图4到图6的流程，控制单元1250可设定第一选择信号SSEL1及第二选择信号SSEL2使触发器DFF2的时钟端接收第一延迟时钟信号SDELAY1。若触发器DFF2的时钟端接收第一延迟时钟信号SDELAY1时可正确地接收数据，控制单元1250可设定第一选择信号SSEL1及第二选择信号SSEL2使触发器DFF2的时钟端接收第二延迟时钟信号SDELAY2。若触发器DFF2的时钟端接收第一延迟时钟信号SDELAY1时无法正确地接收数据，控制单元1250可设定第一选择信号SSEL1及第二选择信号SSEL2使触发器DFF2的时钟端接收第三延迟时钟信号SDELAY3。根据实施例，可有以下情况1至情况4。
情况1：图12中，若触发器DFF2的时钟端接收第一延迟时钟信号SDELAY1及第二延迟时钟信号SDELAY2时都可正确地采样数据，且半个预定值X(也就是X/2)已是最小精度值，控制单元1250可设定对应于第二延迟时钟信号SDELAY2的时钟沿为时间轴边界。
情况2：图12中，若触发器DFF2的时钟端接收第一延迟时钟信号SDELAY1时无法正确地采样数据，但接收第二延迟时钟信号SDELAY2可正确地采样数据，且半个预定值X(也就是X/2)已是最小精度值，控制单元1250可设定对应于第三延迟时钟信号SDELAY3的时钟沿为时间轴边界。
情况3：图12中，若触发器DFF2的时钟端接收第一延迟时钟信号SDELAY1及第三延迟时钟信号SDELAY3时都无法正确地采样数据，且半个预定值X(也就是X/2)已是最小精度值，控制单元1250可设定对应于触发器DFF2最近一次可正确地采样数据的存储时钟信号的时钟沿为时间轴边界。根据实施例，所述最近一次可正确地采样数据的存储时钟信号的时钟沿的位置，可为触发器DFF2还没接收第一延迟时钟信号SDELAY1及第三延迟时钟信号SDELAY3之前，所接收的时钟信号的时钟沿的原位置。
情况4：图12中，若触发器DFF2的时钟端接收第一延迟时钟信号SDELAY1时可正确地采样数据，但接收第二延迟时钟信号SDELAY2无法正确地采样数据，且半个预定值X(也就是X/2)已是最小精度值，控制单元1250可设定对应于第一延迟时钟信号SDELAY1的时钟沿为时间轴边界。
上述的情况1到情况4的原理可如图4到图6所述，故不重复描述。上述的时间轴边界可为上文的第一时间轴边界BR及第二时间轴边界BL，故可根据求得的时间轴边界，算出时钟沿调整值Ev，从而调整时钟信号Sclk’的时钟沿Bs。上文的举例中，延迟单元1230可提供第一延迟信号SDELAY1到第三延迟信号SDELAY3，但若增加延迟单元1230内的延迟缓冲器的个数，则延迟单元1230可提供更多具有不同延迟程度的延迟信号。
关于逆变器1220，当时钟信号Sclk’被逆变器1220取反后，再被延迟单元1230延迟，可实质上达到相位往前(也就是往第二时间轴方向DL)移动的效果。举例来说，如图8的例子，根据数学式(eq-2)，时钟沿调整值Ev为-3T/8，因此，在图12的电路中，控制单元1250可设定第一选择信号SSEL1及第二选择信号SSEL2，使第一多路器1220输出反向时钟信号Sclk”，再使第二多路器1240输出延迟5T/8的信号，则可产生延迟-3T/8的信号。
同理，如图10的例子，在图12的电路中，控制单元1250可设定第一选择信号SSEL1及第二选择信号SSEL2，使第一多路器1220输出反向时钟信号Sclk”，再使第二多路器1240输出延迟7T/8的信号，则可产生延迟-T/8的信号。
如图12所示，由于传输端110及接收端120可为双向传输，故传输端110也可具有相似于电路1200的电路，以调整及优化触发器DFF1的时钟端接收的信号，因原理相似，故不重复描述。
总的来说，实施例提供的方法及电路，可自动响应关于芯片的参数变化的事件，可将时钟信号的时钟沿位置加以优化。根据实施例，可使用数字电路来求得优化的时钟沿位置，且可避免使用复杂且极耗计算资源的软件算法、还可避免使用较复杂但可靠性较低的制程电压温度(PVT)传感器来优化时钟沿位置。因此，可行性及电路可靠性都能被改善。本发明对于减少本领域的问题，有所帮助。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (19)

1.一种调整时钟信号的时钟沿的方法，其特征在于，所述方法包括：
传输端发送第一组传输封包给接收端；
执行检查操作以检查至少所述第一组传输封包是否正确地被接收；
根据至少所述检查操作的结果以求得第一时间轴边界及求得第二时间轴边界；
根据所述第一时间轴边界及所述第二时间轴边界求得时钟沿调整值；及
根据所述时钟沿调整值调整所述时钟沿。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
所述接收端发送一组回传封包给所述传输端；
其中，执行所述检查操作以检查至少所述第一组传输封包是否正确地被接收，包括：
执行所述检查操作以检查所述第一组传输封包及所述组回传封包是否正确地被接收。
3.如权利要求1所述的方法，其特征在于，所述方法还包括所述传输端发送第二组传输封包给所述接收端，执行所述检查操作还包括检查所述第二组传输封包是否正确地被接收；
其中，根据所述检查操作的所述结果以求得所述第一时间轴边界包括：
将所述时钟沿往第一时间轴方向移动预定值，以使所述时钟沿移到第一更新位置；
当所述时钟沿位于所述第一更新位置，发送所述第一组传输封包；
检查所述第一组传输封包是否正确地被接收；
当所述第一组传输封包正确地被接收，将所述时钟沿从所述第一更新位置往所述第一时间轴方向移动半个所述预定值到第二更新位置；
当所述时钟沿在所述第二更新位置，所述传输端发送所述第二组传输封包给所述接收端；及
检查所述第二组传输封包是否正确地被接收。
4.如权利要求3所述的方法，其特征在于，根据所述检查操作的所述结果以求得所述第一时间轴边界还包括：
检查半个所述预定值是否为最小精度值；及
当所述第二组传输封包无法正确地被接收，且半个所述预定值是最小精度值，将所述第一更新位置设为所述第一时间轴边界。
5.如权利要求1所述的方法，其特征在于：
所述方法还包括所述传输端发送第二组传输封包给所述接收端，执行所述检查操作还包括检查所述第二组传输封包是否正确地被接收；
其中，根据所述检查操作的所述结果以求得所述第一时间轴边界包括：
将所述时钟沿往第一时间轴方向移动预定值，以使所述时钟沿移到第一更新位置；
当所述时钟沿位于所述第一更新位置，发送所述第一组传输封包；
检查所述第一组传输封包是否正确地被接收；
当所述第一组传输封包无法正确地被接收，将所述时钟沿从所述第一更新位置往第二时间轴方向移动半个所述预定值到第二更新位置；
当所述时钟沿在所述第二更新位置，所述传输端发送所述第二组传输封包给所述接收端；及
检查所述第二组传输封包是否正确地被接收。
6.如权利要求5所述的方法，其特征在于，根据所述检查操作的所述结果以求得所述第一时间轴边界还包括：
检查半个所述预定值是否为最小精度值；及
当所述第二组传输封包无法正确地被接收，且半个所述预定值是最小精度值，将所述时钟沿的原位置设为所述第一时间轴边界。
7.如权利要求3或5所述的方法，其特征在于，根据所述检查操作的所述结果以求得所述第一时间轴边界还包括：
检查半个所述预定值是否为最小精度值；及
当所述第二组传输封包正确地被接收，且半个所述预定值是最小精度值，将所述第二更新位置设为所述第一时间轴边界。
8.如权利要求1所述的方法，其特征在于：
所述方法还包括所述传输端发送第二组传输封包给所述接收端，执行所述检查操作还包括检查所述第二组传输封包是否正确地被接收；
其中，根据所述检查操作的所述结果以求得所述第二时间轴边界包括：
将所述时钟沿往第二时间轴方向移动预定值，以使所述时钟沿移到第一更新位置；
当所述时钟沿位于所述第一更新位置，发送所述第一组传输封包；
检查所述第一组传输封包是否正确地被接收；
当所述第一组传输封包正确地被接收，将所述时钟沿从所述第一更新位置往所述第二时间轴方向移动半个所述预定值到第二更新位置；
当所述时钟沿在所述第二更新位置，所述传输端发送所述第二组传输封包给所述接收端；及
检查所述第二组传输封包是否正确地被接收。
9.如权利要求8所述的方法，其特征在于，根据所述检查操作的所述结果以求得所述第二时间轴边界还包括：
检查半个所述预定值是否为最小精度值；及
当所述第二组传输封包无法正确地被接收，且半个所述预定值是最小精度值，将所述第一更新位置设为所述第二时间轴边界。
10.如权利要求1所述的方法，其特征在于：
所述方法还包括所述传输端发送第二组传输封包给所述接收端，执行所述检查操作还包括检查所述第二组传输封包是否正确地被接收；
其中，根据所述检查操作的所述结果以求得所述第一时间轴边界包括：
将所述时钟沿往第二时间轴方向移动预定值，以使所述时钟沿移到第一更新位置；
当所述时钟沿位于所述第一更新位置，发送所述第一组传输封包；
检查所述第一组传输封包是否正确地被接收；
当所述第一组传输封包无法正确地被接收，将所述时钟沿从所述第一更新位置往第一时间轴方向移动半个所述预定值到第二更新位置；
当所述时钟沿在所述第二更新位置，所述传输端发送所述第二组传输封包给所述接收端；及
检查所述第二组传输封包是否正确地被接收。
11.如权利要求10所述的方法，其特征在于，根据所述检查操作的所述结果以求得所述第二时间轴边界还包括：
检查半个所述预定值是否为最小精度值；及
当所述第二组传输封包无法正确地被接收，且半个所述预定值是最小精度值，将所述时钟沿的原位置设为所述第一时间轴边界。
12.如权利要求8或10所述的方法，其特征在于，根据所述检查操作的所述结果以求得所述第二时间轴边界还包括：
检查半个所述预定值是否为最小精度值；及
当所述第二组传输封包正确地被接收，且半个所述预定值是最小精度值，将所述第二更新位置设为所述第二时间轴边界。
13.如权利要求1所述的方法，其特征在于，所述方法还包括：
当达到预定条件，激活调整流程。
14.如权利要求1所述的方法，其特征在于：
所述第一组传输封包包括开始封包、数据封包及结束封包。
15.一种调整时钟信号的时钟沿的电路，其特征在于，所述电路包括：
逆变器，用以取反时钟信号以产生反向时钟信号，包括输入端用以接收所述时钟信号，及输出端；
第一多路器，包括第一端用以接收所述时钟信号，第二端耦接于所述逆变器的所述输出端，选择端用以接收第一选择信号，及输出端用以根据所述第一选择信号输出所述时钟信号或所述反向时钟信号；
延迟单元，包括输入端耦接于所述第一多路器的所述输出端，第一输出端用以输出第一延迟时钟信号，第二输出端用以输出第二延迟时钟信号，及第三输出端用以输出第三延迟时钟信号，其中所述第一延迟时钟信号是将触发器正确地接收数据时所用的存储时钟信号延迟预定值而产生，所述第二延迟时钟信号是将所述第一延迟时钟信号多延迟半个所述预定值而产生，及所述第三延迟时钟信号是将所述第一延迟时钟信号少延迟半个所述预定值而产生；
第二多路器，包括第一端耦接于所述第一多路器的所述输出端，第二端耦接于所述延迟单元的所述第一输出端，第三端耦接于所述延迟单元的所述第二输出端，第四端耦接于所述延迟单元的所述第三输出端，选择端用以接收第二选择信号，及输出端耦接于所述触发器的时钟端；及
控制单元，包括输入端用以接收激活信号，第一输出端耦接于所述第一多路器的所述选择端及用以输出所述第一选择信号，及第二输出端耦接于所述第二多路器的所述选择端及用以输出所述第二选择信号。
16.如权利要求15所述的电路，其特征在于：
所述控制单元设定所述第一选择信号及所述第二选择信号使所述触发器的所述时钟端接收所述第一延迟时钟信号；
当所述触发器正确地接收数据，所述控制单元设定所述第一选择信号及所述第二选择信号使所述触发器的所述时钟端接收所述第二延迟时钟信号；及
当所述触发器正确地接收数据，且半个所述预定值已是最小精度值，所述控制单元设定对应于所述第二延迟时钟信号的时钟沿为时间轴边界；
其中所述时间轴边界用以调整所述触发器的所述时钟端接收的信号。
17.如权利要求15所述的电路，其特征在于：
所述控制单元设定所述第一选择信号及所述第二选择信号使所述触发器的所述时钟端接收所述第一延迟时钟信号；
当所述触发器无法正确地接收数据，所述控制单元设定所述第一选择信号及所述第二选择信号使所述触发器的所述时钟端接收所述第三延迟时钟信号；及
当所述触发器正确地接收数据，且半个所述预定值已是最小精度值，所述控制单元设定对应于所述第三延迟时钟信号的时钟沿为时间轴边界；
其中所述时间轴边界用以调整所述触发器的所述时钟端接收的信号。
18.如权利要求15所述的电路，其特征在于：
所述控制单元设定所述第一选择信号及所述第二选择信号使所述触发器的所述时钟端接收所述第一延迟时钟信号；
当所述触发器无法正确地接收数据，所述控制单元设定所述第一选择信号及所述第二选择信号使所述触发器的所述时钟端接收所述第三延迟时钟信号；及
当所述触发器无法正确地接收数据，且半个所述预定值已是最小精度值，所述控制单元设定对应于所述存储时钟信号的时钟沿为时间轴边界；
其中所述时间轴边界用以调整所述触发器的所述时钟端接收的信号。
19.如权利要求15所述的电路，其特征在于：
所述控制单元设定所述第一选择信号及所述第二选择信号使所述触发器的所述时钟端接收所述第一延迟时钟信号；
当所述触发器正确地接收数据，所述控制单元设定所述第一选择信号及所述第二选择信号使所述触发器的所述时钟端接收所述第二延迟时钟信号；及
当所述触发器无法正确地接收数据，且半个所述预定值已是最小精度值，所述控制单元设定对应于所述第一延迟时钟信号的时钟沿为时间轴边界；
其中所述时间轴边界用以调整所述触发器的所述时钟端接收的信号。
CN201910564980.0A 2019-06-27 2019-06-27 调整时钟信号的时钟沿的方法及电路 Pending CN112148654A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910564980.0A CN112148654A (zh) 2019-06-27 2019-06-27 调整时钟信号的时钟沿的方法及电路
US16/884,052 US20200412349A1 (en) 2019-06-27 2020-05-27 Method and circuit used to obtain time limits for obtaining clock edge adjustment value to adjust clock edge of clock signal accordingly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910564980.0A CN112148654A (zh) 2019-06-27 2019-06-27 调整时钟信号的时钟沿的方法及电路

Publications (1)

Publication Number Publication Date
CN112148654A true CN112148654A (zh) 2020-12-29

Family

ID=73868517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910564980.0A Pending CN112148654A (zh) 2019-06-27 2019-06-27 调整时钟信号的时钟沿的方法及电路

Country Status (2)

Country Link
US (1) US20200412349A1 (zh)
CN (1) CN112148654A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11968063B2 (en) * 2021-06-24 2024-04-23 Leading Ui Co., Ltd. Single-wire communication system and control method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540912A (zh) * 2003-04-23 2004-10-27 华为技术有限公司 调节采样时钟保障同步数据可靠接收的方法及其装置
CN1787427A (zh) * 2004-12-10 2006-06-14 大唐移动通信设备有限公司 利用随路时钟信号调整接收数据延迟不一致的方法
US20110093736A1 (en) * 2009-10-16 2011-04-21 Elan Microelectronics Corporation Method and circuit for trimming an internal oscillator of a usb device
TW201338425A (zh) * 2011-12-29 2013-09-16 Intel Corp 具有工作週期校正及正交佈置的數位時脈佈置引擎裝置及方法
US20140064744A1 (en) * 2012-08-30 2014-03-06 Megachips Corporation Reception device
CN104020820A (zh) * 2013-02-28 2014-09-03 瑞萨Sp驱动器公司 接收器以及发射和接收系统
US20150318958A1 (en) * 2013-01-30 2015-11-05 Hitachi, Ltd. Communication apparatus and packet transfer method
CN107395198A (zh) * 2017-07-28 2017-11-24 北京集创北方科技股份有限公司 一种时钟数据恢复装置和方法
CN206993091U (zh) * 2017-07-28 2018-02-09 北京集创北方科技股份有限公司 一种时钟数据恢复装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540912A (zh) * 2003-04-23 2004-10-27 华为技术有限公司 调节采样时钟保障同步数据可靠接收的方法及其装置
CN1787427A (zh) * 2004-12-10 2006-06-14 大唐移动通信设备有限公司 利用随路时钟信号调整接收数据延迟不一致的方法
US20110093736A1 (en) * 2009-10-16 2011-04-21 Elan Microelectronics Corporation Method and circuit for trimming an internal oscillator of a usb device
TW201338425A (zh) * 2011-12-29 2013-09-16 Intel Corp 具有工作週期校正及正交佈置的數位時脈佈置引擎裝置及方法
US20140064744A1 (en) * 2012-08-30 2014-03-06 Megachips Corporation Reception device
US20150318958A1 (en) * 2013-01-30 2015-11-05 Hitachi, Ltd. Communication apparatus and packet transfer method
CN104020820A (zh) * 2013-02-28 2014-09-03 瑞萨Sp驱动器公司 接收器以及发射和接收系统
CN107395198A (zh) * 2017-07-28 2017-11-24 北京集创北方科技股份有限公司 一种时钟数据恢复装置和方法
CN206993091U (zh) * 2017-07-28 2018-02-09 北京集创北方科技股份有限公司 一种时钟数据恢复装置

Also Published As

Publication number Publication date
US20200412349A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
US7259606B2 (en) Data sampling clock edge placement training for high speed GPU-memory interface
US5621774A (en) Method and apparatus for synchronizing parallel data transfer
US7249290B2 (en) Deskew circuit and disk array control device using the deskew circuit, and deskew method
US7702945B2 (en) Semiconductor device and communication control method
US10025345B2 (en) System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same
US6647027B1 (en) Method and apparatus for multi-channel data delay equalization
US7590879B1 (en) Clock edge de-skew
CN107832246B (zh) 半导体装置
KR101297683B1 (ko) 동기 클록 신호의 조정을 위한 장치 및 방법
US10347347B1 (en) Link training mechanism by controlling delay in data path
US7949080B2 (en) Phase adjusting function evaluating method, transmission margin measuring method, information processing apparatus and computer readable information recording medium
US9762224B2 (en) Timing prediction circuit and method
US7936855B2 (en) Oversampling data recovery circuit and method for a receiver
CN110768664B (zh) 数据采样方法和装置
CN112148654A (zh) 调整时钟信号的时钟沿的方法及电路
US7692564B2 (en) Serial-to-parallel conversion circuit and method of designing the same
US20130099835A1 (en) Calibration apparatus for performing phase detection/edge distance detection upon signals and related calibration method thereof
US8311173B2 (en) Frame pulse signal latch circuit and phase adjustment method
CN104639124A (zh) 提高时序器件输入信号的建立时间和保持时间裕量的方法和电路
CN107809395B (zh) 一种电池管理系统的通信方法及电池管理系统
US10033525B2 (en) Transmission device and signal processing method
WO2007029051A1 (en) Method and a computer readable medium for analyzing a design of an integrated circuit
US20050220237A1 (en) Method and arrangement for sampling
JP2012231290A (ja) 電子回路及びそのタイミング調整方法
US20240163072A1 (en) Calibration method, storage medium and electronic apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201229

WD01 Invention patent application deemed withdrawn after publication