CN107809395B - 一种电池管理系统的通信方法及电池管理系统 - Google Patents
一种电池管理系统的通信方法及电池管理系统 Download PDFInfo
- Publication number
- CN107809395B CN107809395B CN201710943390.XA CN201710943390A CN107809395B CN 107809395 B CN107809395 B CN 107809395B CN 201710943390 A CN201710943390 A CN 201710943390A CN 107809395 B CN107809395 B CN 107809395B
- Authority
- CN
- China
- Prior art keywords
- queue
- fifo queue
- chip
- fifo
- common pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6245—Modifications to standard FIFO or LIFO
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
本发明实施例提供了一种电池管理系统的通信方法和电池管理系统,所述电池管理系统包括多个芯片和多个电池,多个电池串联连接,每个芯片分别管理一个电池,每个芯片分别包括一上行先入先出FIFO队列和一下行先入先出FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针,该方法包括:当当前芯片接收到上一级芯片传输的数据时,调整共用指针指向上行FIFO队列与下行FIFO队列的中间位置;将所述数据传输至下一级芯片,并接收下一级芯片的反馈信息;当共用指针指向上行FIFO队列或下行FIFO队列的中间位置时,将反馈信息传输至上一级芯片,本发明实施例保证了上行数据和下行数据的同步,保障了电池管理系统的通信安全。
Description
技术领域
本发明涉及电池管理技术领域,特别是涉及一种电池管理系统的通信方法和一种电池管理系统。
背景技术
电池管理系统(Battery Management System,BMS)是电池与用户之间的纽带,能够提高电池的利用率,防止电池出现过度充电或过度放电,保障电池安全,广泛应用于电动汽车、水下机器人等领域。
不同的电池管理系统可以采用不同的方式来进行通信。例如,用于低成本车身电子器件的LIN总线、主流动力传动系统通信的CAN总线,以及用于高端应用的FlexRay总线等等。无论采用何种通信方式,当前已有的电池管理系统大多是通过一个管理芯片同时管理6-12个电池。受到复杂结构的限制,系统中会有繁多的交叉连线,同时有些连线的长度也非常长,这就会给系统通信带来较多问题。例如,噪声干扰、稳定性较差、误码率过多等等。另一方面,由于管理多个电池,管理芯片两端的电压通常会达到100V以上,对生产设计或者芯片使用都造成很大的安全隐患。
目前,采用菊花链单根双向通信总线的方式较好地解决了上述问题。在此种方式下,可以实现同时对多达250个串联锂电池的动态管理。但是,将如此众多的锂电池串联一起,如何保障系统中每个芯片之间的通信安全却又成了本领域技术人员亟需解决的一个关键课题。
发明内容
鉴于上述问题,提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种电池管理系统的通信方法和相应的一种电池管理系统。
为了解决上述问题,本发明实施例公开了一种电池管理系统的通信方法,所述电池管理系统包括多个芯片和多个电池,所述多个电池串联连接,每个芯片分别管理一个电池,所述每个芯片分别包括一上行先入先出FIFO队列和一下行先入先出FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针;所述方法包括:
当当前芯片接收到上一级芯片传输的数据时,调整所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置;
将所述数据传输至下一级芯片,并接收所述下一级芯片的反馈信息;
当所述共用指针指向所述上行FIFO队列或下行FIFO队列的中间位置时,将所述反馈信息传输至所述上一级芯片。
可选地,所述数据为命令帧数据,所述命令帧数据包括前导码,所述当当前芯片接收到上一级芯片传输的数据时,调整所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置的步骤包括:
当当前芯片接收到上一级芯片传输的命令帧数据的前导码时,调整所述共用指针,使在所述前导码结束时,所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置。
可选地,所述反馈信息为所述下一级芯片针对接收到的命令帧数据反馈的确认帧数据。
可选地,所述上行FIFO队列与下行FIFO队列分别为长度为32位,宽度为1位的队列,所述队列包括P0-P31共32个队列位置,所述中间位置为P16队列位置。
可选地,所述芯片包括一传输时钟,所述传输时钟具有相应的时钟频率,所述方法还包括:
当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置大于P16队列位置时,降低所述传输时钟的时钟频率;
当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置小于P16队列位置时,增大所述传输时钟的时钟频率。
可选地,所述上行FIFO队列与下行FIFO队列中存储的数据总数为32位。
为了解决上述问题,本发明实施例公开了一种电池管理系统,所述电池管理系统包括多个芯片和多个电池,所述多个电池串联连接,每个芯片分别管理一个电池,所述每个芯片分别包括一上行先入先出FIFO队列和一下行先入先出FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针;所述芯片包括:
通信模块,用于当当前芯片接收到上一级芯片传输的数据时,调整所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置;将所述数据传输至下一级芯片,并接收所述下一级芯片的反馈信息;当所述共用指针指向所述上行FIFO队列或下行FIFO队列的中间位置时,将所述反馈信息传输至所述上一级芯片。
可选地,所述数据为命令帧数据,所述命令帧数据包括前导码;
所述通信模块,还用于当当前芯片接收到上一级芯片传输的命令帧数据的前导码时,调整所述共用指针,使在所述前导码结束时,所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置。
可选地,所述上行FIFO队列与下行FIFO队列分别为长度为32位,宽度为1位的队列,所述队列包括P0-P31共32个队列位置,所述中间位置为P16队列位置。
可选地,所述芯片包括一传输时钟,所述传输时钟具有相应的时钟频率;
所述通信模块,还用于当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置大于P16队列位置时,降低所述传输时钟的时钟频率;当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置小于P16队列位置时,增大所述传输时钟的时钟频率。
与背景技术相比,本发明实施例包括以下优点:
本发明实施例中的电池管理系统包括多个芯片和多个电池,多个电池串联连接,每个芯片分别管理一个电池,每个芯片分别包括一上行FIFO队列和一下行FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针,相对于普通结构的FIFO队列需要两个指针,简化了硬件结构。
其次,本发明实施例通过上行FIFO队列收发上一级芯片的命令帧数据,通过下行FIFO队列收发下一级芯片的确认帧数据,由于菊花链电池管理系统的传输特点是下一级芯片FIFO队列回收的确认帧数据同时需要返回给上一级芯片,所以只有两个FIFO队列保持同步,才不会出现发送的数据在上一级和下一级间出现脱轨的情况。本实施例通过复用一共有指针,保证了上行数据和下行数据的同步,从而保障了电池管理系统的通信安全。
第三,本发明实施例可以通过调整共有指针的位置,来对传输时钟的频率进行预调整,避免了在实际通信过程中出现较大的频率偏移。
附图说明
图1是本发明的一种电池管理系统的通信方法实施例的步骤流程图;
图2是本发明的FIFO队列的结构示意图;
图3是本发明的芯片内部通信基本架构图;
图4是本发明的菊花链通信的传输帧结构;
图5A是本发明的命令帧的帧结构示意图;
图5B是本发明的确认帧的帧结构示意图;
图6是本发明的电池管理系统的级联数据传输示意图;
图7是本发明的一种电池管理系统实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1,示出了本发明的一种电池管理系统的通信方法实施例的步骤流程图,具体可以包括如下步骤:
步骤101,当当前芯片接收到上一级芯片传输的数据时,调整所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置;
需要说明的是,本实施例中的电池管理系统采用菊花链单根双向通信总线的方式进行通信。
通常,在电子电器工程中菊花链代表一种配线方案。例如,设备A和设备B用电缆相连,设备B再用电缆和设备C相连,设备C用电缆和设备D相连。在这种连接方法中不会形成网状的拓扑结构,只有相邻的设备之间才能直接通信。例如在上例中设备A是不能和设备C直接通信的,它们必须通过设备B来中转。这种方法同样不会形成环路,因为最后一个设备不会连向第一个设备。这种连线方法能够用来传输电力,数字信号和模拟信号等等。
在本发明实施例中,采用菊花链单根双向通信总线的电池管理系统包括多个芯片和多个电池,多个电池串联连接,每个芯片分别管理一个电池。例如,如果将250个锂电池串联连接,则可以在电池管理系统中配置250个芯片分别管理上述250个锂电池。在这种连接方式下,每个芯片可以完成对被管理电池的电压、电流、阻抗、温度等参数的测量。一方面,单总线串联避免了交叉连线带来的影响;另一方面,具有纠错功能的双向通信方式,其通信速率可以达到1兆位/秒;同时,又因为每个芯片控制一个电池单元结构,所以每个芯片两端的电压就是电池两端的电压,在实际开发和使用中不存在安全隐患。
在菊花链单根双向通信总线的电池管理系统中,每个芯片分别包括一上行先入先出FIFO队列和一下行先入先出FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针。
FIFO(First Input First Output,先入先出)队列,是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。
如图2所示,是本发明的FIFO队列的结构示意图。在图2中,上行FIFO队列与下行FIFO队列均为长度为32位,宽度为1位的队列,上行FIFO队列与下行FIFO队列各包括P0-P31共32个队列位置,可以将P16队列位置设为两个队列的中间位置。
如图3所示,是本发明的芯片内部通信基本架构图。在图2中,PLL(Phase LockedLoop,锁相环)时钟可以控制整个菊花链的同步通信,当上一级芯片触发的数据信息传输到本级芯片(即,当前芯片),可以作为本级芯片PLL时钟的触发源,产生相应的时钟信号。同时,根据FIFO传输产生的反馈控制信号,可以调整控制本级PLL时钟的工作。
需要说明的是,上行和下行是两个相对的概念,由于菊花链单根双向通信总线的电池管理系统支持双向通信,一般把命令帧传输的方向作为上行方向,而把确认帧传输的方向作为下行方向。
在本发明实施例中,当当前芯片接收到上一级芯片传输的数据时,可以首先调整共用指针指向上行FIFO队列与下行FIFO队列的中间位置。
通常,菊花链的通信以帧结构单元组成,包括是命令帧和确认帧,每一帧由32位元组成。每次通信传输以8位前导码(00000001组成)作为通信传输开始,紧随的是命令帧,接着是来自每一个电池管理芯片的确认帧。如图4所示,是本发明的菊花链通信的传输帧结构,在此结构下,每次通信均是一级一级向后传输,每一级电池芯片管理反馈一个确认帧,整个链有多长,就有多少个确认帧。
如图5A和5B所示,分别是本发明的命令帧和确认帧的帧结构示意图。在图5A中,命令帧包括8位前导码UID、送往协议层的20位数据以及4位CRC(Cyclic Redundancy Check,循环冗余校验)数据,其中UID为本级芯片(即,当前芯片)的ID编码。相应地,在图5B中,确认帧包括8位前导码UID、来自协议层的20位数据以及4位CRC数据。
因此,在具体实现中,当当前芯片接收到上一级芯片传输的命令帧数据的前导码时,可以开始调整共用指针,并使在前导码传输结束时,共用指针指向上行FIFO队列与下行FIFO队列的中间位置,即P16队列位置处。
需要说明的是,本级芯片接收上一级芯片传输的数据可以通过shift模式进行,即在FIFO队列中每次串行移动一位。
步骤102,将所述数据传输至下一级芯片,并接收所述下一级芯片的反馈信息;
在本发明实施例中,本级芯片在接收到上一级芯片传输的命令帧数据后,可以将该数据传输至下一级芯片,并接收下一级芯片的反馈信息,该反馈信息即是下一级芯片针对接收到的命令帧数据反馈的确认帧数据。
如图6所示,是本发明的电池管理系统的级联数据传输示意图。在图6中,数据的通信方向可以是由Bottom传输至Top,也可以是由Top传输至Bottom。例如,若串联连接的250个电池分别被编号为1、2,……,250,则可以将从电池1向电池250方向的通信方式定义为Bottom to Top方向,反之,则将从电池250向电池1方向的通信方式定义为Top to Bottom方向。
需要说明的是,在图6中同时示出了两个方向的传输示意图,即图6中包括了Bottom to Top方向和Top to Bottom方向的传输示意图。本领域技术人员应该明白,在实际应用中,只可以选择其中之一作为数据的通信方向。
通常,由上级芯片系统传输过来的信号沿触发信息,产生本级PLL时钟信号。但由于电池系统级联,所以时钟偏斜(Clock Skew)会通过级联传输累加,即使比较小的时钟偏斜,经过数个芯片的传输后,也会产生一个或者多个信号的偏差,从而导致下行确认帧无法正确跟随上行命令帧,造成整条菊花链系统的通信失败。
因此,为了避免因为时钟偏斜造成的通信失败,本发明实施例通过在芯片中设置上行FIFO队列与下行FIFO队列,并使二者复用一共用指针,保证了上行数据与下行数据的同步,从而保障了通信的安全。
步骤103,当所述共用指针指向所述上行FIFO队列或下行FIFO队列的中间位置时,将所述反馈信息传输至所述上一级芯片。
在本发明实施例中,当共用指针位于P16队列位置时,才进行数据的传输,也就是说每次传输的数据是位于P16对列位置的。
因此,在本级芯片接收到下一级芯片反馈的确认帧数据后,当共用指针指向上行FIFO队列或下行FIFO队列的中间位置时,可以将该确认帧数据传输至上一级芯片。
在本发明实施例中,共用指针大部分时间在P16队列位置和P17队列位置之间变换,共用指针指向的位置表示有多少位数据提前或者较迟来到。当共用指针上行,则更多的数据存储在上行FIFO队列中,更少的数据存储在下行FIFO队列中;反之,当共用指针下行,则更少的数据存储在上行FIFO队列中,更多的数据存储在下行FIFO队列中。但是,上行FIFO队列与下行FIFO队列中存储的数据总数保持32位。
因此,可以通过调整共用指针指向的位置,来对芯片中的传输时钟的频率进行调整,该传输时钟可以为PLL时钟。
在具体实现中,当共用指针指向上行FIFO队列与下行FIFO队列的位置大于P16队列位置时,可以认为传输时钟的频率较快,导致有更多的数据存储在上行FIFO队列中,此时,可以降低传输时钟的时钟频率;而当共用指针指向上行FIFO队列与下行FIFO队列的位置小于P16队列位置时,可以认为传输时钟的频率较慢,导致有更多的数据存储在下行FIFO队列中,此时,可以增大传输时钟的时钟频率,从而避免在通信过程中出现较大的频率偏移。
在本发明实施例中,电池管理系统包括多个芯片和多个电池,多个电池串联连接,每个芯片分别管理一个电池,每个芯片分别包括一上行FIFO队列和一下行FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针,相对于普通结构的FIFO队列需要两个指针,简化了硬件结构。
其次,通过上行FIFO队列收发上一级芯片的命令帧数据,通过下行FIFO队列收发下一级芯片的确认帧数据,由于菊花链电池管理系统的传输特点是下一级芯片FIFO队列回收的确认帧数据同时需要返回给上一级芯片,所以只有两个FIFO队列保持同步,才不会出现发送的数据在上一级和下一级间出现脱轨的情况。本实施例通过复用一共有指针,保证了上行数据和下行数据的同步,从而保障了电池管理系统的通信安全。
第三,本实施例可以通过调整共有指针的位置,来对传输时钟的频率进行预调整,避免了在实际通信过程中出现较大的频率偏移。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
参照图7,示出了本发明的一种电池管理系统实施例的结构框图,所述电池管理系统包括多个芯片和多个电池,所述多个电池串联连接,每个芯片分别管理一个电池,所述每个芯片分别包括一上行先入先出FIFO队列和一下行先入先出FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针;所述芯片具体可以包括如下模块:
通信模块,用于当当前芯片接收到上一级芯片传输的数据时,调整所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置;将所述数据传输至下一级芯片,并接收所述下一级芯片的反馈信息;当所述共用指针指向所述上行FIFO队列或下行FIFO队列的中间位置时,将所述反馈信息传输至所述上一级芯片。
在本发明实施例中,所述数据可以为命令帧数据,所述命令帧数据可以包括前导码;所述通信模块,还用于当当前芯片接收到上一级芯片传输的命令帧数据的前导码时,调整所述共用指针,使在所述前导码结束时,所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置。
在本发明实施例中,所述上行FIFO队列与下行FIFO队列分别为长度为32位,宽度为1位的队列,所述队列包括P0-P31共32个队列位置,所述中间位置为P16队列位置。
在本发明实施例中,所述芯片包括一传输时钟,所述传输时钟具有相应的时钟频率;所述通信模块,还用于当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置大于P16队列位置时,降低所述传输时钟的时钟频率;当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置小于P16队列位置时,增大所述传输时钟的时钟频率。
对于系统实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种电池管理系统的通信方法和一种电池管理系统,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种电池管理系统的通信方法,其特征在于,所述电池管理系统包括多个芯片和多个电池,所述多个电池串联连接,每个芯片分别管理一个电池,所述每个芯片分别包括一上行先入先出FIFO队列和一下行先入先出FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针;所述方法包括:
当当前芯片接收到上一级芯片传输的数据时,调整所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置;
将所述数据传输至下一级芯片,并接收所述下一级芯片的反馈信息;
当所述共用指针指向所述上行FIFO队列或下行FIFO队列的中间位置时,将所述反馈信息传输至所述上一级芯片。
2.根据权利要求1所述的方法,其特征在于,所述数据为命令帧数据,所述命令帧数据包括前导码,所述当当前芯片接收到上一级芯片传输的数据时,调整所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置的步骤包括:
当当前芯片接收到上一级芯片传输的命令帧数据的前导码时,调整所述共用指针,使在所述前导码结束时,所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置。
3.根据权利要求2所述的方法,其特征在于,所述反馈信息为所述下一级芯片针对接收到的命令帧数据反馈的确认帧数据。
4.根据权利要求1-3任一所述的方法,其特征在于,所述上行FIFO队列与下行FIFO队列分别为长度为32位,宽度为1位的队列,所述队列包括P0-P31共32个队列位置,所述中间位置为P16队列位置。
5.根据权利要求4所述的方法,其特征在于,所述芯片包括一传输时钟,所述传输时钟具有相应的时钟频率,所述方法还包括:
当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置大于P16队列位置时,降低所述传输时钟的时钟频率;
当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置小于P16队列位置时,增大所述传输时钟的时钟频率。
6.根据权利要求4所述的方法,其特征在于,所述上行FIFO队列与下行FIFO队列中存储的数据总数为32位。
7.一种电池管理系统,其特征在于,所述电池管理系统包括多个芯片和多个电池,所述多个电池串联连接,每个芯片分别管理一个电池,所述每个芯片分别包括一上行先入先出FIFO队列和一下行先入先出FIFO队列,上行FIFO队列与下行FIFO队列复用一共用指针;所述芯片包括:
通信模块,用于当当前芯片接收到上一级芯片传输的数据时,调整所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置;将所述数据传输至下一级芯片,并接收所述下一级芯片的反馈信息;当所述共用指针指向所述上行FIFO队列或下行FIFO队列的中间位置时,将所述反馈信息传输至所述上一级芯片。
8.根据权利要求7所述的系统,其特征在于,所述数据为命令帧数据,所述命令帧数据包括前导码;
所述通信模块,还用于当当前芯片接收到上一级芯片传输的命令帧数据的前导码时,调整所述共用指针,使在所述前导码结束时,所述共用指针指向所述上行FIFO队列与下行FIFO队列的中间位置。
9.根据权利要求7或8所述的系统,其特征在于,所述上行FIFO队列与下行FIFO队列分别为长度为32位,宽度为1位的队列,所述队列包括P0-P31共32个队列位置,所述中间位置为P16队列位置。
10.根据权利要求9所述的系统,其特征在于,所述芯片包括一传输时钟,所述传输时钟具有相应的时钟频率;
所述通信模块,还用于当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置大于P16队列位置时,降低所述传输时钟的时钟频率;当所述共用指针指向所述上行FIFO队列与下行FIFO队列的位置小于P16队列位置时,增大所述传输时钟的时钟频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710943390.XA CN107809395B (zh) | 2017-10-11 | 2017-10-11 | 一种电池管理系统的通信方法及电池管理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710943390.XA CN107809395B (zh) | 2017-10-11 | 2017-10-11 | 一种电池管理系统的通信方法及电池管理系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107809395A CN107809395A (zh) | 2018-03-16 |
CN107809395B true CN107809395B (zh) | 2019-12-10 |
Family
ID=61592824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710943390.XA Active CN107809395B (zh) | 2017-10-11 | 2017-10-11 | 一种电池管理系统的通信方法及电池管理系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107809395B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113473669B (zh) * | 2020-03-30 | 2022-05-13 | 深圳市明微电子股份有限公司 | 一种双线协议读写控制芯片、系统以及方法 |
CN115291833B (zh) * | 2022-10-10 | 2022-12-16 | 大唐恩智浦半导体(徐州)有限公司 | 一种电池管理系统及其菊花链通讯方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040131055A1 (en) * | 2003-01-06 | 2004-07-08 | Juan-Carlos Calderon | Memory management free pointer pool |
US20050270977A1 (en) * | 2004-06-07 | 2005-12-08 | Microsoft Corporation | Combined queue WME quality of service management |
EP1806592B1 (en) * | 2005-12-29 | 2017-01-18 | Semiconductor Components Industries, LLC | Method and system for monitoring battery stacks |
CN101291546B (zh) * | 2008-06-11 | 2011-09-14 | 清华大学 | 核心路由器交换结构协处理器 |
US8089248B2 (en) * | 2009-04-09 | 2012-01-03 | Ford Global Technologies, Llc | Battery monitoring and control system and method of use including redundant secondary communication interface |
US8942248B1 (en) * | 2010-04-19 | 2015-01-27 | Altera Corporation | Shared control logic for multiple queues |
CN103780506B (zh) * | 2012-10-26 | 2017-08-08 | 中兴通讯股份有限公司 | 一种用于以太网设备的数据缓存系统及方法 |
US20150104673A1 (en) * | 2013-10-10 | 2015-04-16 | Datang Nxp Semiconductors Co., Ltd. | Daisy-chain communication bus and protocol |
US9319341B2 (en) * | 2013-10-21 | 2016-04-19 | Stmicroelectronics International N.V. | Limitation of serial link interference |
CN206363300U (zh) * | 2016-11-22 | 2017-07-28 | 大唐恩智浦半导体有限公司 | 一种电池管理芯片菊花链通信系统 |
-
2017
- 2017-10-11 CN CN201710943390.XA patent/CN107809395B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107809395A (zh) | 2018-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2972928B1 (en) | Multi-wire single-ended push-pull link with data symbol transition based clocking | |
EP3332503B1 (en) | Method, apparatus and storage medium for adaptation to 3-phase signal swap at 3-wire communcation link between two integrated circuit devices | |
EP3030972B1 (en) | N-phase signal transition alignment | |
US10289600B2 (en) | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols | |
JP2022075665A (ja) | 多相クロックデータ復元回路較正 | |
US9369237B2 (en) | Run-length detection and correction | |
US9425992B2 (en) | Multi-frame and frame streaming in a controller area network (CAN) with flexible data-rate (FD) | |
EP3039559B1 (en) | Configurable clock tree | |
CN107809395B (zh) | 一种电池管理系统的通信方法及电池管理系统 | |
JP2009525625A (ja) | シリアル相互接続の多数レーン用の装置及びデスキュー | |
US9703735B2 (en) | Data communication system, slave, and master | |
EP3200089A1 (en) | Method, apparatus, communication equipment and storage media for determining link delay | |
JPS5922461A (ja) | デ−タ衝突および無デ−タ状態の検出回路 | |
CN103592594B (zh) | 电路测试系统及电路测试方法 | |
US9654251B1 (en) | Joint crosstalk-avoidance and error-correction coding for parallel data busses | |
TW201904236A (zh) | 串列匯流排中止之際的糾錯計算 | |
CN112148654A (zh) | 调整时钟信号的时钟沿的方法及电路 | |
CN107741920B (zh) | 一种精简的选针器数据传输方法 | |
JP2511551B2 (ja) | 共通バス制御方式 | |
US11283550B2 (en) | Device and method for acknowledging communications via bus | |
KR101288925B1 (ko) | 플렉스레이 네트워크를 위한 설계 시스템 및 방법 | |
US11206096B2 (en) | Electronic control apparatus | |
US20140099129A1 (en) | Networks and methods for reliable transfer of information between industrial systems | |
CN109977069B (zh) | 一种设备 | |
US8885777B1 (en) | Digital signal processing apparatus with a delay memory having a plurality of memory cells and process for using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |