CN206363300U - 一种电池管理芯片菊花链通信系统 - Google Patents

Abstract

本实用新型提供了一种电池管理芯片菊花链通信系统。所述系统包括：至少一个电池单元、菊花链单根双向通信总线、多个电池管理芯片、多个芯片接口；所述菊花链单根双向通信总线通过所述芯片接口与所述电池管理芯片连接；所述多个电池管理芯片通过所述菊花链单根双向通信总线串联或并联形成所述电池管理芯片菊花链通信系统；所述菊花链单根双向通信总线包括物理层逻辑电路，所述物理层逻辑电路包括双向通信的同步逻辑电路；每个电池管理芯片连接一个电池单元。通过本实用新型解决了交叉连线以及长距离连线带来的噪声干扰和稳定性差等通信问题，降低了生产开发成本；并且每个电池管理芯片两端的电压较低，在使用中不存在安全隐患。

Description

一种电池管理芯片菊花链通信系统

技术领域

本实用新型属于汽车电池技术领域，特别是涉及一种电池管理芯片菊花链通信系统。

背景技术

当前的汽车电池管理系统，大多是一个电池管理芯片同时管理6～12个电池，其复杂的连接结构导致电池管理系统存在诸多问题。首先，电池管理系统中有很多交叉连线，并且有些连线之间的距离非常长，交叉连线和长距离连线给电池管理系统带来噪声干扰、稳定性差等通信问题；其次，由于电池管理芯片管理的电池较多，电池管理芯片两端的电压会达到100V以上，使电池管理芯片在使用过程中存在很大安全隐患。

实用新型内容

本实用新型提供了一种克服上述部分或全部技术问题的电池管理芯片菊花链通信系统。

为了解决上述问题，本实用新型公开了一种电池管理芯片菊花链通信系统，所述系统包括：

至少一个电池单元、菊花链单根双向通信总线、多个电池管理芯片、多个芯片接口；

所述菊花链单根双向通信总线通过所述芯片接口与所述电池管理芯片连接；

所述多个电池管理芯片通过所述菊花链单根双向通信总线串联或并联形成所述电池管理芯片菊花链通信系统；

所述菊花链单根双向通信总线包括物理层逻辑电路，所述物理层逻辑电路包括双向通信的同步逻辑电路；

其中，每个电池管理芯片连接一个电池单元。

可选地，所述物理层逻辑电路还包括：

串并转化逻辑电路、控制逻辑电路、并串转化逻辑电路、纠错逻辑电路；

所述同步逻辑电路、串并转化逻辑电路、控制逻辑电路、并串转化逻辑电路通过导线依次连接，以及，所述控制逻辑电路与纠错逻辑电路通过导线连接。

可选地，所述同步逻辑电路包括：通信方向选择逻辑电路，前导码检测逻辑电路，时钟信号生成逻辑电路，码元脉冲去除逻辑电路；

所述通信方向选择逻辑电路、前导码检测逻辑电路、时钟信号生成逻辑电路、码元脉冲去除逻辑电路通过导线连接。

可选地，所述控制逻辑电路的输入输出端口还包括FIFO隔离时钟传导器。

可选地，所述FIFO隔离时钟传导器包括深度16bits、宽度1bit的缓存器。

与现有技术相比，本实用新型包括以下优点：

本实用新型提供了一种电池管理芯片菊花链通信系统，所述电池管理芯片菊花链通信系统使用菊花链单根双向通信总线将多个电池管理芯片连接起来，每个电池管理芯片管理一个电池单元。由于使用菊花链单根双向通信总线代替普通总线，避免了交叉连线以及长距离连线带来的噪声干扰和稳定性差等通信问题，同时降低了生产开发成本；由于每个电池管理芯片控制电池单元个数较少，因此每个电池管理芯片两端的电压较低，在使用中不存在安全隐患。

附图说明

图1是本实用新型实施例所述一种电池管理芯片菊花链通信系统的结构示意图；

图2是本实用新型实施例所述物理层逻辑电路的结构示意图；

图3是本实用新型实施例所述通信帧的结构示意图；

图4是本实用新型实施例曼彻斯特码检测的示意图；

图5是本实用新型实施例去除码元脉冲的示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的机或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

下面结合附图和实施例对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。

参照图1，给出了本实用新型实施例所述一种电池管理芯片菊花链通信系统10的结构示意图，具体可以包括：

至少一个电池单元11和12、菊花链(Daisy chain)单根双向通信总线13、多个电池管理芯片14和15、多个芯片接口16和17。

下面分别详细介绍各组件的功能以及各组件之间的交互关系。

所述菊花链单根双向通信总线13通过所述芯片接口16和17分别与所述电池管理芯片14和15连接；

所述多个电池管理芯片14和15通过所述菊花链单根双向通信总线13串联或并联形成所述菊花链通信系统10。

本实用新型实施例中，可以采用一根菊花链单根双向通信总线将两个电池管理芯片串联起来；也可以采用多根菊花链单根双向通信总线将多个电池管理芯片串联起来；还可以采用多根菊花链单根双向通信总线将多个电池管理芯片串联后再并联。本实用新型对此不作详细限定，可以根据实际情况进行设置。

所述菊花链单根双向通信总线13包括物理层逻辑电路18，所述物理层逻辑电路18包括双向通信的同步逻辑电路181。

本实用新型中，所述物理层逻辑电路可以采用Verilog HDL(HardwareDescription Language，硬件描述语言)或者VHDL(Very High Speed Integrated CircuitHardware Description Language，超大规模集成电路硬件描述语言)生成逻辑门阵列电路。

每个电池管理芯片连接一个电池单元。

具体的，本实用新型的优选实施例中，一个电池管理芯片管理一个电池单元，则一个电池管理芯片两端的电压为一个电池单元两端的电压。相比于电池管理芯片两端电压达到100V，本实用新型中电池管理芯片两端的电压较低，电池管理芯片在使用中不存在安全隐患。

参见图2，所述物理层逻辑电路18还包括：

串并转化逻辑电路182、控制逻辑电路183、并串转化逻辑电路184、纠错逻辑电路185；

所述同步逻辑电路181、串并转化逻辑电路182、控制逻辑电路183、并串转化逻辑电路184通过导线依次连接，以及，所述控制逻辑电路183与纠错逻辑电路185通过导线连接。

优选地，所述同步逻辑电路181包括：通信方向选择逻辑电路1811，前导码检测逻辑电路1812，时钟信号生成电路1813，码元脉冲去除逻辑电路1814；

所述通信方向选择逻辑电路、前导码检测逻辑电路、时钟信号生成逻辑电路、码元脉冲去除逻辑电路通过导线连接。

本实用新型中，同步逻辑电路181中的通信方向选择逻辑电路1811可实现双向通信，具体地，当power on时，通过广播Enumeration命令，先收到timing trig信息的一侧，判断为slaver侧，另外一侧设为Master。由于通信方向选择逻辑电路1811使菊花链单根双向通信总线13具有双向通信的功能，因而在多根菊花链单根双向通信总线连接多个电池管理芯片时，可以避免交叉连线和长距离连线。

优选地，本实用新型的菊花链单根双向通信总线13还可以包括协议层逻辑电路，用于生成通信帧以及解析通信帧。通信帧可以包括命令帧和确认帧，具体地，每一通信帧可以由32位元组成，前8位前导码作为通信帧的起始，随后是命令帧，最后是来自电池管理芯片的确认帧，见图3。物理层逻辑电路18与协议层逻辑电路之间的通信使用通信帧，同步逻辑电路181中的前导码检测逻辑电路1812用于检测通信帧中的前导码。

传输的数据可以采用曼彻斯特码格式的码元(symbol)，每个码元中间产生跳变，上升沿码元跳变是“1”，下降沿码元跳变是“0”，同步逻辑电路181检测曼彻斯特码，检测到的第一个下降沿做为第一个有效沿，见图4。

码元在传输过程中存在大量脉冲(glitch)，同步逻辑电路181中的码元脉冲去除逻辑电路1814则用于去除码元中的脉冲。具体地，码元脉冲去除逻辑电路1814将传输中的码元延迟两次，每次延迟一个时钟周期，最终从初始码元和延迟两次的码元中，选取有两个相同值的码元结果，用寄存器同步后作为最终码元的输出结果，见图5。

本实用新型实施例中，所述物理层逻辑电路18由所述控制逻辑电路183控制，所述控制逻辑电路183可以采用并行格式的2进制码处理数据，因此所述串并转化逻辑电路182接收同步逻辑电路181传出的第一曼彻斯特码流，将接收的第一曼彻斯特码流转换为并行格式的2进制码，再将并行格式的2进制码传输至所述控制逻辑电路183中。所述并串转化逻辑电路184接收所述控制逻辑电路183传出的并行格式的2进制码，再将所述并行格式的2进制码转换为第二曼彻斯特码流传出。

所述物理层逻辑电路中的所述纠错逻辑电路185用于检查传输数据并生成纠错码。纠错逻辑电路185对接收的帧结构的数据进行CRC(Cyclic Redundancy Check，循环冗余校验)检查，发现数据中存在误码时，生成纠错码。

优选地，所述控制逻辑电路183的输入输出端口还包括FIFO(First Input FirstOutput，先入先出队列)隔离时钟传导器。

优选地，所述FIFO隔离时钟传导器1831包括深度16bits、宽度1bit的缓存器。

本实用新型中，数据自进入到输出需要16个时钟的传输时间，因此，在FIFO中会有16位的数据存留。将FIFO隔离时钟传导器设置在控制逻辑电路183的输入输出端口，完成确认帧和命令帧的正确跟随，避免通信过程中因时钟偏移导致的通信失败。

上述对本实用新型所提供的一种电池管理芯片菊花链通信系统进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (5)

1.一种电池管理芯片菊花链通信系统，其特征在于，所述系统包括：

至少一个电池单元、菊花链单根双向通信总线、多个电池管理芯片、多个芯片接口；

所述菊花链单根双向通信总线通过所述芯片接口与所述电池管理芯片连接；

所述多个电池管理芯片通过所述菊花链单根双向通信总线串联或并联形成所述电池管理芯片菊花链通信系统；

所述菊花链单根双向通信总线包括物理层逻辑电路，所述物理层逻辑电路包括双向通信的同步逻辑电路；

其中，每个电池管理芯片连接一个电池单元。

2.根据权利要求1所述的系统，其特征在于，所述物理层逻辑电路还包括：

串并转化逻辑电路、控制逻辑电路、并串转化逻辑电路、纠错逻辑电路；

所述同步逻辑电路、串并转化逻辑电路、控制逻辑电路、并串转化逻辑电路通过导线依次连接，以及，所述控制逻辑电路与纠错逻辑电路通过导线连接。

3.根据权利要求1所述的系统，其特征在于，所述同步逻辑电路包括：通信方向选择逻辑电路，前导码检测逻辑电路，时钟信号生成逻辑电路，码元脉冲去除逻辑电路；

所述通信方向选择逻辑电路、前导码检测逻辑电路、时钟信号生成逻辑电路、码元脉冲去除逻辑电路通过导线连接。

4.根据权利要求2所述的系统，其特征在于，所述控制逻辑电路的输入输出端口还包括FIFO隔离时钟传导器。

5.根据权利要求4所述的系统，其特征在于，所述FIFO隔离时钟传导器包括深度16bits、宽度1bit的缓存器。