CN103106166B - 一种协议无关、可支持目标读写操作的pcie ip核用户逻辑接口扩展方法 - Google Patents

Abstract

发明提出一种协议无关、可支持目标读写操作的PCIE？IP用户逻辑接口扩展方法，该方法是在已有PCIE？IP的事务包（TLP）接口上扩展一个目标读写控制转换装置。通过上述扩展装置，实现了协议无关的通用用户逻辑接口。相比TLP用户接口的IP而言，电路设计者无需了解复杂的PCIE协议即可针对PCIE？IP进行设计复用，从而提高了IP模块的易用性。

Description

一种协议无关、可支持目标读写操作的PCIE IP核用户逻辑接口扩展方法

技术领域

本发明主要涉及PCIE总线控制器IP设计，以及PCIEIP复用领域。

背景技术

PCIE协议复杂、其功能模块设计费时，因此在PCIE控制器芯片的设计过程中通常会采用IP复用的形式，将PCIE这部分功能集成到设计中。目前，绝大部分面向ASIC或FPGA的PCIEIP核为用户(逻辑电路设计者)提供的是基于PCIE事务层的事务包(TLP)接口，即PCIE核将来自PCIE总线的TLP数据包直接提交给用户，由设计人员对TLP的内容进行解析，提取出相关的总线命令参数。同样，当通过PCIE事务层TLP接口对总线操作命令进行应答时，也是由用户将数据封装成对应格式的TLP包，再通过PCIEIP核进行发送。由此可见，在复用上述PCIEIP时，设计者必须对PCIE数据包格式以及命令应答规则等协议细节有较为深入的了解，这无形中增加了PCIEIP核复用的工作量。

为了在PCIEIP核复用过程中避开繁杂的PCIE协议规范，提高PCIEIP的易用性，本发明提出了一种协议无关的PCIEIP核用户逻辑接口的扩展方法。具体做法是在已有PCIEIP核的TLP接口之上扩展一个目标读写控制转换装置。该装置可对TLP进行处理以及封装，并为用户提供了一组协议无关的逻辑接口，设计者无需了解复杂的PCIE协议即可针对PCIEIP进行设计复用，从而减少了PCIE设备逻辑设计的工作量，提高了IP模块的易用性。

申请号200810106201.4的专利申请《基于PCI-E总线的直接存取数据传输控制装置》公开了一种基于PCIE总线的直接存取数据传输控制装置，所述直接存取数据传输控制装置内嵌在FPGA芯片中，用于完成PCIE设备自身发起的总线读写交易的控制；该PCIE总线的直接存取数据传输控制装置由寄存器监控单元、寄存器、解码单元、发送单元和接收信用处理单元组成。在FPGA芯片上形成用户逻辑控制单元和直接存取数据传输控制装置，采用IP复用技术在FPGA芯片上形成缓存器和PCIE总线接口。该发明主要是面向PCIE直接存取数据传输操作(由设备自身发起命令请求)并设计了一套控制装置，而本发明则是针对PCIE目标读写操作(由远端的设备发起命令请求)并设计了相应的用户接口转换控制装置。

申请号200910139394.8的专利申请《一种基于PCIE的数据传输方法和装置》提出一种基于PCIE的数据传输方法和装置，该数据发送方法包括：将具有发送数据的第一写请求事务包发送给数据接收端；如果在设定的时间内未收到数据接收端反馈的成功写入的信息，重新发送所述第一写请求事务包。数据接收方法包括：接收来自数据发送端的带有发送数据的第一写请求事务包；对所述第一写请求事务包进行校验；如果校验无误，则向所述数据发送端反馈成功写入的信息。该专利主要是解决PCIE事务层数据传输的可靠性问题，而本专利则是提出了一种方法，将PCIE事务层接口转换为协议无关的用户逻辑接口，以提高PCIEIP的易用性。

发明内容

本发明的目的是提出了一种协议无关、可支持目标读写操作的PCIEIP用户逻辑接口的扩展方法。

本发明一种协议无关、可支持目标读写操作的PCIEIP用户逻辑接口的扩展方法，该方法包含以下步骤：

(1)在基于TLP接口的PCIEIP核外部扩展一个目标读写控制转换装置；

(2)目标读写控制转换装置直接对PCIEIP的TLP接口进行操控，完成PCIE目标读写操作的协议相关处理；

(3)用户逻辑通过目标读写控制转换装置的用户逻辑接口，对PCIE目标读写操作进行响应；

其中，该目标读写控制转换装置用于实现PCIEIP核TLP接口到协议无关通用接口的转换。

所述的目标读写控制转换装置，该装置包括：1)状态机，用于实现目标读写控制转换的控制。2)TLP解析模块，对接收到的TLP进行解析，并保存相关PCIE命令的参数。3)读请求应答拆分模块，用于对PCIE读请求进行拆分，使其读应答操作符合PCIE协议规范(如TLP最大包长度、地址边界限制)。4)应答TLP封装模块，将需要返回的读数据或状态封装成TLP包。5)命令接口控制模块，对目标命令接口信号进行控制，并将命令信号从PCIE时钟域同步到用户时钟域。6)写数据FIFO，用于缓存、同步PCIE写操作数据。7)读数据FIFO，用于缓存、同步待返回的PCIE读操作数据。

所述的一套PCIEIP协议无关的用户逻辑接口，通过该接口可以完成目标内存、I/O及扩展ROM读写操作的控制，其信号定义为：

目标命令接口信号，其包含目标命令请求指示(tgt_req)、目标读写指示(tgt_rd_wrn，高为读/低为写)、目标地址(tgt_addr[a:0])、目标读写长度(tgt_length[b:0])、首段字节使能(tgt_first_be[c:0])、末段字节使能(tgt_last_be[c:0])以及基地址寄存器(BAR)命中指示(tgt_bar_hit[6:0]，第0位至第5位分别表征BAR0至BAR5的命中，第6位表征扩展ROMBAR命中)。

数据通路接口信号，其包含目标FIFO读指示(tgt_fifo_rd)、目标FIFO写指示(tgt_fifo_wr)、目标FIFO输出(tgt_fifo_dataout[m:0])以及目标FIFO输入(tgt_fifo_datain[n:0])。

绝大部分现有的PCIEIP核为用户提供的是TLP接口。TLP接口的使用中，需要对PCIE协议细节进行深入的了解，因此复用此类PCIEIP具有相当的工作量，且容易出错。本发明所述的一种协议无关、可支持目标读写操作的PCIEIP用户逻辑接口的扩展方法的优点是:在已有PCIEIP核的TLP接口之上扩展出一组协议无关的用户逻辑接口，该接口简单易用，使用者无需深入了解PCIE协议即可进行IP复用，完成PCIE目标读写控制。本发明提高了PCIEIP的易用性，实际运用中可降低PCIE设备的开发难度，缩短开发时间。

附图说明

图1为目标读写控制转换装置整体结构示意图；

图2为接口转换装置的状态机示意图；

图3为TLP解析中对关键命令参数进行提取的示意图；

图4为应答TLP拆分中的关键参数的计算算法示意图；

图5为利用用户逻辑接口完成目标读写操作的控制流程图。

具体实施方式：

本发明提出一种协议无关的PCIEIP核用户逻辑接口的扩展方法，在基于TLP接口的PCIEIP核外部扩展一个目标读写控制转换装置。目标读写控制转换装置直接对PCIEIP的TLP接口进行操控，完成PCIE目标读写操作的协议相关处理。用户逻辑则是通过目标读写控制转换装置的用户逻辑接口，对PCIE目标读写操作进行响应。目标读写控制转换装置实现了PCIEIP核TLP接口到协议无关的通用接口的转换。

目标读写控制转换装置的硬件结构如图1所示，包含七个子模块：状态机101、TLP解析模块102、读请求应答拆分模块103、应答TLP封装模块104、命令接口控制模块105、写数据FIFO106、读数据FIFO107。

状态机101是接口转换装置的核心控制模块，其状态变迁如图2所示。系统复位后，状态机的初始状态为IDLE。随后，根据TLP解析模块102解析出的命令进行跳转：

如果检测到内存写请求，则进入MEM_WR状态，此状态中内存写操作数据被存入写数据FIFO106中，数据全部写入写数据FIFO106后再进入WR_REQ状态，该状态中命令接口控制模块105负责控制外部接口发出写命令。随后再进入WAIT_BK_READ状态，由用户逻辑将内存写数据从写数据FIFO106全部读出后，返回IDLE状态；

如果检测到I/O写请求，则进入IO_WR状态，并将I/O写操作数据存入写数据FIFO106。随后进入WR_REQ状态，该状态中命令接口控制模块105负责控制外部用户接口发出写命令，之后进入WAIT_BK_READ状态，等待用户逻辑将I/O写数据从写数据FIFO106中读出，数据读出后进入IO_WR_CPL状态，该状态中由应答TLP封装模块104封装应答TLP并通过PCIE核将之发送，最后返回IDLE状态；

如果检测到内存读或I/O读请求，则进入READ状态。在READ状态下读请求应答拆分模块103依照PCIE协议规范对读请求应答进行拆分，得出首次应答需要返回的数据量。然后跳转到READ_REQ状态，该状态中命令接口控制模块105负责控制外部接口发出读命令。随后再进入READ_WAIT状态，等待用户逻辑将读数据写入读数据FIFO107。根据读请求应答拆分模块103的拆分结果，READ_WAIT中检测到读数据FIFO107中如果已经存有足够数量的数据时，状态机跳转到READ_CPLD状态，此时由应答TLP封装模块104进行应答TLP封装，之后通过PCIE核发送应答TLP。随后状态机进入NEXT_RD_CPLD_CHK状态，由读请求应答拆分模块103进一步判断是否已经将全部读数据返回。如果还有数据待返回，则继续进行应答拆分并跳转到READ_WAIT状态，完成剩余应答TLP的发送。在NEXT_RD_CPLD_CHK状态若检测到读请求应答全部完成，则转入IDLE状态。

TLP解析模块102负责将接收到的TLP命令包的包头进行解析，从中提取命令参数(如命令类型、地址、数据长度等)。以3个双字(DW)长度的内存读写请求TLP头部为例，其定义如图3所示。目标读写控制转换装置通过PCIEIP核的TLP接收接口，获得原始的TLP信息。命令类型通过FMT和TYPE字段进行判断，并将Address、Length、FirstDWBE、LastDWBE这四个命令参数分别锁存到address_reg、length_reg、first_dw_be_reg和last_dw_be_reg中，由命令接口控制模块105驱动外部用户逻辑接口上的tgt_addr、tgt_length、tgt_first_be、tgt_last_be信号。由于内存读、I/O读和I/O写命令需要进行应答操作，对于这些命令，TLP包头中的TC、Attr、RequesterID以及TAG字段也必须被锁存，应答TLP封装模块104在进行应答TLP封装时，需要用到上述四个字段的信息。

读请求应答拆分模块103负责按照PCIE协议规范对内存读请求应答进行拆分。PCIE内存读请求长度最大可达4096字节，然而单个读请求应答TLP的最大有效负载一般不能达到4096字节。依据PCIE协议，应答TLP需要满足：1)单个应答TLP负载长度不能超过规定的TLP最大负载长度(由PCIE核的MAX_PAYLOAD_SIZE参数定义，大小在128字节至4096字节之间)；2)单个应答TLP无法返回全部读数据时，可以采用多个应答TLP完成；3)多个应答TLP的负载数据必须在64或128字节对齐的地址边界上中断，该地址边界由PCIE核的RCB(ReadCompletionBoundary)参数定义；4)单个应答TLP如果可以包含全部读请求数据，其负载数据可以跨越RCB定义的地址边界。读请求应答拆分模块103计算出当前应答TLP的起始地址(this_cpld_tlp_addr)、当前应答TLP的双字长度(this_cpld_tlp_dw_len)、当前应答TLP的字节使能(this_cpld_tlp_byte_en)、以及未应答数据的双字长度(remaining_dw_len)这四个关键参数信息，并提交给应答TLP封装模块进行应答TLP的封装。上述关键参数信息的计算方法如图4所示，在状态机处于READ状态时，读请求应答拆分模块103计算出第一次读应答所需的信息。其中，当前应答TLP的起始地址就是原始的读请求地址。如果读请求的长度小于等于规定的TLP最大负载长度(以双字为单位)，则本次读请求只需一个应答TLP即可返回全部读数据，此时按照图4中的M2条款计算其它三个应答参数；如果读请求的长度大于规定的TLP最大负载长度，则需要多个应答TLP才能返回全部的读数据，此时该读请求的首个应答TLP其它参数的计算方法如图4中M3条款所描述。当状态机处于NEXT_RD_CPLD_CHK状态时，上一个应答TLP已经通过PCIEIP核发送出去，此时读请求应答拆分模块103需要计算接下来的读应答所需的参数信息。当前应答TLP的起始地址参数的更新算法如M4条款所示。如果未应答数据的双字长度小于等于规定的TLP最大负载长度，表示接下来的将是本次交易中的最后一个应答TLP，其它相关参数的计算方法如M5、M7和M8条款所示；如果未应答数据的双字长度大于规定的TLP最大负载长度，则至少还要发送两个应答TLP才能完成本次交易，而接下来的应答TLP的参数计算方法如M6条款所示。

应答TLP封装模块104根据读请求应答拆分模块103的拆分结果，结合TLP解析模块102所锁存的TC、Attr、RequesterID以及TAG字段，按照PCIE应答TLP格式将TLP数据包头部设置好，TLP有效负载则是从读数据FIFO107中获取，通过PCIE核的TLP发送接口将读数据返回。

命令接口控制模块105负责驱动外部用户逻辑接口上的tgt_req、tgt_rd_wrn、tgt_addr、tgt_length、tgt_first_be、tgt_last_be及tgt_bar_hit信号。由于用户时钟与PCIE时钟不一定来自相同的时钟源，因此该模块还需要将命令接口信号从PCIE时钟域同步到用户时钟域。

写数据FIFO106和读数据FIFO107主要分别用户缓存、同步读数据与写数据。对于写数据FIFO106，其容量设定为PCIE核的最大包长度即可(单次写请求的数据量不会超过定义的TLP最大包长)。对于读数据FIFO107，其容量需设定为4KB(PCIE的最大读请求长度)。

目标读写控制转换装置实现了PCIEIPTLP接口到通用接口的转换。针对目标读写操作，该用户逻辑接口的控制流程如图5所示。

步骤S1：用户逻辑在用户时钟的每个上升沿检测tgt_req，如果tgt_req为高，则表示有目标请求发出；

步骤S2：用户逻辑在tgt_req为高时检测tgt_rd_wrn，高电平表示读请求，低电平表示写请求；

步骤S3及S5：用户逻辑在tgt_req为高时读取tgt_addr、tgt_length、tgt_first_be、tgt_last_be及tgt_bar_hit命令参数信息；

步骤S4：用户逻辑控制tgt_fifo_wr和tgt_fifo_datain将全部数据写入FIFO即可完成本次读请求的控制，数据的FIFO写入过程可以插入等待周期。

步骤S6：用户逻辑控制tgt_fifo_rd，将全部读数据从tgt_fifo_dataout端口读出，当后端逻辑将全部写请求数据从FIFO取出后，本次写请求完成。与S4一样，从FIFO读出数据时可以插入等待周期，以满足后端一些慢速功能模块的时序要求。

综上所示，本发明提出的一种协议无关、可支持目标读写操作的PCIEIP用户逻辑接口的扩展方法，提高了PCIEIP模块的易用性，该发明可以运用到PCIE控制器芯片的设计中。

Claims (3)

1.一种协议无关、可支持目标读写操作的PCIEIP用户逻辑接口的扩展方法，其特征在于，该方法包含以下步骤：

(1)在基于TLP接口的PCIEIP核外部扩展一个目标读写控制转换装置；

(2)目标读写控制转换装置直接对PCIEIP的TLP接口进行操控，完成PCIE目标读写操作的协议相关处理；

(3)用户逻辑通过目标读写控制转换装置的用户逻辑接口，对PCIE目标读写操作进行响应；

其中，该目标读写控制转换装置用于实现PCIEIP核TLP接口到协议无关通用接口的转换；

所述的目标读写控制转换装置；包括：状态机,TLP解析模块,读请求应答拆分模块,应答TLP封装模块，命令接口控制模块,写数据FIFO，读数据FIFO；

所述的状态机，用于实现目标读写控制转换的控制；

所述的TLP解析模块，对接收的TLP进行解析，并保存相关PCIE命令的参数；

所述的读请求应答拆分模块，用于对PCIE读请求进行应答拆分，使读应答符合PCIE协议规范；读请求应答拆分模块计算出当前应答TLP的起始地址this_cpld_tlp_addr、当前应答TLP的双字长度this_cpld_tlp_dw_len、当前应答TLP的字节使能this_cpld_tlp_byte_en、以及未应答数据的双字长度remaining_dw_len这四个关键参数信息，并提交给应答TLP封装模块进行应答TLP的封装；

在状态机处于READ状态时，读请求应答拆分模块计算出第一次读应答所需的信息，其中，当前应答TLP的起始地址就是原始的读请求地址；如果读请求的长度小于等于规定的TLP最大负载长度，长度以双字为单位，则本次读请求只需一个应答TLP即可返回全部读数据，通过公式

this_cpld_tlp_dw_len＝length_reg，this_cpld_tlp_byte_en＝{last_dw_be_reg，first_dw_be_reg}，remaining_dw_len＝0来计算当前应答TLP的双字长度this_cpld_tlp_dw_len、当前应答TLP的字节使能this_cpld_tlp_byte_en、以及未应答数据的双字长度remaining_dw_len这三个关键参数信息；如果读请求的长度大于规定的TLP最大负载长度，则需要多个应答TLP才能返回全部的读数据；其中length_reg为长度寄存器返回的数据；last_dw_be_reg为末段双字使能寄存器返回的值；first_dw_be_reg为首段双字使能寄存器返回的值；

通过公式

$this\_cpld\_tlp\_dw\_1en=\left\{Max\_Payload\_Size\_in\_DW-length\_reg\[\left(\log \frac{Max\_PAYLOAD\_SIZE\_in\_Byte}{2}-1\right):2\]\right\};$

this_cpld_tlp_byte_en＝{4'b1111,first_dw_be_reg}；

$remaining\_dw\_len=length\_reg-\left\{Max\_Payload\_Size\_in\_DW-length\_reg\[\left(\log \frac{Max\_PAYLOAD\_SIZE\_in\_Byte}{2}-1\right):2\]\right\};$

来计算当前应答TLP的双字长度this_cpld_tlp_dw_len、当前应答TLP的字节使能this_cpld_tlp_byte_en、以及未应答数据的双字长度remaining_dw_len这三个关键参数信息；其中Max_Payload_Size_in_DW为双字最大负载长度值；其中Max_Payload_Size_in_Byte为字节最大负载长度值；

当状态机处于NEXT_RD_CPLD_CHK状态时，上一个应答TLP已经通过PCIEIP核发送出去，此时读请求应答拆分模块需要计算接下来的读应答所需的参数信息；当前应答TLP的起始地址参数的更新算法如下this_cpld_tlp_addr＝{(this_cpld_tlp_addr[31:2]+this_cpld_tlp_dw_len),2'b00}；

如果未应答数据的双字长度小于等于规定的TLP最大负载长度，表示接下来的将是本次交易中的最后一个应答TLP，通过公式this_cpld_tlp_dw_len＝remaining_dw_len；remaining_dw_len＝0来计算当前应答TLP的双字长度this_cpld_tlp_dw_len以及未应答数据的双字长度remaining_dw_len，判断未应答数据的双字长度remaining_dw_len是否等于1，在未应答数据的双字长度remaining_dw_len等于1时，通过公式this_cpld_tlp_byte_en＝{4’b0,last_dw_be_reg}来计算当前应答TLP的字节使能this_cpld_tlp_byte_en，在未应答数据的双字长度remaining_dw_len不等于1时，通过公式this_cpld_tlp_byte_en＝{last_dw_be_reg，4’b1111,}来计算当前应答TLP的字节使能this_cpld_tlp_byte_en；

如果未应答数据的双字长度大于规定的TLP最大负载长度，则至少还要发送两个应答TLP才能完成本次交易，而接下来的应答TLP的参数计算方法如下:this_cpld_tlp_dw_len＝Max_Payload_Size_in_DW；this_cpld_tlp_byte_en＝8’hFF；remaining_dw_len＝remaining_dw_len-Max_Payload_Size_in_DW，来计算当前应答TLP的双字长度this_cpld_tlp_dw_len、当前应答TLP的字节使能this_cpld_tlp_byte_en、以及未应答数据的双字长度remaining_dw_len这三个关键参数信息；

所述的应答TLP封装模块，将需要返回的读数据或状态封装成应答TLP包；

所述的命令接口控制模块，对目标命令接口信号进行控制，并将命令信号从PCIE时钟域同步到用户时钟域；

所述的写数据FIFO，用于缓存、同步PCIE写操作数据；

所述的读数据FIFO，用于缓存、同步待返回的PCIE读操作数据；

通过上述扩展转换装置，在基于TLP接口的PCIEIP之上实现了可支持目标读写操作的协议无关用户逻辑接口。

2.如权利要求1所述的一种协议无关、可支持目标读写操作的PCIEIP用户逻辑接口的扩展方法，其特征在于:所述的PCIE协议无关的用户逻辑接口，该用户逻辑接口的信号定义为：

目标命令接口信号，其包含目标命令请求指示tgt_req、目标读写指示tgt_rd_wrn，高为读/低为写、目标地址tgt_addr[a:0]、目标读写长度tgt_length[b:0]、首段字节使能tgt_first_be[c:0]、末段字节使能tgt_last_be[c:0]以及BAR命中指示tgt_bar_hit[6:0]，当有命令发出时，目标读写控制转换模块令目标命令请求指示有效一个时钟周期，于此同时将目标读写指示、地址、长度、首/末段字节使能、以及BAR命中指示信号设置好，通过上述信号，用户逻辑可以获得完整的PCIE读写命令参数；

数据通路接口信号，其包含目标FIFO读指示tgt_fifo_rd、目标FIFO写指示tgt_fifo_wr、目标FIFO输出tgt_fifo_dataout[m:0]以及目标FIFO输入tgt_fifo_datain[n:0]，用户逻辑通过目标FIFO写指示tgt_fifo_wr和目标FIFO输入tgt_fifo_datain[n:0]，将PCIE读操作的数据返回；通过目标FIFO读指示tgt_fifo_rd与目标FIFO输出tgt_fifo_dataout[m:0]将PCIE写操作数据读出。

3.如权利要求1所述的一种协议无关、可支持目标读写操作的PCIEIP用户逻辑接口的扩展方法，其特征在于:所述的可支持目标读写操作的用户逻辑接口，通过该接口，用户可以完成PCIE内存、I/O以及扩展ROM目标读写操作的控制。