CN105353671B - 核电站仪控系统的变量强制和释放装置及方法 - Google Patents

Abstract

为了解决现有技术中基于CPU架构的控制原理，直接应用到利用FPGA控制器中变量强制和释放的技术方案，存在的成本和系统复杂度等技术问题，本发明提供一种能够快速完成变量强制/释放、且不增加硬件成本的核电站仪控系统的变量强制和释放装置及方法；该装置包括：变量强制模块，变量释放模块，强制变量存储区域，MNET协议模块，逻辑运算模块；以及位于逻辑运算模块和强制变量存储区域之间的多路选择模块，多路选择模块用于将强制变量存储区域中的至少一种强制和/或释放变量通过并联信号的方式传输至逻辑运算模块。

Description

核电站仪控系统的变量强制和释放装置及方法

技术领域

本发明涉及一种工业控制的技术领域，尤其涉及一种核电站仪控系统的变量强制和释放装置及方法。

背景技术

目前国内的核电站DCS(Distributed Control System，分布式控制系统系统，又称为集散控制系统)控制站，主处理器通常都会采用基于基于微处理器技术的CPU架构，但是CPU架构的系统运行最大的特点是顺序执行逐条指令，因此DCS控制站的变量强制和释放也需要遵循该特点进行设计。而FPGA(Field－Programmable Gate Array，现场可编程门阵列)作为一种新的控制技术，其本质上为半定制的硬件电路，采用并行处理机制，并且具有很好的可编辑性，所以在工业领域中得到了广泛的应用。

发明人在实现本发明的过程中，也希望能将FPGA解决核电站DCS控制站中变量强制和释放不需要按照顺序执行逐条指令，这样能够快速完成变量强制和释放指令的执行。因此发明人旨在发明一种变量强制和释放在基于FPGA的DCS控制系统中由软件和硬件协同完成，基于FPGA的变量强制和释放的装置和方法。而且发明人还发现如果使用CPU架构的变量强制和释放的原理，直接将变量强制和释放方案应用到FPGA主处理器中会存在以下问题：一方面，会增加FPGA的硬件资源，增加成本，另一方面，还会增加FPGA实现的复杂度、增加FPGA的布局布线面积、劣化时序参数、降低系统的可靠性。

需要说明的是，上述描述只是为了让本发明更容易被理解，并非表明写入上述背景技术的内容都属于现有技术。

发明内容

为了解决现有技术中基于CPU架构的控制原理，直接应用到利用FPGA控制器中变量强制和释放的技术方案，存在的成本和系统复杂度等技术问题，本发明提供一种能够快速完成变量强制/释放、且不增加硬件成本的核电站仪控系统的变量强制和释放装置及方法。

为了实现上述目的，本发明提供的技术方案包括：

一方面，提供一种核电站仪控系统的变量强制和释放装置，其特征在于，所述装置包括：

用于存储需要对变量进行强制处理的变量强制模块和用于存储需要对变量进行释放处理的变量释放模块；

用于存储至少一种强制和/或释放变量的强制变量存储区域；

接收所述变量强制或者释放数据的MNET协议模块，并且所述MNET协议模块用于将所述强制和/或释放变量发送所述强制变量存储区域；

用于对所述强制和/或释放变量进行逻辑运算的逻辑运算模块；并且所述装置还包括：

位于所述逻辑运算模块和所述强制变量存储区域之间的多路选择模块，所述多路选择模块用于将所述强制变量存储区域中的至少一种强制和/或释放变量通过并联信号的方式传输至所述逻辑运算模块。

进一步地，与所述变量强制模块和所述变量释放模块连接的强制列表模块，并且将所述所述变量强制模块和所述变量释放模块的数据传输至所述MNET协议模块；所述强制列表模块存储有已经被强制和/或释放过的变量。

进一步地，所述装置还包括位于所述多路选择模块和所述逻辑运算模块之间的I/O变量存储区。

进一步地，所述强制变量存储区域和/或所述I/O变量存储区都包括RAM存储器。

进一步地，所述多路选择模块还可以接收外部的SLINK类型的数据。

进一步地，所述MNET协议模块和所述强制变量存储区域之间通过PHY接口模块和MAC接口模块传输数据，并且所述强制变量存储区域包括MAC寄存器和MAC数据RAM存储器。

进一步地，所述强制变量存储区域、所述多路选择模块和所述逻辑运算模块设置在MPU板卡中；所述变量强制模块、所述变量释放模块、所述强制列表模块和所述MNET协议模块设置在与所述MPU板卡独立的维护工具中。

采用本发明提供的上述技术方案，可以至少获得以下有益效果中的一种：

1、提供了一种基于FPGA的DCS控制系统，该系统中包括的变量强制和释放装置，可以通过并联的方式完成变量强制和/或释放，变量处理速度快。

2、无需FPGA为变量强制和变量释放分别开辟RAM内存空间，也无需单独开辟一块RAM内存用来整理最终强制信息，减少对FPGA硬件的需求，降低了FPGA实现的复杂度。

3、变量强制和释放时，只需FPGA将多路选择开关切至强制模式，无需其它的任何处理，即可将强制变量RAM区中的变量一次性完成强制，可以充分发挥FPGA并行处理优势，提高数据处理速度及实时性。

另一方面，本发明还提供一种用于核电站仪控系统的变量强制和释放维护工具，其特征在于，所述工具包括：

用于存储需要对变量进行强制处理的变量强制模块和用于存储需要对变量进行释放处理的变量释放模块；

与所述变量强制模块和所述变量释放模块连接的强制列表模块；以及与所述强制列表模块连接的MNET协议模块；

其中，所述工具用于可拆卸地用于如上述任意一种所述的核电站仪控系统的变量强制和释放装置中。

采用本发明提供的上述变量强制和释放维护工具可以快速、方便地用户对核电站仪控系统进行变量强制和/或释放操作。

第三方面，本发明还提供一种核电站仪控系统的变量强制和释放方法，其特征在于，所述方法包括：

一、输入需要强制和/或释放的变量；

二、将所述需要强制和/或释放的变量通过MNET协议进行解析，并将解析后的数据发送至强制变量存储区域；

三、将所述强制变量存储区域中的至少一种强制和/或释放变量通过多路选择模块通过并联信号的方式输入至逻辑运算模块；

四、逻辑运算模块输出所述并联信号的运算结果。

进一步地，所述强制和/或释放的变量输入至所述MNET协议模块进行MNET协议解析之前，还包括判断所述强制和/或释放的变量是否已经存在于强制列表模块中，如果是，则将强制列表模块中的值更新为此次被强制变量的值；如果不是，则将此次被强制/或释放的变量追加至变量强制列表模块中，然后将变量强制列表模块中的变量依据MNET协议的通讯格式，使用强制命令字通过MNET协议发送至所述强制变量存储区域。

采用本发明提供的上述技术方案，可以使用变量强制的方法完成变量释放功能，此设计可以减少软件和FPGA指令字的使用，降低了FPGA实现的复杂度，同时降低了FPGA的布局布线面积，提高了系统的可靠性，减少软件和FPGA硬件资源的需求。

发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书变得显而易见，或者通过实施本发明的技术方案而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构和/或流程来实现和获得。

附图说明

图1为本发明实施例涉及一种按照CPU架构原理结合FPGA主控器技术方案设计的变量强制和释放装置的结构框图；

图2为本发明实施例涉及一种基于核电站仪控系统的变量强制和释放装置的结构框图；

图3为本发明实施例涉及一种基于核电站仪控系统的变量强制和释放方法的流程图；

图4为本发明实施例涉及的变量强制和释放过程详细流程图；

图5为本发明实施例涉及的基于FPGA处理器中变量强制与释放对应各模块数据流关系的结构框图；

图6为本发明实施例涉及的PHY接口和MAC接口模块的结构框图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，这些具体的说明只是让本领域普通技术人员更加容易、清晰理解本发明，而非对本发明的限定性解释；并且只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

另外，在附图的流程图示出的步骤可以在诸如一组控制器可执行指令的控制系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

下面通过附图和具体实施例，对本发明的技术方案进行详细描述：

如图1和图2所示，实施例一提供的一种核电站仪控系统的变量强制和释放装置包括：

用于存储需要对变量进行强制处理的变量强制模块和用于存储需要对变量进行释放处理的变量释放模块；

用于存储至少一种强制和/或释放变量的强制变量存储区域；

接收变量强制或者释放数据的MNET协议模块，并且MNET协议模块用于将强制和/或释放变量发送强制变量存储区域；

用于对强制和/或释放变量进行逻辑运算的逻辑运算模块；并且装置还包括：

位于逻辑运算模块和强制变量存储区域之间的多路选择模块，多路选择模块用于将强制变量存储区域中的至少一种强制和/或释放变量通过并联信号的方式传输至逻辑运算模块。

优选地，与变量强制模块和变量释放模块连接的强制列表模块(设置在图1中组织强制包内)，并且将变量强制模块和变量释放模块的数据传输至MNET(MaintenanceNetwork,维护通信网络)协议模块；强制列表模块存储有已经被强制和/或释放过的变量。

优选地，核电站仪控系统的变量强制和释放装置还包括位于多路选择模块和逻辑运算模块之间的I/O变量存储区。

优选地，强制变量存储区域和/或I/O变量存储区都包括RAM存储器。

优选地，多路选择模块还可以接收外部的SLINK(一种IO控制网，控制站内用于IO模块与主控制单元之间的通信)类型的数据。

图2提供的一种核电站仪控系统的变量强制和释放装置在图1的基础上，进一步地进行了改进：强制变量存储区域、多路选择模块和逻辑运算模块设置在MPU(Microprocessor Unit，微处理器)板卡中；变量强制模块、变量释放模块、强制列表模块和MNET协议模块设置在与MPU板卡独立的维护工具中。

采用图2种基于FPGA技术变量强制和释放方法的技术方案，更具体的操作方式如下：

(1)、上位机MT(Maintenance Tool)维护工具软件进行变量强制时，首先检查内存中的变量强制列表中是否存在此次被强制的变量，若已存在，则把强制列表中相应变量的值更新为此次被强制变量的值，若不存在，则将此次被强制的变量追加至变量强制列表中，然后将变量强制列表中的变量依据MNET协议的通讯格式和要求组织强制包，，使用强制命令字通过MNET协议下发给FPGA，FPGA收到强制使能信号及数据，将其数据保存至强制变量RAM区后，基于FPGA并行处理的特点(可将强制变量RAM区中的变量一次性完成强制)，因此只需将多路选择开关切至强制模式，无需其它的任何处理即可完成变量强制，此设计可以减少FPGA的资源开销，提高FPGA效率，当同时强制多个变量时，可以减少变量强制时间；

(2)、上位机MT维护工具软件进行变量释放时，首先将此次需要释放的变量从内存的变量强制列表中移除，然后将变量强制列表中的变量依据MNET协议的通讯格式和要求组织强制包，，使用强制命令字通过MNET协议下发给FPGA，FPGA收到强制使能信号及数据，将其数据保存至强制变量RAM区后，基于FPGA并行处理的特点(可将强制变量RAM区中的变量一次性完成强制)，因此只需将多路选择开关切至强制模式，无需其它的任何处理即可完成变量释放，此设计可以减少软件和FPGA指令字的使用，提高软件和FPGA的效率，减少软件和FPGA的资源开销，当同时释放多个变量时，可以减少变量释放时间。

其中，使用图1中CPU架构的变量强制和释放对应的技术方案是一种增量方法，具有如下两个特性：

1)、强制和释放变量的数量取决于用户，因此，数据结构长度的随机性和灵活性很强；若数量不定(再加之模拟量与数字量的长度不一样)，则存储强制变量的数据结构、长度和存储结构都具有动态性；

2)、强制时机也取决于用户，因此，随机性和灵活性也很强。

而且图2中对应的基于FPGA技术采用CPU架构的变量强制和释放技术方案，相对于图1中的技术方案具体优点分析如下：

1)、由图1和图2中两种方案对比得知：

采用CPU架构的变量强制和释放方法，FPGA需要分别存储强制变量信息、释放变量信息以及由两部分合并得到的最终强制列表，需要约12个基本存储单元(M4K)；采用本实施例中图2对应的变量强制和释放技术方案，只需存储上位机下发的强制列表，需要约4个基本存储单元(M4K，FPGA内部基本存储单元)，存储空间为采用CPU架构的变量强制和释放方法的33％；

并且采用图1中基于CPU架构的变量强制和释放技术方案，FPGA实现强制列表和释放列表合并生成最终强制列表的逻辑，约占用1000个基本逻辑单元；采用本实施例图2种对应的变量强制和释放技术方案，强制列表的生成由上位机处理，且释放变量RAM相关逻辑取消，则占用约322个基本逻辑单元，逻辑资源占用为采用CPU架构的变量强制和释放方法的32.2％。

2)、图1中基于CPU架构的变量强制和释放技术方案增加FPGA实现的复杂度、增加FPGA的布局布线面积、劣化时序参数、降低系统的可靠性，根据使用CPU架构的变量强制和释放技术方案的以上两个特性，可以得出：

图2中的技术方案由于FPGA内部的RAM主要用于存储固定长度、存储结构相对固定的整块数据，没有类似软件系统的灵活的封装存储结构机制(类似链表)；若在现有强制列表RAM中执行变量释放，就会造成存储的碎片化，不但降低了RAM单元的利用率，而且提高了控制逻辑的复杂性；而且强制和释放的模拟量与数字量的长度及数量不一样，进一步加剧存储碎片、降低RAM单元利用率、提高控制逻辑的复杂性；并且控制逻辑的复杂增加了FPGA的布局布线面积，也劣化了时序参数，降低了系统的可靠性。

另外，针对上位机与控制站FPGA中的变量强制与释放信息不一致的问题，采用基于CPU架构的变量强制和释放方法同样也会存在此问题，图2中对应的解决方案是：只要上位机软件变量强制与释放失败，通讯成功后或MT软件重启后，先从控制站获取一次强制列表信息，更新界面，保证上下层数据信息的一致性。

因此，采用本实施例的变量强制与释放方法，并没有为上位机软件带来复杂度，但减少了FPGA的资源开销，降低了FPGA实现的复杂度，同时降低了FPGA的布局布线面积，提高了系统的可靠性。

如图5和图6所示，优选地，MNET协议模块和强制变量存储区域之间通过PHY接口模块和MAC接口模块传输数据，并且强制变量存储区域包括MAC寄存器和MAC数据RAM存储器。具体地，如图5所示，FPGA通过以太网PHY接口模块接收上位机下发的数据包，实现串并转换以及数据同步，然后通过MAC接口模块进行数据解析和提取，并将控制帧存入MAC寄存器区中，将数据存入MAC数据RAM区；以太网PHY接口+MAC接口层数据帧解析和构造部分功能模块图6所示，接口PHY和MAC层协议的主要作用有：

1、接收端PHY层的串并转换以及数据同步；

2、接收端MAC层的数据解析和提取，并将控制帧存入MAC寄存器区中，将数据存入MAC数据RAM区；

3、发送端MAC层数据组帧；

4、发送端PHY层的并串转换以及数据输出。

数据接收完成后，通过命令解析模块进行命令解析，由解析结果驱动变量强制功能模块工作，进行变量强制。

其中，命令解析模块设置成可以分析MNet数据帧，提取报文功能并进行处理，并按协议要求将状态或者数据回复给上位机。其主要功能包括：

1、命令解析与驱动；

2、接收端发送端寄存器握手机制处理；

3、为以太网MAC发送模块提供启动信号以及发送数据；

4、驱动功能模块实现下发命令功能并提供正确的应答信息。

命令解析模块解析到变量强制指令后，首先检查变量强制CRC，正确启动变量强制功能，然后通过状态控制模块将多路选择开关切至强制模式，即可完成变量强制。

采用本实施例提供的上述技术方案，可以至少获得以下有益效果中的一种：

1、提供了一种基于FPGA的DCS控制系统，该系统中包括的变量强制和释放装置，可以通过并联的方式完成变量强制和/或释放，变量处理速度快。

2、无需FPGA为变量强制和变量释放分别开辟RAM内存空间，也无需单独开辟一块RAM内存用来整理最终强制信息，减少对FPGA硬件的需求，降低了FPGA实现的复杂度。

3、变量强制和释放时，只需FPGA将多路选择开关切至强制模式，无需其它的任何处理，即可将强制变量RAM区中的变量一次性完成强制，可以充分发挥FPGA并行处理优势，提高数据处理速度及实时性。

另一方面，如图2所示，本实施例还提供一种用于核电站仪控系统的变量强制和释放维护工具，该包括：

用于存储需要对变量进行强制处理的变量强制模块和用于存储需要对变量进行释放处理的变量释放模块；

与变量强制模块和变量释放模块连接的强制列表模块；以及与强制列表模块连接的MNET协议模块；

其中，该工具用于可拆卸地用于如上述任意一种的核电站仪控系统的变量强制和释放装置中。

因此，使用上述变量强制和释放维护工具可以快速、方便地用户对核电站仪控系统进行变量强制和/或释放操作。

如图3所示，本实施例还提供一种核电站仪控系统的变量强制和释放方法，该方法包括：

S301、输入需要强制和/或释放的变量；

S302、将需要强制和/或释放的变量通过MNET协议进行解析，并将解析后的数据发送至强制变量存储区域；

S303、将强制变量存储区域中的至少一种强制和/或释放变量通过多路选择模块通过并联信号的方式输入至逻辑运算模块；

S304、逻辑运算模块输出并联信号的运算结果。

优选地，强制和/或释放的变量输入至MNET协议模块进行MNET协议解析之前，还包括判断强制和/或释放的变量是否已经存在于强制列表模块中，如果是，则将强制列表模块中的值更新为此次被强制变量的值；如果不是，则将此次被强制/或释放的变量追加至变量强制列表模块中，然后将变量强制列表模块中的变量依据MNET协议的通讯格式，使用强制命令字通过MNET协议发送至强制变量存储区域。

更具体的变量强制和释放过程如图4所示，包括：

S401、触发变量强制；

S402、MT执行通讯请求；

S403、检查变量强制列表中是否存在该变量；如果是执行S404，否则，执行S405；

S404、更新强制列表，然后执行步骤S406；

S405、将变量追加至强制列表中，然后执行步骤S406；

S406、MT通过MNET协议下发强制包；

S407、以太网PHY接口模块接收强制包；

S408、MAC接口模块进行数据解析和提取；

S409、将控制帧存入MAC寄存器，数据存入MAC数据RAM；

S410、命令解析模块解析MAC寄存器中的控制帧；

S411、检查变量强制CRC(Cyclic Redundancy Check，即循环冗余校验码：是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。循环冗余检查是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性)，如果正确，执行步骤S412，否则，执行结束流程；

S412、启动变量强制功能；

S413、状态控制模块将多路选择开关切至强制模式；

S414、结束流程。

优选地，在上述步骤S401之后还包括停止周期上传的步骤，即不执行变量强制功能时，FPGA会周期上传数据，当执行变量强制或释放时，FPGA会先停止周期上传数据，等强制和释放结束，再开启周期上传数据；在上述步骤S406之前还包括根据通讯格式和要求组织强制包，即此次被强制的变量信息按通信协议的格式组织成此次通讯包的数据，然后使用强制命令字通过MNET协议发送至强制变量存储区域。

采用本实施例提供的上述技术方案，可以使用变量强制的方法完成变量释放功能，此设计可以减少软件和FPGA指令字的使用，降低了FPGA实现的复杂度，同时降低了FPGA的布局布线面积，提高了系统的可靠性，减少软件和FPGA硬件资源的需求。

最后需要说明的是，上述说明仅是本发明的最佳实施例而已，并非对本发明做任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围内，都可利用上述揭示的做法和技术内容对本发明技术方案做出许多可能的变动和简单的替换等，这些都属于本发明技术方案保护的范围。

Claims (10)

1.一种核电站仪控系统的变量强制和释放装置，其特征在于，所述装置包括：

用于存储需要对变量进行强制处理的变量强制模块和用于存储需要对变量进行释放处理的变量释放模块；

用于存储至少一种强制和/或释放变量的强制变量存储区域；

接收所述变量强制或者释放数据的MNET协议模块，并且所述MNET协议模块用于将所述强制和/或释放变量发送至所述强制变量存储区域；

用于对所述强制和/或释放变量进行逻辑运算的逻辑运算模块；并且所述装置还包括：

位于所述逻辑运算模块和所述强制变量存储区域之间的多路选择模块，所述多路选择模块用于将所述强制变量存储区域中的至少一种强制和/或释放变量通过并联信号的方式传输至所述逻辑运算模块。

2.根据权利要求1所述的装置，其特征在于，与所述变量强制模块和所述变量释放模块连接的强制列表模块，并且将所述所述变量强制模块和所述变量释放模块的数据传输至所述MNET协议模块；所述强制列表模块存储有已经被强制和/或释放过的变量。

3.根据权利要求1所述的装置，其特征在于，所述装置还包括位于所述多路选择模块和所述逻辑运算模块之间的I/O变量存储区。

4.根据权利要求3所述的装置，其特征在于，所述强制变量存储区域和/或所述I/O变量存储区都包括RAM存储器。

5.根据权利要求1所述的装置，其特征在于，所述多路选择模块还可以接收外部的SLINK类型的数据。

6.根据权利要求1所述的装置，其特征在于，所述MNET协议模块和所述强制变量存储区域之间通过PHY接口模块和MAC接口模块传输数据，并且所述强制变量存储区域包括MAC寄存器和MAC数据RAM存储器。

7.根据权利要求2所述的装置，其特征在于，所述强制变量存储区域、所述多路选择模块和所述逻辑运算模块设置在MPU板卡中；所述变量强制模块、所述变量释放模块、所述强制列表模块和所述MNET协议模块设置在与所述MPU板卡独立的维护工具中。

8.一种用于核电站仪控系统的变量强制和释放维护工具，其特征在于，所述工具包括：

用于存储需要对变量进行强制处理的变量强制模块和用于存储需要对变量进行释放处理的变量释放模块；

与所述变量强制模块和所述变量释放模块连接的强制列表模块；以及与所述强制列表模块连接的MNET协议模块；

其中，所述工具用于可拆卸地用于如权利要求1～7任意一种所述的核电站仪控系统的变量强制和释放装置中。

9.一种核电站仪控系统的变量强制和释放方法，其特征在于，所述方法包括：

一、输入需要强制和/或释放的变量；

二、将所述需要强制和/或释放的变量通过MNET协议进行解析，并将解析后的数据发送至强制变量存储区域；

三、将所述强制变量存储区域中的至少一种强制和/或释放变量通过多路选择模块通过并联信号的方式输入至逻辑运算模块；

四、逻辑运算模块输出所述并联信号的运算结果。

10.根据权利要求9所述的方法，其特征在于，所述强制和/或释放的变量输入至MNET协议模块进行MNET协议解析之前，还包括判断所述强制和/或释放的变量是否已经存在于强制列表模块中，如果是，则将强制列表模块中的值更新为此次被强制变量的值；如果不是，则将此次被强制/或释放的变量追加至变量强制列表模块中，然后将变量强制列表模块中的变量依据MNET协议的通讯格式，使用强制命令字通过MNET协议发送至所述强制变量存储区域。