CN107679008A - 一种优化用户接口的ip核及优化ip用户接口的方法 - Google Patents
一种优化用户接口的ip核及优化ip用户接口的方法 Download PDFInfo
- Publication number
- CN107679008A CN107679008A CN201710977641.6A CN201710977641A CN107679008A CN 107679008 A CN107679008 A CN 107679008A CN 201710977641 A CN201710977641 A CN 201710977641A CN 107679008 A CN107679008 A CN 107679008A
- Authority
- CN
- China
- Prior art keywords
- logic layer
- interface
- upper grade
- user
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种优化用户接口的IP核及优化IP用户接口的方法，IP包括上层逻辑层，上层逻辑层包括基础逻辑层，或者，上层逻辑层连接有基础逻辑层；基础逻辑层包括IP核，上层逻辑层通过上层接口连接有用户逻辑层；上层逻辑层的上层接口包括读有效信号接口、读准备信号接口、读数据信号接口、写有效信号接口、写准备信号接口和写数据信号接口。方法：对软核IP进行封装；当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号；当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号。
Description
技术领域
本发明属于芯片设计领域，具体涉及一种优化用户接口的IP核及优化IP用户接口的方法。
背景技术
IP核，Intellectual Property Core 的简称，知识产权核。
在芯片设计领域中，IP核，全称为知识产权核，是一种已实现一定功能的并具有可灵活配置参数的可重用模块。设计人员可在IP核基础上进行设计和开发，不仅能提升设计的效率，也能保证设计的质量。
对于可修改逻辑的第三方软核IP，用户在调用所述IP的时候需要结合具体设计要求对所述IP进行合理配置后才能正常使用，但如果在一个工程设计中所述IP提供给用户接口的信号数量比较多而且操作上比较繁琐，例如，基础逻辑层原本对外提供的是用户命令接口，包括待输入的命令信号、控制信号以及相关数据信号，对于写命令，包括写数据信号，对于读命令，包括待输出的读数据信号，但是通过所述用户命令接口输入的命令是面向底层的，并且完成一个命令需要进行若干个有序的寄存器读写操作，另外，单个命令并不能构成一次完整的用户事务，而需要和其它命令进行有序的组合才能算为一次有效的用户事务。因此用户若是直接通过所述用户命令接口发送读写命令是一项比较繁琐的操作而且代码的可读性较差，这无疑会给设计人员在开发上带来诸多的不便，又或者所述IP是面向底层功能或基础性功能而设计的同时提供给用户的接口也比较偏底层，但在实际工程设计中设计人员期望的是提供给用户的接口是比较偏上层的而且操作上更加方便快捷，因此所述IP的这种用户接口也是无法满足实际设计需求的。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种优化用户接口的IP核及优化IP用户接口的方法，是非常有必要的。
发明内容
本发明的目的在于，针对上述IP提供给用户接口的信号数量比较多而且操作上比较繁琐的缺陷，提供一种优化用户接口的IP核及优化IP用户接口的方法，以解决上述技术问题。
为实现上述目的，本发明给出以下技术方案：
一种优化用户接口的IP核，包括基础逻辑层和上层逻辑层，基础逻辑层包括IP核和对外接口，上层逻辑层包括下层接口和上层接口，基础逻辑层通过对外接口与上层逻辑层的下层接口连接，上层逻辑层的上层接口连接有用户逻辑层；
上层逻辑层的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口、读准备信号接口和读数据信号接口，写信号接口包括写有效信号接口、写准备信号接口和写数据信号接口；
上层逻辑层用于同用户逻辑层通信；
上层逻辑层的写信号接口用户接收用户逻辑层发送的数据；当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号；
上层逻辑层的读信号接口用于向用户逻辑层发送数据；当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号。
进一步地，上层逻辑层的数量为若干个，若干个上层逻辑层按层级高低依次连接，每个上层逻辑层的下层接口连接低一级上层逻辑层的上层接口，每个上层逻辑层的上层接口连接高一级上层逻辑层的下层接口，最低层的上层逻辑层的下层接口连接基础逻辑层的上层接口，最高层的上层逻辑层的上层接口连接有用户逻辑层。
进一步地，上层逻辑层的上层接口还包括时钟接口和复位接口。
本发明还给出以下技术方案：
一种优化用户接口的IP核，包括上层逻辑层，上层逻辑层包括基础逻辑层和上层接口，基础逻辑层包括IP核，上层接口连接有用户逻辑层；
上层逻辑层的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口、读准备信号接口和读数据信号接口，写信号接口包括写有效信号接口、写准备信号接口和写数据信号接口；
上层逻辑层用于同用户逻辑层通信；
上层逻辑层的写信号接口用户接收用户逻辑层发送的数据；当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号；
上层逻辑层的读信号接口用于向用户逻辑层发送数据；当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号。
进一步地，上层逻辑层的数量为若干个，高层级的上层逻辑层包括低层级的上层逻辑层，最高层的上层逻辑层包括上层接口，上层接口连接有用户逻辑层，最低层的上层逻辑层包括基础逻辑层。
进一步地，上层逻辑层的上层接口还包括时钟接口和复位接口。
本发明还给出以下技术方案：
一种优化IP用户接口的方法，包括如下步骤：
对软核IP进行封装；封装后的IP包括上层逻辑层，上层逻辑层包括基础逻辑层，或者，上层逻辑层连接有基础逻辑层；
基础逻辑层包括IP核，上层逻辑层包括上层接口，上层逻辑层的上层接口连接有用户逻辑层；
上层逻辑层的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口、读准备信号接口和读数据信号接口，写信号接口包括写有效信号接口、写准备信号接口和写数据信号接口；
当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号；
当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号。
进一步地，上层逻辑层的数量为若干个，每个上层逻辑层的层级高低不同；高层级的上层逻辑层包括低一级的上层逻辑层，或者，高层级的上层逻辑层连接低一级的上层逻辑层；最高级的上层逻辑层与用户逻辑层连接，最低级的上层逻辑层包括基础逻辑层，或者，最低级的上层逻辑层与基础逻辑层连接。
进一步地，当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号，具体步骤如下：
上层逻辑层判断是否可以接收用户逻辑层的数据信号；
当上层逻辑层可以接收用户逻辑层的数据信号时，上层逻辑层通过写准备信号接口发送有效的写准备信号给用户逻辑层；用户逻辑层接收到有效的写准备信号后通过上层逻辑层的写数据信号接口向上层逻辑层发送写数据信号，同时，用户逻辑层通过上层逻辑层的写有效信号接口向上层逻辑层发送写有效信号；上层逻辑层识别到写有效信号和写准备信号同时有效时，上层逻辑层对用户逻辑层发送的写数据信号进行解析；上层逻辑层根据解析出的事物类型执行相应的命令组合；
当上层逻辑层不再接收用户逻辑层的数据信号时，上层逻辑层通过写准备信号接口发送无效的写准备信号给用户逻辑层；用户逻辑层接收到无效的写准备信号后不再向上层逻辑层发送写数据信号和写有效信号；
当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号，具体步骤如下：
用户逻辑层判断是否可以接收上层逻辑层的数据信号；
当用户逻辑层可以接收上层逻辑层的数据信号时，用户逻辑层通过上层逻辑层的读准备信号接口向上层逻辑层发送有效的读准备信号；上层逻辑层接收到有效的读准备信号后通过读数据接口向用户逻辑层发送读数据信号，同时，上层逻辑层通过读有效信号接口向用户逻辑层发送读有效信号；用户逻辑层识别到读有效信号和读准备信号同时有效时，用户逻辑层对上层逻辑层发送的读信号数据进行解析；用户逻辑层根据解析出的事物类型执行相应的命令组合；
当用户逻辑层不再接收用户逻辑层的数据信号时，用户逻辑层通过上层逻辑层的读准备信号接口发送无效的读准备信号给上层逻辑层；上层逻辑层接收到无效的读准备信号后不再向用户逻辑层发送读数据信号和读有效信号。
进一步地，上层逻辑层根据解析出的事物类型执行相应的命令组合的步骤中的执行命令组合通过有限状态机实现；用户逻辑层根据解析出的事物类型执行相应的命令组合的步骤中的执行命令组合通过有限状态机实现。
本发明的有益效果在于：
本发明简化IP用户接口从而提升IP的易用性，并且因优化IP用户接口而使模块的设计层次划分得更加鲜明，便于工程的管理、调试以及后续功能的升级，还便于设计工具的综合、布局布线以及优化。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
图1为优化用户接口的IP核连接示意图1；
图2为优化用户接口的IP核连接示意图2；
图3为本发明的方法流程图；
其中，1-基础逻辑层；2.1-第一上层逻辑层；2.2-第二上层逻辑层；2.2.1-时钟接口；2.2.2-复位接口；2.2.3-读有效信号接口；2.2.4-读准备信号接口；2.2.5-读数据信号接口；2.2.6-写有效信号接口；2.2.7-写准备信号接口；2.2.8-写数据信号接口；3-IP核；4-用户逻辑层。
具体实施方式：
为使得本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明具体实施例中的附图，对本发明中的技术方案进行清楚、完整地描述。
如图1所示，本发明提供一种优化用户接口的IP核，包括基础逻辑层1、第一上层逻辑层2.1和第二上层逻辑层2.2，基础逻辑层1包括IP核3和对外接口，第一上层逻辑层2.1和第二上层逻辑层2.2均包括下层接口和上层接口，基础逻辑层1通过对外接口与第一上层逻辑层2.1的下层接口连接，第一上层逻辑层2.1的上层接口与第二上层逻辑层2.2的下层接口连接，第二上层逻辑层2.2的上层接口连接有用户逻辑层4；
第二上层逻辑层2.2的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口2.2.3、读准备信号接口2.2.4和读数据信号接口2.2.5，写信号接口包括写有效信号接口2.2.6、写准备信号接口2.2.7和写数据信号接口2.2.8；
第二上层逻辑层2.2的上层接口还包括时钟接口2.2.1和复位接口2.2.2；
第二上层逻辑层2.2用于同用户逻辑层4通信；
第二上层逻辑层2.2的写信号接口用户接收用户逻辑层发送的数据；当第二上层逻辑层2.2的写有效信号接口2.2.6和写准备信号接口2.2.7的数据同时有效时，第二上层逻辑层2.2的写数据信号接口2.2.8接收用户逻辑层4发送的写数据信号；
第二上层逻辑层2.2的读信号接口用于向用户逻辑层发送数据；当第二上层逻辑层2.2的读有效信号接口2.2.3和读准备信号接口2.2.4的数据同时有效时，第二上层逻辑层2.2的读数据信号接口2.2.5向用户逻辑层4发送读数据信号。
如图2所示，本发明提供一种优化用户接口的IP核，包括第二上层逻辑层2.2，第二上层逻辑层2.2包括第一上层逻辑层2.1，第一上层逻辑层2.1包括基础逻辑层1和上层接口，基础逻辑层1包括IP核3，上层接口连接有用户逻辑层4；
第二上层逻辑层2.2的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口2.2.3、读准备信号接口2.2.4和读数据信号接口2.2.5，写信号接口包括写有效信号接口2.2.6、写准备信号接口2.2.7和写数据信号接口2.2.8；
第二上层逻辑层的上层接口还包括时钟接口2.2.1和复位接口2.2.2；
第二上层逻辑层2.2用于同用户逻辑层4通信；
第二上层逻辑层2.2的写信号接口用户接收用户逻辑层4发送的数据；当第二上层逻辑层2.2的写有效信号接口2.2.6和写准备信号接口2.2.7的数据同时有效时，第二上层逻辑层2的写数据信号接口2.2.8接收用户逻辑层4发送的写数据信号；
第二上层逻辑层2.2的读信号接口用于向用户逻辑层4发送数据；当第二上层逻辑层2.2的读有效信号接口2.2.3和读准备信号接口2.2.4的数据同时有效时，第二上层逻辑层2.2的读数据信号接口2.2.5向用户逻辑层4发送读数据信号。
如图3所示，本发明提供一种优化IP用户接口的方法，包括如下步骤：
对软核IP进行封装；封装后的IP包括上层逻辑层，上层逻辑层包括基础逻辑层，或者，上层逻辑层连接有基础逻辑层；
基础逻辑层包括IP核，上层逻辑层包括上层接口，上层逻辑层的上层接口连接有用户逻辑层；上层逻辑层的数量为若干个，每个上层逻辑层的层级高低不同；高层级的上层逻辑层包括低一级的上层逻辑层，或者，高层级的上层逻辑层连接低一级的上层逻辑层；最高级的上层逻辑层与用户逻辑层连接，最低级的上层逻辑层包括基础逻辑层，或者，最低级的上层逻辑层与基础逻辑层连接；
最高级上层逻辑层的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口、读准备信号接口和读数据信号接口，写信号接口包括写有效信号接口、写准备信号接口和写数据信号接口；
当最高级上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，最高级上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号；具体步骤如下：
最高级上层逻辑层判断是否可以接收用户逻辑层的数据信号；
当最高级上层逻辑层可以接收用户逻辑层的数据信号时，最高级上层逻辑层通过写准备信号接口发送有效的写准备信号给用户逻辑层；用户逻辑层接收到有效的写准备信号后通过最高级上层逻辑层的写数据信号接口向最高级上层逻辑层发送写数据信号，同时，用户逻辑层通过最高级上层逻辑层的写有效信号接口向最高级上层逻辑层发送写有效信号；最高级上层逻辑层识别到写有效信号和写准备信号同时有效时，最高级上层逻辑层对用户逻辑层发送的写数据信号进行解析；最高级上层逻辑层根据解析出的事物类型执行相应的命令组合；执行命令组合通过有限状态机实现；
当最高级上层逻辑层不再接收用户逻辑层的数据信号时，最高级上层逻辑层通过写准备信号接口发送无效的写准备信号给用户逻辑层；用户逻辑层接收到无效的写准备信号后不再向最高级上层逻辑层发送写数据信号和写有效信号；
当最高级上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，最高级上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号，具体步骤如下：
用户逻辑层判断是否可以接收最高级上层逻辑层的数据信号；
当用户逻辑层可以接收最高级上层逻辑层的数据信号时，用户逻辑层通过最高级上层逻辑层的读准备信号接口向最高级上层逻辑层发送有效的读准备信号；最高级上层逻辑层接收到有效的读准备信号后通过读数据接口向用户逻辑层发送读数据信号，同时，最高级上层逻辑层通过读有效信号接口向用户逻辑层发送读有效信号；用户逻辑层识别到读有效信号和读准备信号同时有效时，用户逻辑层对最高级上层逻辑层发送的读信号数据进行解析；用户逻辑层根据解析出的事物类型执行相应的命令组合；执行命令组合通过有限状态机实现；
当用户逻辑层不再接收用户逻辑层的数据信号时，用户逻辑层通过最高级上层逻辑层的读准备信号接口发送无效的读准备信号给最高级上层逻辑层；最高级上层逻辑层接收到无效的读准备信号后不再向用户逻辑层发送读数据信号和读有效信号。
本发明的实施例是说明性的，而非限定性的，上述实施例只是帮助理解本发明，因此本发明不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他的具体实施方式，同样属于本发明保护的范围。
Claims (10)
1.一种优化用户接口的IP核，其特征在于，包括基础逻辑层和上层逻辑层，基础逻辑层包括IP核和对外接口，上层逻辑层包括下层接口和上层接口，基础逻辑层通过对外接口与上层逻辑层的下层接口连接，上层逻辑层的上层接口连接有用户逻辑层；
上层逻辑层的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口、读准备信号接口和读数据信号接口，写信号接口包括写有效信号接口、写准备信号接口和写数据信号接口；
上层逻辑层用于同用户逻辑层通信；
上层逻辑层的写信号接口用户接收用户逻辑层发送的数据；当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号；
上层逻辑层的读信号接口用于向用户逻辑层发送数据；当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号。
2.如权利要求1所述的一种优化用户接口的IP核，其特征在于，上层逻辑层的数量为若干个，若干个上层逻辑层按层级高低依次连接，每个上层逻辑层的下层接口连接低一级上层逻辑层的上层接口，每个上层逻辑层的上层接口连接高一级上层逻辑层的下层接口，最低层的上层逻辑层的下层接口连接基础逻辑层的上层接口，最高层的上层逻辑层的上层接口连接用户逻辑层。
3.如权利要求1所述的一种优化用户接口的IP核，其特征在于，上层逻辑层的上层接口还包括时钟接口和复位接口。
4.一种优化用户接口的IP核，其特征在于，包括上层逻辑层，上层逻辑层包括基础逻辑层和上层接口，基础逻辑层包括IP核，上层接口连接有用户逻辑层；
上层逻辑层的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口、读准备信号接口和读数据信号接口，写信号接口包括写有效信号接口、写准备信号接口和写数据信号接口；
上层逻辑层用于同用户逻辑层通信；
上层逻辑层的写信号接口用户接收用户逻辑层发送的数据；当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号；
上层逻辑层的读信号接口用于向用户逻辑层发送数据；当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号。
5.如权利要求4所述的一种优化用户接口的IP核，其特征在于，上层逻辑层的数量为若干个，高层级的上层逻辑层包括低层级的上层逻辑层，最高层的上层逻辑层包括上层接口，上层接口连接用户逻辑层，最低层的上层逻辑层包括基础逻辑层。
6.如权利要求4所述的一种优化用户接口的IP核，其特征在于，上层逻辑层的上层接口还包括时钟接口和复位接口。
7.一种优化IP用户接口的方法，其特征在于，包括如下步骤：
对软核IP进行封装；封装后的IP包括上层逻辑层，上层逻辑层包括基础逻辑层，或者，上层逻辑层连接有基础逻辑层；
基础逻辑层包括IP核，上层逻辑层包括上层接口，上层逻辑层的上层接口连接有用户逻辑层；
上层逻辑层的上层接口包括读信号接口和写信号接口；
读信号接口包括读有效信号接口、读准备信号接口和读数据信号接口，写信号接口包括写有效信号接口、写准备信号接口和写数据信号接口；
当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号；
当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号。
8.如权利要求7所述的一种优化IP用户接口的方法，其特征在于，上层逻辑层的数量为若干个，每个上层逻辑层的层级高低不同；高层级的上层逻辑层包括低一级的上层逻辑层，或者，高层级的上层逻辑层连接低一级的上层逻辑层；最高级的上层逻辑层与用户逻辑层连接，最低级的上层逻辑层包括基础逻辑层，或者，最低级的上层逻辑层与基础逻辑层连接。
9.如权利要求7所述的一种优化IP用户接口的方法，其特征在于，
当上层逻辑层的写有效信号接口和写准备信号接口的数据同时有效时，上层逻辑层的写数据信号接口接收用户逻辑层发送的写数据信号，具体步骤如下：
上层逻辑层判断是否可以接收用户逻辑层的数据信号；
当上层逻辑层可以接收用户逻辑层的数据信号时，上层逻辑层通过写准备信号接口发送有效的写准备信号给用户逻辑层；用户逻辑层接收到有效的写准备信号后通过上层逻辑层的写数据信号接口向上层逻辑层发送写数据信号，同时，用户逻辑层通过上层逻辑层的写有效信号接口向上层逻辑层发送写有效信号；上层逻辑层识别到写有效信号和写准备信号同时有效时，上层逻辑层对用户逻辑层发送的写数据信号进行解析；上层逻辑层根据解析出的事物类型执行相应的命令组合；
当上层逻辑层不再接收用户逻辑层的数据信号时，上层逻辑层通过写准备信号接口发送无效的写准备信号给用户逻辑层；用户逻辑层接收到无效的写准备信号后不再向上层逻辑层发送写数据信号和写有效信号；
当上层逻辑层的读有效信号接口和读准备信号接口的数据同时有效时，上层逻辑层的读数据信号接口向用户逻辑层发送读数据信号，具体步骤如下：
用户逻辑层判断是否可以接收上层逻辑层的数据信号；
当用户逻辑层可以接收上层逻辑层的数据信号时，用户逻辑层通过上层逻辑层的读准备信号接口向上层逻辑层发送有效的读准备信号；上层逻辑层接收到有效的读准备信号后通过读数据接口向用户逻辑层发送读数据信号，同时，上层逻辑层通过读有效信号接口向用户逻辑层发送读有效信号；用户逻辑层识别到读有效信号和读准备信号同时有效时，用户逻辑层对上层逻辑层发送的读信号数据进行解析；用户逻辑层根据解析出的事物类型执行相应的命令组合；
当用户逻辑层不再接收用户逻辑层的数据信号时，用户逻辑层通过上层逻辑层的读准备信号接口发送无效的读准备信号给上层逻辑层；上层逻辑层接收到无效的读准备信号后不再向用户逻辑层发送读数据信号和读有效信号。
10.如权利要求9所述的一种优化IP用户接口的方法，其特征在于，上层逻辑层根据解析出的事物类型执行相应的命令组合的步骤中的执行命令组合通过有限状态机实现；用户逻辑层根据解析出的事物类型执行相应的命令组合的步骤中的执行命令组合通过有限状态机实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710977641.6A CN107679008A (zh) | 2017-10-17 | 2017-10-17 | 一种优化用户接口的ip核及优化ip用户接口的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710977641.6A CN107679008A (zh) | 2017-10-17 | 2017-10-17 | 一种优化用户接口的ip核及优化ip用户接口的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107679008A true CN107679008A (zh) | 2018-02-09 |
Family
ID=61140925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710977641.6A Pending CN107679008A (zh) | 2017-10-17 | 2017-10-17 | 一种优化用户接口的ip核及优化ip用户接口的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107679008A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109145527A (zh) * | 2018-06-22 | 2019-01-04 | 芯启源(上海)半导体科技有限公司 | 基于usb3.1协议ts2训练序列的ip软核产权保护与侵权鉴定方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103106166A (zh) * | 2012-12-22 | 2013-05-15 | 中国船舶重工集团公司第七0九研究所 | 一种协议无关、可支持目标读写操作的pcie ip核用户逻辑接口设计方法 |
| US20160216327A1 (en) * | 2013-10-03 | 2016-07-28 | Stmicroelectronic (Research & Development) Limited | Flexible interface |
| CN106201982A (zh) * | 2016-07-01 | 2016-12-07 | 深圳市紫光同创电子有限公司 | 一种PCI‑Express IP核 |
-
2017
- 2017-10-17 CN CN201710977641.6A patent/CN107679008A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103106166A (zh) * | 2012-12-22 | 2013-05-15 | 中国船舶重工集团公司第七0九研究所 | 一种协议无关、可支持目标读写操作的pcie ip核用户逻辑接口设计方法 |
| US20160216327A1 (en) * | 2013-10-03 | 2016-07-28 | Stmicroelectronic (Research & Development) Limited | Flexible interface |
| CN106201982A (zh) * | 2016-07-01 | 2016-12-07 | 深圳市紫光同创电子有限公司 | 一种PCI‑Express IP核 |
Non-Patent Citations (1)
| Title |
|---|
| LIMOON1212: "Vivado中AXI IP核的创建和读写逻辑分析", 《HTTPS://BLOG.CSDN.NET/LIMOON1212/ARTICLE/DETAILS/45567299》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109145527A (zh) * | 2018-06-22 | 2019-01-04 | 芯启源(上海)半导体科技有限公司 | 基于usb3.1协议ts2训练序列的ip软核产权保护与侵权鉴定方法 |
| CN109145527B (zh) * | 2018-06-22 | 2020-10-09 | 芯启源(上海)半导体科技有限公司 | 基于usb3.1协议ts2训练序列的ip软核产权保护与侵权鉴定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103280238B (zh) | 基于FPGA的eMMC控制器及其工作方法 | |
| CN103034603B (zh) | 多通道闪存卡控制装置及其控制方法 | |
| CN105074832A (zh) | 电力管理 | |
| CN106372032B (zh) | 一种fpga动态重构方法 | |
| CN101000597A (zh) | 一种基于AMBA总线的嵌入式Java处理器IP核 | |
| CN104050139A (zh) | 用于改善串行接口的芯片间、单导线通信的方法、装置和系统 | |
| CN104572384B (zh) | 一种芯片多fpga验证方法 | |
| CN100373388C (zh) | 一种快速生成逻辑电路的方法 | |
| CN109683877A (zh) | 一种基于SystemC的GPU软硬件交互TLM系统 | |
| CN109254883B (zh) | 一种片上存储器的调试装置及方法 | |
| CN206272746U (zh) | 一种基于fpga的数字视频显示接口模块 | |
| CN106775436A (zh) | 数据存取方法、存储器控制电路单元与存储器 | |
| CN107679008A (zh) | 一种优化用户接口的ip核及优化ip用户接口的方法 | |
| CN100543708C (zh) | 一种处理器访问慢速存储器的控制方法 | |
| CN108920197A (zh) | 一种提高fpga串行被动加载速率的加载电路及加载方法 | |
| CN106055512A (zh) | 一种mipi接口raw10数据重组编码与读出结构及方法 | |
| CN105681429A (zh) | 一种手表用超低功耗的智能计步系统及方法 | |
| CN106528482A (zh) | 一种基于微控制器和fpga的并行通信方法 | |
| CN102890653B (zh) | 指令执行方法、存储器控制器与存储器储存装置 | |
| CN202018576U (zh) | 单片机通信模块 | |
| CN106598548A (zh) | 存储单元读写冲突的解决方法及装置 | |
| CN103513100A (zh) | 改善用电信息采集系统抄表稳定性的方法 | |
| CN105573947A (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN106873916A (zh) | 一种基于超大规模芯片调试的调试信息存取方法及装置 | |
| CN100377133C (zh) | 读写序列进阶技术接附规格装置内非标准暂存器的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180209 |
|
| RJ01 | Rejection of invention patent application after publication |