JPS5922461A - デ−タ衝突および無デ−タ状態の検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は複数の送信加入者と受信加入者が接続され、
送信加入者は非同期データをビット列の形で送り出し、
各送信加入者はデータバスがデ−夕を送っていないこと
を確めた後始めて自分のデータを送り出すようになって
いる光データバスにおいてデータの衝突を検出する回路
ならびにバスの無データ状態を検出する回路に関するも
のである。

多数の加入者（計算機、端末装置等）の結合形成には最
近点対点結合の代りにバスネットワークが多用されるよ
うになった。バス上で秩序立った送信が行なわれるだめ
の重要な条件は複数の加入者が同時如データをバスに入
れないことである。

同期動作系ではこの条件が各加入者に対して決められた
時間区分を指定することによって達成される。しかし非
同期バスはよりフレキシブルであり多くの応用分野如お
いてより高度のデータ伝送を可能にする。非同期アクセ
ス法の一例は衝突検出が行われるキャリヤ拳センス争マ
ルチプル・アクセス（Ｃ８ＭＡ／ＣＤ）と呼ばれている
ものである。

非同期法においては送信を希望する加入者例えば計算機
が送信希望時に対応する受信機が他の計算機のデータを
受取っているかどうかを確かめなければならない。何等
のデータも受取っていないときはバスは無データ状態で
あり自由伝送状態と呼ばれる状態にあり、加入者はデー
タをバスに送り込み始める。加入者が自身のデータを送
り出す時間の間如受信計算機に他の計算機からデータが
送られてくることがある。この現象は送信計算機におい
てデータ衝突状態として検出されなければならない。

この発明の目的は冒頭に挙げた光データバスておいてデ
ータ衝突を検出するだめの簡単でコンパクトな回路とこ
の回路に必要な光データバスの自由伝送状態を検知する
回路を提供することである。

この目的の始めの部分は特許請求の範囲第１項に特徴と
して挙げた回路構成てより、その後の部分は特許請求の
範囲第１２項妃特徴として挙げた回路構成てよって達成
される。

図面を参照してこの発明を更如詳細に説明する。

第１図は光星形バスとそれ知接続された加入者の構成を
模式的に示す。ＳとＥは加入者Ｔ□、Ｔ２゜・・・・・
・Ｔ　Ｎ　ｔ・・・・・・ＴＺ、Ｚ＝１．２．・・・・
・・、の送信モジュールと受信モジュールを表わす。あ
る送信部Ｓから送られて来た光は星形カプラによってそ
の総ての出力ファイバに均等て分配され、総ての加入者
の受信部ＥＫ達する。データの前に置かれたアドレッシ
ングにより目的として選出された終端機器ておいて情報
の以後の処理が行なわれる。例えば加入者Ｔの送信部Ｓ
が加入者Ｔ２（計算機）の受信部Ｅにデータを送るもの
とする。このデータ流が計算機Ｔ２１Ｃおいて例えば計
算機ＴＮから来たデータによって乱されるとき加入者Ｔ
１とＴＮにおいてそれが確認されなければならない。両
輪理状態ＩＩ　Ｉ　１１と”ｌＯ”が正論理に従って決
められ、光学的に仕事率りとＬより小さい例えば０の仕
事率のエネルギー束によって表わされるものとする。

次の三つの状態が区別される： １、　データ流中にＩＩ　Ｉ　１１がある状態２、デー
タ流中に”１０°１がある状態３、送信部Ｓからのデー
タ流が無い状態（送信部Ｓがデータを送り出していない
状態）データ伝送量を犬きくするためには“無データ流
°゛状態を°ｌＯ°１−パルスの連続によって表わす必
要がある。しかしデータ流には極めて長い“ｌＯ゛。

−状態が現われることがある。°“無データ流°°状態
を他の任意のデータ流から区別するためスクランブラＳ
Ｃが送信側で、デスクランブラＤＳが受信側で使用され
る。

第２図にデータの衝突と自由伝送状態を検出する回路を
計算機Ｒと発信モジュールＳと受信モジュールＥから成
る計算機ステーションＴと共如示す。光伝送区間即ち光
ファイバと星形カプラがら成るバスＢの外針算機ステー
ションとの接続個所も同時に示されている。論理機能は
模式的に示され例えばＡＮＤ回路がＮＡＮＤＡＮＤ回路
バータ回路を組合せて構成されることなどは無視されて
いる。スクランブラＳＣの作用はデータ電流中のＩＩ　
ＯＩＩ−パルスとＩＩ　Ｉ　ＩＩ−パルスの列かう特定
のアルゴリズムに従って別のビット配列を作り出し、ス
クランブラて送り込まれたビット列に多数例えば８個以
上の′”０”１又は°ｌ　Ｉ　１１が連続して現われる
場合にもスクランブラから送り出されるビット列如は８
個以上の°′０°′−パルス又は°゛１°“−パルスが
連続して現われることはないようにすることである。°
１無データ流ＩＩ状態はこの場合例えばスクランブラを
構成するＬＥＤドライバＮに少くとも９個のＩＩ　ＯＩ
Ｉ−パルス又はＩＩ　Ｉ　１１−パルスが連続して現わ
れだときである。

自由伝送状態の検出 受信部Ｅがその検出器上の“１０°°−光パルスとＩＩ
　Ｉ　ＩＩ−光パルス眞対する電気パルスを出力端Ｘ。

から送り出す。この電気パルスは再トリガ可能の単安定
マルチパイプレークＲＭＭ□に達してその出力端Ｘ２□
を゛１パ−パルス毎に°゛１′′−１′′−状態させる
。マルチパイプレークＲＭＭ□の時定数（出力端の”１
“１−状態を保持する時間）は例えば５μｓに選ばれる
。再トリガ可能のマルチバイブレータＲＭＭ□の別の時
定数（出力端Ｑにおいて°０“状態の保持時間、ただし
この時間の間延その入力端において新に１１０“１から
′”１１１への変化が起らないとき）は受信部において
ｌ　Ｏ１１状態が続いたときだけ出力端Ｘ２□が°“１
“状態にあるように選ばれる。受信部Ｅにデータ（“１
゛１−パルスおよびＩＩ　ＯＩＩ−パルス）が到着する
とＮＯＲ回路の出力端Ｘ２□には永続的Ｋ　”　０”′
状態が現われる。受信部にデータが送り込まれないとき
即自由伝送状態であるときはＮＯＲ回路の出力端はＩＩ
　Ｉ　１１状態如ある。これによって計算機は二つの状
態即ち受信部Ｅにデータが到来したか否か如ついての知
識を常に持つことになる。各計算機はデータを送り出す
前にバスＢが空いているかどうか如ついて出力端Ｘ２□
の状態を間合せる。

データ衝突の検出 衝突は一つの計算機が送信ｌ〜ている間延少くとも一つ
の他の計算機からこの送信計算機にデータが送り込まれ
たときに発生するものである。この現象を検出するため
Ｋは送信計算機のデータを適当な時遅れをもって送信計
算機の受信部に到来するデータとビット毎に比較する。

両方のビット流が一致していれば確実に衝突は起ってい
ない。しかしそれらの間に差があっても必ずしも衝突が
起っているとは限らない。例えば一つの計算機だけが発
信しているがそのデータ流に伝送誤差が生じたときはデ
ータの衝突が無いのにも拘らず比較する両データの間に
はビット毎の一致はない。従って衝突と伝送誤差とを区
別する必要がある。その回路技術上の実現は次の考察に
基く：対応するビットが一致しない確率は伝送誤差の場
合よりも衝突の場合の方が遥かに高い。このことから判
別基準は°′対応する二つのビットが一致口ないことが
極めて短い時間内に一回以上起るときは衝突である°１
ということになる。この極めて短い時間というのは伝送
誤差が発生する平均時間よりも遥に短いという意味であ
る。例えばデータ速度がＭｂｉｔ／Ｓであり伝送誤差確
率が１０−９であるとき平・均して５０秒毎に一回伝送
誤差が発生する。

データ衝突を検出する回路の主要部分を第２図に示す。

衝突が起ったときだけ入力端Ｘ１６１ｘ１８＋Ｘ　１９
を持つＡＮＤ回路Ｕ１の出力端Ｘ７にＩＩ　Ｉ　１１状
態が成立するがこれは次の経過による：ＬＥＤドライバ
ーＮが送り出す電気データは遅延装置Ｖ例えばシフトレ
ジスタを通してもコンパレータにの入力端ＸＩ　Ｋ比較
用として送られる。このコンパレータの第二の入力端Ｘ
２はバスＢに接続された受信部Ｅの出力端Ｘ。に結ばれ
、受信部Ｅにおいて受信した光信号が電気信号例えばＴ
ＴＬパルス如変換される。送信部ＳのＬＥＤが送り出し
７だ電気データの遅延時間は同じ計算機から出たデータ
であるときコンパレータにの入力端Ｘ□とｘ２において
常に等しい状態が等しい位相をもって存在するように選
ばれる。パルスが送信部ＳとバスＢと受信部Ｅを通って
コンパレータにの入力端Ｘ２に達する走行時間がＺｐβ
であれば遅延時間もＺＢｓとする。コンパレータにの入
力端Ｘ１とＸ２に到着した信号が互に一致しないときは
このコンパレータの出力端Ｘ３にＩＩ　Ｉ　１１状態が
現われる（各論理素子においての時間遅れは今後共考慮
しない）。

コンパレータにの出力端Ｘ３に現われた出力信号は並列
出力端Ｘ□、ｉ　＋　Ｘ□５を備えクロック制御される
シフトレジスタＳＲの直列入力端ｘ４に送られる。並列
出力端の一方Ｘ□４はＡＮＤ回路Ｕ１の一つの並列入力
端Ｘ１９に結ばれ、他方のＸ□５は再トリガ可能の単、
安定マルチバイブレータＲＭＭ２の入力端Ｘ□７に結ば
れている。並列入力端Ｘ□５のＩＩ　Ｉ　１１状態は再
トリガ可能の単安定マルチパイプレークＲＭＭ２の出力
端Ｘ５においである時間例えば１２ビツト長の間”Ｉ　
ＩＩ状態を保持する。コンパレータにの入力端Ｘ□とＸ
２に加えられた信号がこの１２ビツト長の間に一度だけ
互に異っていると伝送誤差が存在し、他方の並列入力端
Ｘ□４とマルチパイプレークＲＭＭ２の出力端に現われ
る信号が同時Ｋ“１１”であることはなく、それによっ
てＡＮＤ回路Ｕ１の出力端Ｘ７では必然的”１ｏｌｌで
なければならない。これに反して１２ビツト長の間に一
度以上コンパレータにの出力端Ｘ３、従ってシフトレジ
スタＳＲの直列入力端Ｘ４にＩＩ　Ｉ　１１が現われる
と衝突が起つたことてなり出力端Ｘ　１４とＸ５にはこ
の時間の間食くとも一回同時にＩｌｌｏｌが現われる。

このようにして出力端Ｘ５とＸ□４の状態によって衝突
と伝送誤差とを判別することができる。

シフトレジスタＶとＳ　Ｒは同じクロックで制御されそ
れらを通し２て電気データをも計算機から制御すること
ができるがその際これらのシフトレジスタのクロックパ
ルスの間て適当な位相差を選ばなければならない。これ
によって例えばコンパレータにの入力端Ｘ１とＸ２のパ
ルスに対してパルス継続中その状態を間合せることがで
きる。無衝突伝送中のクロック周波数の変動はコンパレ
ータにの入力端Ｘ□とＸ２に導かれるビット流にも同じ
向き間作用するから障害とはならない。

別の再トリガ可能単安定マルチパイプレークＲＭＭ３は
入力端Ｘ１□を通して送信部ＳのＬＥＤ　ドライバと同
じピット配列を受取る。マルチバイブレータＲＭＭ　　
は入力端Ｘ□□が°′１１°に置かれると出力端Ｘ６に
“ｌｉｔ“列を作る。マルチバイブレータＲＭＭ３の時
定数は、入力端Ｘ□１に！１”′が送り込まれたとき出
力端ｘ６は例えば１２ビツト長にＬＥＤドライバとバス
Ｂと受信部Ｅを経てコンパレータにの入力端Ｘ２までの
パルス走行時間を加えた時間の間ＩＩ　Ｉ　ＩＩ状態に
とどまる。計算機がデータを送り出すと入力端Ｘ□１を
基準にして遅くとも１２ビツト長の後にＵｌの第三入力
端Ｘ□６に結ばれだＲＭＭ３の出力端Ｘ６がＩＩ　Ｉ　
ＩＩ　Ｋ移る。計算機が最後に送り出しだビットが同じ
計算機に戻るまでの間ＡＮＤ回路Ｕ１はその第三入力端
ｘ１６の“１１“′状態により開放状態にありこの時間
中その出力端Ｘ７から少くとも１回衝突の場合はｌ　ｌ
　１１を、伝送誤差の場合ＩＩ　Ｑ　１１を与える。

衝突の場合Ｕ１の出力端Ｘ７のＩＩ　Ｉ　Ｉ＋パルスは
計算機内ではそれ以上のデータ送信を停止させる。

しかしこのＩＩ　Ｉ　１１パルスは出力端Ｘ７に接続さ
れだ補助の単安定マルチパイプレークＭＭを通してその
出力端×□５から可調整髪のＩＩ　１“１パルスを送り
出す０このパルスの長さは計算機がデータ発信前の状態
に戻ることができるように選定される。

この再生時間は例えば数１０μｓ程度である。データを
送信しない他の計算機では送信計算機に衝突が確認され
た場合単安定マルチパイプレークＲＭＭ２の出力端Ｘ５
とシフトレジスタＳＲの並列出力端Ｘ□４が同時にＩＩ
　Ｉ　ＩＩ状態となる。この計算機の発信能力が補助単
安定マルチパイプレークＭＭの出力端Ｘ□５に現われる
°１１１１パルスによって長時間阻止されることは第三
の単安定マルチバイブレータＲＭＭ３によって強制され
るものである。

即ち非送信計算機ではマルチバイブレータＲＭＭ３の入
力端ｘ１□がＩＩ　Ｏｏｌに置かれ、それてよってその
出力端ＸがＩＩ　ＯＩＩになり、Ｕｌの出力端ｘ７　と
Ｍ’、ＭＩの出力端Ｘ□５も°′０゛°になる。従って
衝突の場合に限って″１″パルスが出力端Ｘ７又はｘ、
５１ｃ保持される。

第２図の回路には入力端Ｊ、にと出力端ＱおよびＱを持
つマスク・スレーブ・フリツ“＄Ｆが設けられている。

このフリップ７０ツブの演算状態は第２図の左下の真理
値表に示されている。

ＭＳ　Ｆ／Ｆの最初の出発状態はその出力端Ｑが”°０
パに置かれているものとする。データ送信に際しては計
算機から°°１”′パルスが入力端Ｊに達し、真理値表
如従って出力端Ｑがパ１“°に移されスクランブラＳＣ
のピット列が送信部ＳのＬＥＤドライバに達する。これ
に対して衝突が確認されるとＡＮＤ回路Ｕｌの出力端Ｘ
７のＩＩ　Ｉ　Ｉ＋パルスがＯＲ回路ＯＲを通してフリ
ップ７０ツブＭＳＦ／Ｆのに入力端に導かれこの入力端
を°’１”Ｋ移す。入力端Ｊは“０′°状態であるから
出力端Ｑは°′０゛′に置かれる。出力端Ｑはデータの
終りがＯＲ回路の入力端の°°ｌ°１パルスで表わされ
ているときデータ終了時にもＩＩ　ＯＩＩに置かれる。

出力端がＩＩ　ＯＩＩであるとＬＥＤドライバは送信部
の“無データ流°。

状態を意味ｌ〜ている“ｌＯ°Ｉ列を送り出す。

第２図の回路の場合遅延は充分精確でありかつ時間的に
安定したものでなければならない。バスのファイバの長
さ又はモジュールが変ったときは一般に遅延を更めで調
整しなければならない。バス長が長くなると必要な遅延
時間も長くなる。遅延がクロック制御のシフトレジスタ
てよって実施される場合にはシフトレジスタの能力はバ
ス長と共に増大する。

第３図ては衝突の検出に遅延を必要としない回路の実施
例を示す。この実施例と第２図の回路の差異は評価回路
ＢｗＥの構成が異っているととである。

遅延装置とそれに続＜ＴＴＬ振幅コンパレータ（例えば
Ｔｅｘａｓ、　Ｉｎ５ｔｒｕ＋ｎｅｎｔｓ社のＳ、Ｎ７
−４８５　）の代りに第３図の回路では一つのアナログ
コンパレータ（例えばＴｅｘａｓ　Ｉｎｓｔｒｕｍｅｎ
ｔｓ社の５Ｎ７５１０７）を必要とするだけである。ア
ナログコンパレータの別の例は第２図の回路の受信部Ｅ
Ｋに含まれている受信部の出力端のパルスを矩形のＴＴ
Ｌ−パルスに変換するものである。

これらのアナログコンパレータの衝突検出機能は次の通
りである；受信部Ｅの増幅器から送り出される電気信号
の振幅は受信部Ｅの検出器に送り込まれた光データ流の
発生場所と個数に関係する。

図に示されていない増幅部分には必要に応じて増幅器出
力端においての振幅がコンパレータの入力端に許される
電圧値より太きぐならないようにする装置が設けられて
いる。

一つのビット流と複数のビット流との判別は両コンパレ
ータが互に異ったしきい値をもって動作すること如よっ
て行なわれる。ファイバおよび伝送区間の減衰の変化、
ミクサによる仕事率の不均等分割等の種々の原因に基き
受信部ＥＮにおいての仕事率は加入者ＴＭ（Ｍ＝１．・
・・・・・、Ｎ、・・・・・・Ｚ、Ｚは加入者の総数）
による関数として変動する。

加入者ＴＮに所属する増幅器の出力端において加入者自
体から送り出された光の仕事率によって作られた振幅を
ＡＮとし、単一のビット流に対する増幅器出力端におけ
る最小振幅をＡｍ１ｎとする。

コンパレータＫｌではしきい値電圧がほぼ０．５ＡＮて
、コンパレータに２ではほぼＡＮ＋０．５Ａｍ、　ｏに
調整される。これによってコンパレータのピンを適当に
選定するとに１の出力端では本来のビット列が得られ、
Ｋ２の出力端ではＩＩ　Ｏ１１が得られる。

本来のビット流が少くとも一つの他の加入者からのビッ
ト流によって乱される（衝突の場合）とそれらの光の仕
事率が重なり合い加入者ＴＮの増幅器の出力端において
も振幅が重なり合う。増幅器出力振幅がコツパレータに
２のしきい値ＡＮ＋０．５Ａｍ　ｒ　ｎ、を越えるとコ
ンパレータに２の出力端は“１１”１に移される。例え
ば離合の影響によりに２の出力端は信号振幅がしきい値
ＡＮ＋０．５Ａ□ｉｎを越えていないときもＩＩ　Ｉ　
ＩＩ　Ｋなることがある。この伝送誤差を実際の衝突と
区別するためには第２図の回路の場合と同様な操作を行
なう。評価回１路ＢｗＥのシフトレジスタＳＲのクロッ
クパルスは受信部Ｅ内のビット流から導出される。

二つ又はそれ以上のビット流相互間の位相関係の問題を
考える必要がある。ピット波間にはどんな位相差も生じ
得るものとする。この場合増幅器の出力端においてのビ
ット流の振幅は一般に一致することなく、従って衝突が
あってもしきい値電圧ＡＮ＋０．５Ａｍｉｎを越えるこ
となく、コンパレータにの出力端には１１”がないとい
うことが起り得る。しかし一つのビット流に二つのＩＩ
　Ｉ　１１が続いて含まれ、その時間区分内に他のビッ
ト流の一つのＩＩ　Ｉ　１１が起るとき（位相関係はこ
の場合問題にならない）衝突として認められる。従って
理論的には第２図の実施例の場合よりも衝突の確認に長
い時間を要することになるが実際如は余り大きな差はな
い。アナログ・コンパレータＫｌ、に２のしきい値の調
整によって送信加入者に関係する受信部の仕事率の変動
には実際上関係しないようにすることができる。

最後に第２図と第３図の実施例を比較する。

両実施例尾は無伝送状態の検出に同じ装置が使用されて
いる。

第３図の実施例は一般に衝突を確認するまでにより長い
時間を要する。この時間は妨害加入者の数が増すと短く
なる。妨害計算機が１台だけであればパルスが妨害の送
り出し場所に達するまでの時間が最短検出時間となる。

第３図の実施例は第２図のものより簡単であってバスに
よる走行時間効果の補償のだめの遅延作用を必要としな
い。この遅延作用は時間的に安定なものでなければなら
ないが第２図の実施例では光ケーブル又はモジュールを
交換したとき新に調整が可能であろう。第３図の実施例
ではシフトレジスタのクロックパルスは受信部から導か
れる。

単一のビット流に対してのみクロックとシフトレジスタ
に入れられるデータの間に厳格な同期性が成立する。

上記の実施例においては特定の送信加入者が同時に特定
の受信加入者であるがこれは必ずしも必要でなく、特定
の受信加入者と特定の送信加入者は別であってもよい。

例えば第１図ｆおいてＴＮは特定の送信加入者であるの
に対して残りの加入者Ｔ工・Ｔ２パ°°°゛ＴＮ−１・
ＴＮ−１−１・°°°°゛°・ＴＺの中の一つが特定の
受信加入者であるとしても一般性を失なうことはない。

【図面の簡単な説明】

第１図は光星形バスとそれに接続された加入者の構成の
模式図、第２図は第１図のバスに対するデータ衝突と無
伝送状態の検出回路のブロック接続図、第３図はデータ
衝突と無伝送状態を検出する別の検出回路のブロック接
続図である。 Ｔ□、Ｔ２．Ｔ、ｉ、、ＴＮ：加入者、　Ｓ：送信部、
Ｅ：受信部、　Ｒ：計算機、　ＳＣ；スクランブラ、　
Ｋ　：　ニア　７　／（１７−夕、　Ｍ　Ｍ　＋　ＲＭ
　Ｍ　□、＋　ＲｒＶ４１Ｍ２１ＲＭＭ：単安定マルチ
バイブレータ。 ＩＧＩ

Claims (1)

1. 【特許請求の範囲】 ｌ）複数の送信加入者と受信加入者が接続され、複数の
   送信加入者は非同期データをビット列の形で送出し、又
   各送信加入者はデータバスがデータを送っていないこと
   を確めた後始めてデータを送出する光データバスておい
   てデータの衝突を検出する回路において、 （ａｌ　　特定の送信加入者からバス（Ｂ）に入れられ
   特定の受信加入者に送られるデータがこの特定の受信加
   入者によって受取られた後二つの比較入力端（Ｘ□、ｘ
   ２）を持つ信号撮幅コンパレータ（Ｋ）の一方の比較入
   力端（Ｘ□）Ｋ導かれ、他方の比較入力端（ｘ２）如は
   送り込まれたデータをある時間だけ遅らせて両方の比較
   入力端如データがほぼ同時如到着するようにする遅延装
   置（Ｖ）を通して、特定の送信加入者によって作られバ
   スに入れられたデータが導かれるか、（ｂ）　　あるい
   は特定の受信加入者がバス（Ｂ）から受取った信号が、
   予め定められたしきい値（Ａ１１＋０．５　・Ａｍ１ｎ
   　）を持つしきい値素子（Ｋ２）に導かれ、その際この
   しきい値は二つ又はそれ以上の送信加入者からバス（Ｂ
   ）に入れられた信号が重り合っているときだけ越えるこ
   とができるとと （Ｃ）更にコンパレータ（Ｋ）又はしきい値素子（Ｋ２
   ）の後に評価装置（ＢｗＥ）が接続され、この評価装置
   はコンパレータ（Ｋ）内で比較される二つのビットが互
   に異っているかあるいはしきい値ユニット（Ｋ２）のし
   きい値（ＡＮ＋０．５・Ａｍ１ｎ）を越えているという
   ことが予め定められた短い時間内圧−回収玉起ったとき
   データの衝突を示す衝突信号を作し出すこＪ： を特徴とする光データバスにおけるデータ衝突の検出回
   路。 ２）特定の送信加入者が同時に特定の受信加入者でもあ
   ることを特徴とする特許請求の範囲第１項記載の回路。 ３）遅延装置（Ｖ）とコンパレータ（Ｋ）が遅延電気回
   路とＴＴＬコンパレータで構成されると七を特徴とする
   特許請求の範囲第１項又は第２項記載の回路。 ４）遅延電気回路（Ｖ）がシフトレジスタであることを
   特徴とする特許請求の範囲第３項記載の回路。 ５）シきい値素子（Ｋ２）がしきい値スイッチから成り
   、これにバスに入れられたデータが電気信号に変えられ
   た後送抄込まれること、しきい値スイッチの１〜きい値
   （Ａｇ：ｉ−０，５・Ａｍｉ　ｎ）が特定の送信加入者
   単独で作られしきい値スイッチ（Ｋ２）に導かれた最大
   信号振＠（ＡＮ）に最小信号振幅（Ａｍ　ｉ　ｎ　）の
   半分を加えたもの如等しいことを特徴とする特許請求の
   範囲第１項又は第２項記載の回路。 ６）シきい値スイッチ（Ｋ２）が二つの比較入力端（Ｘ
   ′１．ｘ′２）を持つアナログ式振幅コンパレータから
   成り、その一方の比較入力端（ｘＬ□）はしきい値（Ａ
   Ｎ＋０．５　・Ａｍ　ｉ　ｎ　）の電位に置かれ他方の
   比較入力端（Ｘ′２）は受信加入者の受信部の出力端（
   Ｘｏ）Ｋ結ばれていることを特徴とする特許請求の範囲
   第５項記載の回路。 ７）肝価装置（ＢｗＥ）が直列入力端（ｘ４）と並列出
   力端（）、□４１Ｘ□５）を持ちタロツク制御されるシ
   フトレジスタ（ＳＲ）を含み、その直列入力端はコンパ
   レータ（Ｋ）又はしきい値素子（Ｋ２）の一つの出力端
   （Ｘ３又はＸ′３）に接続され、シフトレジスタは特定
   の送信加入者が送り込むデータと同期にクロック制御さ
   れ、あるいｉｔ　シきい値素子（Ｋ２）の場合特定の受
   信加入者が受取る信号と同期にクロック制御されること
   を特徴とする特許請求の範囲第１項乃至第６項の一つに
   記載の回路。 ８）クロック制御されるシフトレジスタ（ＳＲ）の直列
   入力端（Ｘ４）Ｋ最も近い並列出力端（Ｘ１４）がＡＮ
   Ｄ回路（Ｕｌ）の一つの入力端（Ｘ１９）Ｋ結ばれ、他
   の並列出力端（Ｘ□５）は再トリガ可能の単安定マルチ
   バイブレーク（ＲＭＭ２）の入力端（Ｘ□７）に結ばれ
   、一つの二進状態ＩＩ　Ｏ“Ｉから他の二進状態“１”
   への移行に際してマルチバイブレーク（ＲＭＭ２）の出
   力端（Ｘ５）は二進状態“１°°に移り選定された短い
   遅延時間の間この状態に市ることを特徴とする特許請求
   の範囲第７項記載の回路。 ９）マルチバイブレータ（ＲＭＭ２）の入力端（Ｘ１７
   ）において二進状態°°０°゛から二進状態“１゛°に
   移る際そのＱ出力端（Ｘ５）が例えば１２ビツトの時間
   だけ二進状態°′ｌ°“に移ることを特徴とする特許請
   求の範囲第８項記載の回路。 １０）　　−ツノ入力端（Ｘ１１）とＡＮＤ回路（Ｕｌ
   ）の第三入力端（Ｘ１６）に結ばれた出力端（Ｘ６）を
   持つ別の再トリガ可能の単安定マルテノ（イブレータ（
   ＲＭＭ３）が設けられ、その入力端（Ｘ　１□）如は特
   定の送信加入者によって作られたデータがほとんど遅延
   なく送り込まれ、その入力端（Ｘ１□）において一つの
   二進状態ぐ０つから他の二進状態（１″）に移る際出力
   端（Ｘ６）が、決められた短い遅延時間と特定の送信加
   入者によって作られた信号がパス（Ｂ）と特定の受信加
   入者を通してコンパレータ（Ｋ　）又はしきい値スイッ
   チ（Ｋ２）に達するまでの走行時間の和に等しい時間だ
   け二進状態（”　１　”　）に移っていることを特徴と
   する特許請求の範囲第８項又は第９項記載の回路。 １１）ＡＮＤ回路（ＵＬ）の出力端（Ｘ７）に出力端（
   Ｘ１５）を持つ補助の単安定マルチバイブレータ（ＭＭ
   ）が接続され、このマルチバイブレータはＡＮＤ回路（
   Ｕｌ）の出力端（Ｘ７）において一つの二進状態（“ｌ
   Ｏ°゛）から他の二進状態（°“１′）に移る際一定の
   時間中二進状態（”１”）に変わり、この時間は補助マ
   ルチパイプレーク（ＭＭ）の出力端（Ｘ□５）において
   特定の二進状態（”１”）に変わることにより停止され
   た送信加入者がデータ送出前に置かれていた状態て復帰
   し得る長さであることを特徴とする特許請求の範囲第１
   ０項記載の回路。 １２）ＡＮＤ回路（Ｕｌ）の出力端（Ｋ７）がＯＲ回路
   （ＯＲ）を通してＪ−、に７リツプフロツプのに入力端
   に結ばれ、このノリツブフロップのＪ入力端は特定の送
   信加入者の出力端（Ｋ８）に結ばれ、この送信加入者の
   データ送信開始如当ってＡＮＤ回路（Ｕｌ）の出力端（
   Ｋ７）　において二進状態（”　１　”　）への移行が
   起ること、ＯＲ回路（ＯＲ）が特定の送信加入者の一つ
   の出力端（Ｘ′□２）如結ばれ、この出力端（ＸＩ□２
   ）において送信データの停止のためＡＮＤ回路（Ｕｌ）
   （７）出力端（Ｋ７）において二進状態（°１１”°）
   への移行が起ること、特定子（Ｘ□２）とＪ−にフリッ
   プ７０ツブの出力端（Ｑ）がそれぞれ第二のＡＮＤ回路
   （Ｕ２）の入力端（Ｘ１ｏ、Ｋ９）の一つに結ばれ、こ
   のフリップフロップの出力端（Ｘ□□）は電気光学変換
   器を通してバス（Ｂ）Ｋ接続されていることを特徴とす
   る特許請求の範囲第８項乃至第１１項の一つに記載の回
   路。 １３）複数の送信加入者と受信加入者が接続され、送信
   加入者はビット列の形でデータを入れる光データバスの
   無データ状態を検出する回路妬おいて、各送信加入者（
   Ｔ□、Ｔ２．Ｔ３．・・・・・・ＴＮ・・・・・・Ｔ７
   ．）とデータバス（Ｂ）の間にスクランブラ（ＳＣ）が
   設けられこのスクランブラが： 送信加入者から送り出されたデータの配列を変えてスク
   ランブラに送り込まれたビット列に一定の二進状態（＋
   “１゛１又はＩＩ　Ｏ１１）のピットがくり返し続けて
   現われることがあってもスクランブラから送り出される
   ビット列には一つの二進状態（“１１゛又は１′０°１
   ）のピットが時にはｎ回（ｎは予め与えることができる
   整数）続けて現われると七ができるようにすること、特
   定の受信加入者が受取った配列を変えられたビット列を
   再トリガ可能の亀安定マルチパイブレーク（ＲＭＭ□）
   のセット入力端（Ｋ２３）Ｋ導くことができ、このマル
   チパイプレークは入力端（Ｘ２３）において特定の二進
   状態（゛工°゛）への変化に際して出力端（Ｘ　２□）
   がある時間の間特定の二進状態（”１”）に変わるよう
   に構成され、又単安定マルチパイプレーク（ＲＭＭｌ）
   の時定数は、データ電流が無い状態に対応する特定二進
   状態（”０”）のパルス連続列が受信器（Ｅ）に記録さ
   れたときにだけ空き状態を表示する二進信号がマルチパ
   イプレーク（ＲＭＭ□）の出力端（Ｘ２□）に現われる
   ように選定されていること を特徴とする光データバス如おける無データ状態を検出
   する回路０ １４）単安定マルチバイブレーク（ＲＭＭ□）の出力端
   （Ｘ２□）に続いてインバータ（ＮＯＲ）が接続されて
   いることを特徴とする特許請求の範囲第１３項記載の回
   路。 １５）配列を変えられたビット列が再生式しきい値素子
   （Ｋ１）を通して単安定マルチバイブレータ（ＲＭＭ）
   Ｋ導かれることを特徴とする特許請求の範囲第１３項又
   は第１４項記載の回路。 １６）特定の受信加入者（ＴＮ）が同時て単安定マルチ
   バイブレークの出力端（Ｘ２□）に結ばれた送信加入者
   でも為ることを特徴とする特許請求の範囲第１３項乃至
   ＠１５項の一つに記載の回路。