CN1540912A - 调节采样时钟保障同步数据可靠接收的方法及其装置 - Google Patents

Abstract

一种调节采样时钟保障同步数据可靠接收的方法及其装置，发送单元和接收单元之间采用同步方式进行通信时，对到达接收单元的数据信号变化沿和采样时钟信号采样沿之间的时间间隔进行测量分析；如果数据信号变化沿与采样时钟信号采样沿之间的时间间隔小于接收单元的建立/保持时间，则对采样时钟信号做调相处理。本发明只在接收单元处保证采样时钟信号和数据信号之间的时序关系满足接收电路的要求，可自动适应发送时钟和发送数据有任意的时序关系，并使接收单元正确地接收由发送单元发送的数据信号；同时，本发明通过硬件电路实现对发送时钟和发送数据之间任意的时序关系的自适应，而无须手动干预。

Description

调节采样时钟保障同步数据可靠接收的方法及其装置

技术领域

本发明涉及一种调节采样时钟的方法和装置，特别是指一种通过对到达接收单元的采样时钟信号进行测量和处理，使其与数据信号之间具有适合接收电路接收的时序关系的的方法及其装置，属于数据通信技术领域。

背景技术

在同步通信电路设计中，一般都使用采样时钟信号来作为数据信号发送和接收的基准。参见图1，通常的实现方法是：发送单元1用采样时钟信号B的上升沿(或下降沿)发送数据信号A，然后将数据信号A和采样时钟信号B同时送给接收单元2，接收单元2在采样时钟信号B的下降沿(或上升沿)采样数据信号A。这样接收采样数据信号A的位置正好处于码元位置的中间，可以达到最大的时序容限。

一般来说，只有知道发送单元1在上升沿还是在下降沿发送数据信号A以及线路延迟对时序的影响情况下，才能设计出可靠的接收方式(即：用上升沿采样，还是用下降沿采样)。这对于发送单元1和接收单元2都由同一厂家设计，保证接收的可靠很容易做到。但是，如果发送单元1和接收单元2由不同厂家的设计，参见图2，则可能会存在一些差别，加上线路延时对时序的影响，使得时序关系变得复杂，可能出现接收采样数据信号A的位置处于发送数据码元的变化位置，而导致接收错误。

如何设计出一种能够适应任何情况的接收单元是一个需要解决的问题。

现有解决上述问题的方法之一是：发送单元1用采样时钟信号B的下降沿发送数据信号A，接收单元2用上升沿接收数据信号A。并且可以通过手动设置的方式，使之相反，即：改变成上升沿发送、下降沿接收。但是，这种方法的缺点在于：如果出现发送单元1在上升沿发送数据信号A，或者接收单元2在下降沿接收数据信号A的电路与之对接，这样发送单元1和接收单元2用同一个时钟沿来作为基准，时序上很难满足要求，且接收则不可靠。虽然可以通过设置上升、下降沿改变工作方式来适应，但是手动配置给维护工作带来很多不方便。

现有解决上述问题的方法之二是：发送单元1用采样时钟信号B的下降沿发送数据信号A，接收单元2用上升沿接收数据信号A；并且，采用软件对接收数据系列进行分析判断，根据判断结果，对发送方式和接收方式进行控制和改变，实现自动控制。但是，这种方法的缺点在于：

1、由软件来分析判断是否出现接收错误的方法在临界状态(临界状态是指：由于软件无法确定接收单元的建立/保持时间是否足够，因此，可能在建立/保持时间不够的情况下，接收单元还能接收；但此时采样时钟信号的变化沿已经处于边界区域，在环境变化时(如温度、电压、电流等)可能导致超过边界状态，造成接收错误)下不能可靠地工作，即可能出现这种情况：在开始接收数据信号时能够进行正常的接收工作，过一段时间后，由于环境变化积累到相应的程度，则会出现接收错误，由此而导致通信暂时中断。

2、接收单元2对软件的依赖性太过大，由此会增加软件设计的难度。

3、容易受干扰因素的影响，例如：发送单元1发送异常的数据信号，可能导致接收单元2误认为是时序上的问题。

4、容易发生耦合效应，即：在判断出错时，所述的软件可能对发送单元1和接收单元2同时各自作一次改变，结果是：发送单元1和接收单元2还使用同样的时钟沿工作，依然不能满足时序要求。

发明内容

本发明的主要目的在于提供一种调节采样时钟保障同步数据可靠接收的方法，可自动适应发送时钟和发送数据有任意的时序关系，并使接收单元正确地接收由发送单元发送的数据信号。

本发明的主要目的在于提供一种调节采样时钟保障同步数据可靠接收的装置，通过硬件电路实现对发送时钟和发送数据之间任意的时序关系的自适应，无须手动干预。

本发明的目的是这样实现的：

一种调节采样时钟保障同步数据可靠接收的方法，发送单元和接收单元之间采用同步方式进行通信时，发送单元同步发送数据信号和采样时钟信号，接收单元同步接收该数据信号和采样时钟信号；为了使接收单元能正确地接收由发送单元发送的数据信号，在接收单元接收该数据信号和采样时钟信号之前，首先对该数据信号和采样时钟信号做如下的处理：

对到达接收单元的数据信号变化沿和采样时钟信号采样沿之间的时间间隔进行测量；并据此判断数据信号变化沿与采样时钟信号采样沿之间的时间间隔是否小于接收单元的建立/保持时间；如果数据信号变化沿与采样时钟信号采样沿之间的时间间隔小于接收单元的建立/保持时间，则对采样时钟信号进行调整。

本发明的另一个目的是这样实现的：

一种调节采样时钟保障同步数据可靠接收的装置，为了保证接收单元能正确地接收由发送单元发送的数据信号，在发送单元和接收单元之间串设一调节装置，该装置至少由接收判决电路和一调节电路相互连接组成；接收判决电路接收来自发送单元的数据信号和采样时钟信号，对数据信号变化沿和采样时钟信号采样沿之间的时间间隔进行测量，并根据该测量结果向调节电路输出用于调节采样时钟信号的控制信号；调节电路接收来自发送单元的采样时钟信号和接收判决电路输出的控制信号，并根据该控制信号对采样时钟信号进行相应的处理，并将进行了处理的采样时钟信号同数据信号一起输出给接收单元。

本发明的优点是：不管发送单元是采用时钟信号的上升沿还是下降沿发送数据信号，还是线路传输路径的不同造成采样时钟信号和数据信号到达接收单元的延迟时间不一致，只在接收单元处保证的采样时钟信号和数据信号之间的时序关系满足接收电路的要求，接收单元就能正确地被接收数据信号。如果采样时钟信号和数据信号之间的时序关系不能满足接收电路的时序要求，则通过将采样时钟信号进行翻转处理来改变时序关系，这样就可以满足接收电路的要求。相比于现有技术，本发明可自动适应发送时钟和发送数据有任意的时序关系，并使接收单元正确地接收由发送单元发送的数据信号；同时，本发明通过硬件电路实现对发送时钟和发送数据之间任意的时序关系的自适应，而无须手动干预。

附图说明

图1为现有技术中发送单元和接收单元间传送同步数据的时序关系图；

图2为现有技术中接收采样数据的位置处于发送数据码元的变化位置导致接收错误的时序关系示意图；

图3为理想的建立保持时间的时序关系示意图；

图4为建立时间不满足采样要求的时序关系示意图；

图5为本发明采样时钟信号经过反相后满足采样要求的时序关系示意图；

图6为本发明装置与发送单元和接收单元的连接关系原理框图；

图7为本发明装置内部结构的原理框图；

图8为本发明分析时钟与采样时钟信号以及数据信号之间的对应时序关系示意图；

图9为本发明又一分析时钟与采样时钟信号以及数据信号之间的对应时序关系示意图。

图10为本发明一实施例的接收判决电路的原理图；

图11为本发明调节电路一实施例的原理图；

图12为本发明调节电路中控制信号产生电路的另一实施原理图；

图13为本发明用于锁相调节电路中控制信号产生电路的一实施原理图；

图14为采用图13电路的锁相延时电路的实施原理图；

具体实施方式

以下结合附图和具体的实施例对本发明作进一步的详细说明：

参见图3，接收单元采用时钟信号B的上升沿采样数据信号A。为保证可靠地接收数据信号A，接收单元对数据信号A的变化沿有一定的要求，即数据信号A的变化沿与采样时钟信号B的采样沿之间的时序关系必须满足接收电路对建立、保持时间的要求，也就是说：建立、保持时间必须有足以使接收电路将数据信号A正确地采集的宽度。

参见图4，当数据信号A的变化沿位置与采样时钟信号B的采样沿位置太靠近时，就会出现建立/保持时间不能满足接收电路的最低要求，这将导致接收出现错误。如图4所示，采样时钟信号B的上升沿与数据信号A的变化沿过近，即建立时间BT小于最低的建立时间BT0时，就会导致接收错误。

参见图5，当发生采样时钟信号B的上升沿与数据信号A的变化沿过近的情况时，可以将送给接收单元的采样时钟信号B做反相处理，得到采样时钟信号B’这样，原来的采样时钟信号B的下降沿改变为采样时钟信号B’的上升沿，接收单元用这个上升沿采样数据信号，就可以满足建立、保持时间要求。

参见图5、图8、图9，具体实现上述的技术方案的方法是：

在接收单元接收该数据信号A和采样时钟信号B之前，先对该数据信号A和采样时钟信号B做如下的处理：

利用一频率至少为采样时钟信号B频率8倍的分析时钟BH同时采样数据信号A和采样时钟信号B；

在一预定的分析时间间隔内，该时间间隔至少不小于接收单元的建立/保持时间，例如：两个或两个以上分析时钟周期，判断采样时钟信号B的采样沿出现后数据信号A的变化沿是否也出现；如果出现，则数据信号A的变化沿与时钟信号B的采样沿之间的时间间隔小于接收单元的建立/保持时间，这时需要对采样时钟信号B做反相处理，得到另一采样时钟信号B’。如果不出现，则数据信号A的变化沿与采样时钟信号B的采样沿之间的时间间隔大于接收单元的建立/保持时间，此时，直接将采样时钟信号B和数据信号A送到接收单元进行数据接收。

参见图6、图7，其为本发明装置实施例中的电路实现原理图；在发送单元1和接收单元2之间串入判决&控制电路3，由发送单元1同步发出的数据信号A、采样时钟信号B在到达接收单元2之前，先经过该判决&控制电路3进行预处理，由判决&控制电路3实现对数据信号A和采样时钟信号B之间的时序关系的分析：如果接收判决电路31判断数据信号A的变化沿和采样时钟信号B的采样沿之间的时间间隔大于接收单元2的建立、保持时间要求，则数据信号A可以被接收单元2可靠接收；如果接收判决电路31判断数据信号A的变化沿和采样时钟信号B的采样沿之间的时间间隔小于接收单元2的建立、保持时间要求，则数据信号A不能被接收单元2可靠接收。

当数据信号A的变化沿和采样时钟信号B的采样沿之间的时间间隔小于接收单元2的建立、保持时间要求时，接收判决电路31向控制电路32发送一控制反相信号，控制电路32在该控制反相信号的控制下，对采样时钟信号B进行反相处理，输出新的采样时钟信号B’；新的采样时钟信号B’对于接收单元2来说相当于使用另一个沿来采样数据信号，这样就可以达到满足时序的要求。

参见图7、图8或图9，接收判断电路31用来判断采样时钟信号B和数据信号A的时序关系是否符合接收单元的要求，其实现如下：如果当在一定的时间段之内采样时钟信号B发生由低到高(或由高到低)的变化，而在相近的时间段内，对应的数据信号A也存在变化，则此时可能存在采样时钟信号B的上升沿对应的数据码元的变化，这样会导致接收单元接收异常；一旦检测到这种状态，接收判断电路31就上报给控制电路32，控制电路32将采样时钟信号B调相(如反相等)后送给接收单元；如果在采样时钟信号B由低到高(或由高到低)变化的时间段里不出现数据信号的变化，则采样时钟信号和数据信号的时序关系满足接收单元的要求，此时，控制电路32直接将采样时钟信号送给接收单元。

为实现上述的技术方案，本发明采用一个分析时钟BH(其频率可选用为采样时钟信号B频率的10倍以上)同时采样时钟信号B和数据信号A。在一定的时间内(例如两个分析时钟BH周期)先判断采样时钟信号B是否有上升沿(或下降沿)出现，在有采样时钟信号B的上升沿(或下降沿)出现后，再进一步监测是否有数据信号A的沿变化。

如果对应数据信号A有沿变化，说明采样时钟信号A的沿和数据信号B的沿很靠近，不满足时序要求，此时做反转采样时钟信号的处理；

如果对应数据信号A无沿变化，说明采样时钟B的沿和数据信号A的沿相差时间比较长，可满足时序要求，则不做任何处理。

参见图8，其中的两个移位寄存器组分别输入采样时钟信号B和数据信号A，在分析时钟信号BH的作用下，分别产生移位信号clk0-3、data0-3；触发该两个移位寄存器组中各移位寄存器的是分析时钟BH的上升沿，如果移位寄存器组的输出信号clk1为逻辑0，且该移位寄存器组的输出信号clk2为逻辑1时，表明此时出现了采样时钟信号B的上升沿，此时再判断数据信号A的移位寄存器组的输出信号data0和data3的逻辑值：如果输出信号data0和data3的逻辑值不相等，则说明有数据信号沿产生，这时需要对采样时钟信号B进行反相处理。反之，则表明无数据信号沿产生，这时，采样时钟信号B不变。

上述的情况是对采样时钟信号B的相邻两次采样值进行比较，实际应用中也可以对采样时钟信号B进行三次或更多的采样，参见图9，对处理采样时钟信号B的移位寄存器组输出的前后两个信号clkb、clkc的输出逻辑值进行比较，从而判断出采样时钟信号B的上升沿。另外，上述分析采样时钟信号判断位置的前后各一个分析时钟采样周期间隔的数据信号采样值，在实际应用中，为满足接收单元的建立/保持时间容限，可以增加采样时钟信号B的判断位置和数据信号A判断位置的时间间隔。

需要注意的是：处理采样时钟信号B的移位寄存器组的输出信号clkb处理数据信号A的移位寄存器组的输出信号dataa之间的时间间隔必须满足接收单元的建立时间要求，输出信号clkc至输出信号datad之间的时间间隔必须满足接收单元的保持时间要求，这样才能保证接收单元可靠接收。

参见图10，本发明的一个具体的实施例中，接收判断电路由两个支路组成，其中，第一个支路由三个D触发器串联构成移位寄存器组，用于接收和判断采样时钟信号B；该移位寄存器组的移位触发信号为分析时钟信号BH，该移位寄存器组接收采样时钟信号B，并在分析时钟信号BH的触发作用下，经过移位，产生输出信号clk3-0；本实施例中，取出输出信号clk2、clk1，其中clk1经过一反相器D后与输出信号clk2一同经过一与门Y1输出到另一与门Y2；第二个支路同样由三个D触发器串联构成移位寄存器组，用于接收和判断数据信号A；该移位寄存器组的移位触发信号同样为分析时钟信号BH，该移位寄存器组接收数据信号A，并在分析时钟信号BH的触发作用下，经过移位，产生输出信号data3-0；本实施例中，取出输出信号dada3、dada0，经过一异或电路X1后输出到与门Y2；最后，两个支路的输出信号经过与门Y2进行与处理后，输出一状态信号ST，用于输出到后续的调节电路。

参见图11，调节电路同时输入采样时钟信号B和接收判断电路输出的状态信号ST；当接收采样时钟B上升沿和接收数据信号A的变化沿在相近时间出现时，状态信号ST会出现从低到高的变化，该变化经过本调节电路中的D触发器的输出信号经过反相后再输入，在状态信号ST的变化沿出现时，该D触发器输出在状态信号ST的变化沿之前的相反状态，这样就可以达到改变控制信号CTRL状态的目的。实际的控制电路由反相支路和一般支路组成；该两条支路相互并联；其中，一般支路至少由第一门电路G1构成，也可以在该第一门电路之前串联一驱动器D1，反相支路至少由反相器D2和第二门电路G2串联构成；所述的第一门电路G1或驱动器D1的输入与反相器D2的输入同时连接采样时钟信号B，第一门电路G1和第二门电路G2的控制端同时连接控制信号CTRL，且该第一门电路G1和第二门电路G2的输出信号B’同时连接接收单元的采样时钟信号输入端。该电路的具体工作原理是：采样时钟信号B同时连接到第一门电路G1和反相支路的反相器D2的输入端，当控制信号CTRL允许第一门电路G1开通时，第二门电路G2关闭，此时该调节电路的输出信号B’与输入的采样时钟信号同相。反之，当控制信号CTRL允许第二门电路G2开通时，第一门电路G1关闭；因此，由反相器D2反相后的采样时钟信号B经过该第二门电路G2输出时，该采样时钟信号B被反相为新的采样时钟信号B’。

本电路设计允许发送时钟和发送数据有任意的时序关系，包括发送单元在上升沿发送数据、在下降沿发送数据、时钟信号与数据信号延时不一致等，并且电路实现机制为硬件自动实现。这种电路设计可以解决不同厂家设备相互通信时，时钟方案不统一带来的对通问题。

参见图12，上述的调节电路中由D触发器和反相器F2构成的控制信号生成电路可以由一计数器J代替，该计数器J对状态信号ST的上升沿(或下降沿)进行计数，当计数达到一规定的数量时，高位输出会输出一个高电平(因为此时控制信号CTRL会去调整时钟，使采样时钟信号的上升沿和数据信号的变化沿不会同时出现，因此，接收判断电路的输出不会出现状态信号ST发生跳变的情况，计数器J会停止计数，高位输出会一直保持为高)，如果采样时钟信号和数据信号的时序发生变化，而不满足要求时，接收判断电路输又会输出跳变的状态信号ST，使计数器J开始计数直至高位输出变成低电平(因为此时控制信号CTRL会去调整时钟，使采样时钟信号的上升沿和数据信号的变化沿不会同时出现，接收判断电路不会出现状态信号ST发生跳变，计数器J会停止计数，高位输出会一直保持为低)。

接收判决电路实现：用高频的分析时钟BH测量采样时钟信号B和数据信号A，取其中的两个接收时钟采样值，通过判断这两个值是否不同，从而判断出采样时钟信号B的变化沿，然后分别判断这两个采样位置前后的数据信号A采样值是否一样：如果一样，认为可以可靠接收；如果不一样，则认为不能可靠接收。各个采样位置的间隔可以根据高频的分析时钟BH的频率等因素灵活设置。

参见图13和图14，其为本发明的又一个实施例的电路原理图。实际上，在接收判决电路对所述的数据信号和采样时钟信号之间的时序关系作出分析并输出状态信号ST后，可以通过包含反相处理在内的延时处理对采样时钟信号进行处理。

具体到本实施例，采用锁相环对采样时钟信号进行调相，达到采样时钟信号的延时。其中，由计数器J1、J2产生用于生成调相的控制信号CTL1、CTL2；其中，接收判决电路输出的状态信号ST为计数器J1的计数触发信号，计数器J1的计数输出信号作为其自身的清零信号，同时也是计数器J2的计数触发信号。本电路的原理是：当状态信号ST发生变化时，计数器J1对状态信号ST的变化进行计数，当计数到达一设定的数量时，高位输出高电平信号(有从低到高的变化)，同时这个高电平会对计数器J1清零，使计数器J1的输出为0。当计数器J1高位输出有上升沿出现时，计数器J2开始计数，其输出的控制信号CTL1、CTL2会从二进制的00到01再到10再到11再回到00，如此循环变化。控制信号CTL1、CTL2在一状态下用于调整采样时钟信号B，使采样时钟信号B的上升沿和数据信号A的变化沿不会同时出现，导致状态信号ST不会出现发生跳变，计数器J1停止计数，计数器J2相应停止计数，进入稳定状态。如果采样时钟信号B和数据信号A的时序发生变化，不满足要求时，又会使状态信号ST输出跳变，使计数器J1开始计数直至高位输出上升沿，直到进入下一个稳定状态。

采用锁相环对采样时钟信号B进行调相的电路，采用由鉴频鉴相器FD/PD、环路滤波器LPF、压控震荡器VCO以及一分频器构成的锁相电路，由该锁相电路获得采样时钟信号B的N倍频率的时钟(图例中N＝4)，然后用这个时钟对采样时钟信号B进行移位寄存，这样可以得到360°×n/N的相位延迟(其中n为触发器的级数，图例中N＝4，经过一级触发可得到90°的延迟，每加一级触发可增加90°的相位延迟)。然后通过一个N选一的译码器DECODER，通过控制信号CTL1、CTL2的组合状态进行译码，选择输出的相位延迟信号B’。

在上述的实施例中，分析时钟的频率应为采样时钟信号频率的8倍或者以上；如果采样时钟信号的占空比不是1∶1，则分析时钟最低频率对应的周期时间的4倍不能大于采样时钟信号的有效时间；同时，分析时钟的最高频率对应的周期时间一般不要超过接收单元的建立保持时间、以及采样时钟信号的上升/下降时间。在满足上述的要求下，可以选择16～20倍于采样时钟信号频率的分析时钟频率。

最后应说明的是：以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或者等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围当中。

Claims (15)

1、一种调节采样时钟保障同步数据可靠接收的方法，发送单元同步发送数据信号和采样时钟信号，接收单元同步接收该数据信号和采样时钟信号；其特征在于：在接收单元接收该数据信号和采样时钟信号之前，至少对该数据信号和采样时钟信号还做如下的处理：

步骤1：判别电路在数据信号和采样时钟信号到达接收单元之前，对数据信号变化沿和采样时钟信号采样沿之间的时间间隔进行测量；

步骤2：判别电路根据测量的结果输出用于调节采样时钟信号的控制信号；

步骤3：调节电路根据所述的控制信号对采样时钟信号做相应的处理。

2、根据权利要求1所述的调节采样时钟保障同步数据可靠接收的方法，其特征在于：所述的步骤1具体包括：

步骤11：判别电路基于一频率高于采样时钟信号的分析时钟同时检测数据信号和采样时钟信号；

步骤12：判别电路测量采样时钟信号的采样沿与数据信号变化沿之间的间隔是否小于一分析时间间隔。

3、根据权利要求2所述的调节采样时钟保障同步数据可靠接收的方法，其特征在于：所述的步骤12具体为：判别电路先检测采样时钟信号的采样沿，当该采样时钟信号的采样沿出现后再检测数据信号的变化沿，如果数据信号的变化沿出现，则两个采样沿之间的间隔小于所述的分析时间间隔。

4、根据权利要求2所述的调节采样时钟保障同步数据可靠接收的方法，其特征在于：所述的步骤12具体为：判别电路先检测数据信号的采样沿，当该数据信号的采样沿出现后再检测采样时钟信号的变化沿，如果采样时钟信号的变化沿出现，则两个采样沿之间的间隔小于所述的分析时间间隔。

5、根据权利要求1-4所述的任一调节采样时钟保障同步数据可靠接收的方法，其特征在于：所述的步骤2具体包括：如果采样时钟信号的采样沿与数据信号变化沿之间的间隔小于所述的分析时间间隔，则判别电路向调节电路输出改变采样时钟信号的控制信号，否则输出保持该采样时钟不变的控制信号。

6、根据权利要求5所述的调节采样时钟保障同步数据可靠接收的方法，其特征在于：所述的步骤3具体包括：当判别电路输出改变采样时钟信号的控制信号时，所述的调节电路将采样时钟信号进行延时后，与数据信号一同输出给接收单元；当判别输出不改变采样时钟信号的控制信号时，所述的调节电路直接将该采样时钟信号与数据信号一同输出给接收单元。

7、根据权利要求6所述的调节采样时钟保障同步数据可靠接收的方法，其特征在于：所述的延时具体是：通过锁相环对采样时钟信号进行调相，实现对采样时钟信号包含反相在内的延时。

8、根据权利要求2所述的调节采样时钟保障同步数据可靠接收的方法，其特征在于：所述的分析时钟的频率不小于采样时钟信号频率的8倍。

9、根据权利要求2或3或4所述的接收数据时钟自适应的实现方法，其特征在于：所述的分析时间间隔至少包含2个分析时钟周期且不小于接收单元的建立/保持时间。

10、一种调节采样时钟保障同步数据可靠接收的装置，其特征在于：该装置串设在发送单元和接收单元之间，或者与接收单元一体设置，用于对到达接收单元的数据信号变化沿和采样时钟信号采样沿之间的时间间隔进行测量；并根据该测量结果调节采样时钟信号与数据信号之间的时序关系，使接收单元准确接收所述的数据信号。

11、根据权利要求10所述的调节采样时钟保障同步数据可靠接收的装置，其特征在于：所述的装置至少由接收判决电路和调节电路相互连接组成；其中，

接收判决电路接收来自发送单元的数据信号和采样时钟信号，对数据信号变化沿和采样时钟信号采样沿之间的时间间隔进行测量，并根据该测量结果向调节电路输出相应的控制信号；

调节电路接收来自发送单元的采样时钟信号，并根据接收判决电路输出的控制信号对采样时钟信号进行调节或对其保持不变，并将该采样时钟信号和数据信号一同输出给接收单元。

12、根据权利要求11所述的调节采样时钟保障同步数据可靠接收的装置，其特征在于：接收判决电路至少由分析时钟电路、采样时钟信号移位寄存器组、数据信号移位寄存器组以及调节信号发生逻辑电路连接组成；其中，

采样时钟信号移位寄存器组和数据信号移位寄存器组分别接收采样时钟信号和数据信号，分析时钟电路产生的频率高于采样时钟信号频率的分析时钟信号，并将其作为采样时钟信号移位寄存器组和数据信号移位寄存器组中的各移位寄存器的触发时钟信号，调节信号发生逻辑电路分别与采样时钟信号移位寄存器组和数据信号移位寄存器组中的相应信号连接，并将该相应信号进行逻辑处理后输出。

13、根据权利要求11所述的调节采样时钟保障同步数据可靠接收的装置，其特征在于：所述调节电路由控制信号产生电路、反相支路和一般支路构成；该两条支路相互并联；其中，一般支路至少由第一门电路构成，反相支路至少由反相器和第二门电路串联构成，所述的第一门电路的输入与反相器的输入同时连接采样时钟信号，第一门电路和第二门电路的控制端同时连接控制信号，且该第一门电路和第二门电路的输出同时连接接收单元的采样时钟信号输入端；控制信号产生电路接收由接收判决电路输出的状态信号，并通过一触发器将该状态信号进行转换输出，用于控制第一门电路和第二门电路的开关状态。

14、根据权利要求11所述的调节采样时钟保障同步数据可靠接收的装置，其特征在于：所述调节电路由控制信号产生电路和锁相调相电路构成；其中，

控制信号产生电路由第一、二计数器串联构成，第一计数器输入接收判决电路输出的状态信号，其输出一方面作为其自身的清零信号，另一方面用于输出给第二计数器，用于输出相应的控制信号；

锁相调相电路由选择译码器、移位寄存器组和锁相电路构成，其中，包括反相支路和一般支路；该两条支路相互并联；其中，锁相电路输入采样时钟信号，其输出接移位寄存器组中各寄存器的触发时钟输入端，移位寄存器组的输入接采样时钟信号，其产生多路经过延时的采样时钟信号；移位寄存器组将多路经过延时的采样时钟信号输出给选择译码器，该选择译码器根据由控制信号产生电路输出的控制信号，从多路经过延时的采样时钟信号中选择其一作为采样时钟信号输出。

15、根据权利要求12所述的调节采样时钟保障同步数据可靠接收的装置，其特征在于：所述的分析时钟信号的频率至少为采样时钟信号的8倍。

Images