CN104125178B - 一种抑制数字地震仪数据传输码间干扰的解码装置及方法 - Google Patents

Abstract

本发明提供了一种抑制数字地震仪数据传输码间干扰的解码装置及方法，属于解码领域。本装置包括高速差分比较器、缓存区延迟器、时钟恢复单元、码间干扰判决单元、逻辑电平判决单元、采样时钟自适应单元、高速时钟计数单元和串行数据与采样时钟输出单元；所述高速时钟计数单元为时钟恢复单元、码间干扰判决单元、逻辑电平判决单元和采样时钟自适应单元提供高速时钟信号，与时钟恢复单元、码间干扰判决单元、逻辑电平判决单元和采样时钟自适应单元配合，共同完成传输信号中时钟的初步恢复、是否存在码间干扰的判决、逻辑电平宽窄的判决、自适应采样时钟的获得与最终传输数据的获取。

Description

一种抑制数字地震仪数据传输码间干扰的解码装置及方法

技术领域

本发明属于解码领域，具体涉及一种抑制数字地震仪数据传输码间干扰的解码装置及方法，用于在长线传输中接收端信息受干扰时的解码。

背景技术

高精度数字地震仪是用来记录人工或天然地震信号，然后根据这些地震信号的记录来寻找油、气、煤和其他矿产资源的地质勘探仪器，并可用于探测地球内部结构、进行工程及地质灾害预测等。地震勘探法目前仍然是勘探石油和天然气的主要手段，同时也是其他矿产资源的重要勘探方法，并广泛应用于研究地球内部结构、工程勘探和检测、地质灾害预测等等方面。其基本方法是在勘探靶区的地面上埋放数千乃至上万只地震波传感器，然后用炸药激发人工地震。地震波向地下深处传播，遇到不同性质地层的分界面就会产生反射，地震检波器拾取到反射波并将其转换成模拟电信号，然后由高精度的数字地震仪把这些模拟电信号转换成数字信号记录下来。野外勘探时，勘探靶区达几十平方公里，探测终端需上千至上万只，传输距离达上千米，要接收大量数据。在大量数据的传输方式上大多数数字地震仪采用了抗干扰能力较强的曼切斯特编码。

曼彻斯特编码(Manchester Encoding)，也叫做相位编码(PE)，是一个同步时钟编码技术，被物理层使用来编码一个同步位流的时钟和数据。在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作时钟信号，又作数据信号；从低到高跳变表示″0″，从高到低跳变表示″1″。提供一个简单的方式给编码简单的二进制序列而没有长的周期没有转换级别，因而防止时钟同步的丢失。曼彻斯特编码将时钟和数据包含在数据流中，在传输代码信息的同时，也将时钟同步信号一起传输到对方，每位编码中有一跳变，不存在直流分量，因此具有自同步能力和良好的抗干扰性能。在曼切斯特编码的电平序列中宽窄电平的长度比为1∶2，采样时钟保持在固定频率上。

由于数字地震仪的测量区域甚广，传输线动辄千米，曼切斯特编码也会因噪声干扰、线长等因素在接收端造成码间干扰。

发明内容

本发明的目的在于解决上述现有技术中存在的难题，提供一种抑制数字地震仪数据传输码间干扰的解码装置及方法，抑制数字地震仪接收端出现的码间干扰，优化曼切斯特编码在数字地震仪接收端的波形。

本发明是通过以下技术方案实现的：

一种抑制数字地震仪数据传输码间干扰的解码装置，包括高速差分比较器、缓存区延迟器、时钟恢复单元、码间干扰判决单元、逻辑电平判决单元、采样时钟自适应单元、高速时钟计数单元和串行数据与采样时钟输出单元；

所述高速时钟计数单元为时钟恢复单元、码间干扰判决单元、逻辑电平判决单元和采样时钟自适应单元提供高速时钟信号，与时钟恢复单元、码间干扰判决单元、逻辑电平判决单元和采样时钟自适应单元配合，共同完成传输信号中时钟的初步恢复、是否存在码间干扰的判决、逻辑电平宽窄的判决、自适应采样时钟的获得与最终传输数据的获取。

所述高速差分比较器用于对传输线上的差分信号进行预处理，形成TTL电平信号并将其保存于缓冲区延迟器；

所述缓存区延迟器用于对TTL电平信号进行缓存并延迟；

所述时钟恢复单元用于形成初步采样时钟；

所述码间干扰判决单元用于判定是否存在码间干扰；

所述逻辑电平判决单元对所述TTL电平信号的宽度进行判别；

所述采样时钟自适应单元用于对TTL电平信号重新采样解码得到与发送端一致的数据结果；

所述串行数据与采样时钟输出单元用于输出采样时钟自适应单元的结果。

所述解码装置是利用FPGA实现的；

所述高速时钟计数单元的高速时钟信号为信号采样时钟的16倍，是由外部晶振和FPGA内部倍频单元PLL设置产生的。

所述时钟恢复单元包括两级D触发器和双异或门，高速差分比较器形成的所述TTL电平信号作为输入信号IN与第一级D触发器的输入端连接，第一级D触发器的输出与双异或门的一个输入端相连；同时输入信号IN进入双异或门的另一个输入端，双异或门的输出结果进入第二级D触发器，第二级D触发器的输出为初步采样时钟；两级D触发器的时钟信号均由所述高速时钟计数单元提供。

TTL电平信号的初始序列进入码间干扰判决单元；所述码间干扰判决单元包括计数单元、存储单元和比较单元；

以所述初步采样时钟作为所述计数单元的时钟信号，以高速时钟计数单元提供的高速时钟作为所述计数单元的输入信号，每一次时钟信号触发一次计数；将每次计数的结果保存在所述存储单元中；

所述比较单元取所述存储单元的长短值进行比较，如果长短值满足原始编码的长短比例，则判定为无码间干扰，按原编码方法的标准解码方法进行解码；否则，则判定为存在码间干扰，启动逻辑电平判决单元对所述TTL电平信号的宽度进行判别；所述存储单元的长短值是指以高速时钟为计数单位的计数值。

所述逻辑电平判决单元包括高电平计数器、低电平计数器和缓存区；

所述TTL电平信号的高电平和低电平分别进入所述高电平计数器和低电平计数器，以高速时钟计数单元提供的高速时钟作为基准，对两种电平进行计数，得到逻辑电平的宽度并保存在缓存区内。

所述采样时钟自适应单元包括延时器、宽电平识别单元和采样时钟补充单元；

以高速时钟计数单元提供的高速时钟作为基准，时钟恢复单元得到的初步采样时钟经所述延时器延时1～2个时钟周期后采集TTL电平信号；

所述宽电平识别单元选取逻辑电平判决单元中存储的宽电平；

所述采样时钟补充单元在选取的宽电平的中后端插入一个采样时钟，形成插入时钟的TTL波形，将该波形叠加在初步采样时钟上形成自适应采样时钟波形。形成的自适应采样信号的脉冲频率为非均匀频率，是随接收到的包含码间干扰的编码信号随时调整的自适应采样时钟。

一种利用所述抑制数字地震仪数据传输码间干扰的解码装置进行解码的方法，包括以下步骤：

(1)传输线上的差分信号输入到所述高速差分比较器，所述高速差分比较器对其进行预处理，形成TTL电平信号并将其保存于缓冲区延迟器；

(2)所述TTL电平信号进入时钟恢复单元，所述时钟恢复单元利用高速时钟计数单元提供的高速时钟信号抽取该信号的跳变沿，利用跳变沿恢复出编码的时钟信号，并将该时钟信号作为后续信号的初步采样时钟；

(3)所述TTL电平信号的初始序列进入码间干扰判决单元，当判决结果为无码间干扰时，按原编码方法的标准解码方法进行解码；当判决结果为存在码间干扰时，逻辑电平判决单元对所述TTL电平信号的宽度进行判别，得到逻辑电平的宽度并保存；

(4)以高速时钟计数单元提供的高速时钟作为基准，将所述初步采样时钟延时1～2个时钟周期后采集TTL电平信号；

(5)选取逻辑电平判决单元中存储的宽电平，在所述宽电平的中后端插入一个采样时钟，形成非均匀采样频率、随接收到的包含码间干扰的编码信号随时调整的自适应采样时钟；

(6)由步骤(5)产生的自适应采样时钟和初步采样时钟进行逻辑或的运算后，形成新的采样时钟，然后利用新的采样时钟重新对TTL电平信号采样解码到与发送端一致的数据；

(7)将步骤(6)得到的数据输出。

与现有技术相比，本发明的有益效果是：本发明可抑制数字地震仪数据传输中的码间干扰，由于码间干扰的存在会显著造成TTL电平序列中长短电平宽度不符合曼切斯特编码2∶1的要求，经该方法输出得到的采样时钟是频率可变的，随码间干扰的程度不断调整，使得解码得到的数据正确率大幅提高。

附图说明

图1是本发明抑制数字地震仪数据传输码间干扰的装置的结构图。

图2(a)是接收端TTL波形经高速差分比较器形成的TTL电平波形。

图2(b)是接收端TTL原始编码波形。

图3是图1中的时钟恢复单元的电路结构图。

图4是图1中的码间干扰判决单元的结构图。

图5是图1中的逻辑电平判决单元的结构图。

图6是图1中的采样时钟自适应单元的结构图。

图7是自适应采样时钟波形图。

具体实施方式

下面结合附图对本发明作进一步详细描述：

本发明设计了一种抑制数字地震仪数据传输码间干扰的解码装置及方法，可抑制数字地震仪数据传输中的码间干扰。本发明使用大型FPGA实现了包括高速差分比较器、缓存区延迟器(一般的缓存区只用其数据缓存的功能，此处还利用了数据在缓存时，产生的延迟功能，所以叫缓存区延迟器比较合适)、时钟恢复单元、码间干扰判决单元、逻辑电平判决单元、采样时钟自适应单元、高速时钟技术单元和串行数据恢复单元的功能，输出得到的采样时钟是频率可变的，随码间干扰的程度不断调整，使得解码得到的数据正确率大幅提高。

本发明所提及的一种抑制数字地震仪数据传输码间干扰的解码装置如图1所示，包括高速差分比较器、缓存区、时钟恢复单元、码间干扰判决单元、逻辑电平判决单元、采样时钟自适应单元、高速时钟计数单元和串行数据恢复单元。

实现上述单元的核心部件为大型FPGA，其中的核心单元为高速时钟计数单元。高速时钟计数单元的高速时钟信号为信号采样时钟的16倍，由外部晶振和FPGA内部倍频单元PLL设置产生。

所述高速差分比较器对传输线上的差分信号进行预处理，形成TTL电平的常规信号保存于缓冲区。经高速差分比较器形成的TTL电平如图2(a)所示，原始编码线号波形如图2(b)所示，由于数字地震仪的线缆很长，长线缆传输线可等效为电阻R、电容C的模型，有低通效应，其幅频特性为：

ω为角频率；

可以看出，高频分量被衰减，造成原始信号的跳变边沿被削弱，经高速比较整形后，产生阈值点处信号的提前与延迟，造成图2中A比A’更短，B比B’更长。

该信号进入时钟恢复单元，时钟恢复单元利用高速时钟单元抽取该信号的跳变边沿恢复出编码的时钟信号作为后续信号的初步采样时钟。时钟恢复单元的具体电路如图3所示，前端的TTL电平信号作为输入信号IN与一路D触发器的输入端链接，输出与双异或门的一路相连；同时IN信号进入双异或门的另一端，输出结果进入下一级D触发器，D触发器的时钟信号由FPGA内部的高速时钟单元提供。

TTL电平信号的初始序列进入码间干扰判决单元(TTL电平信号从图3中的输出out1进入码间干扰判决单元)。码间干扰判决单元的电路结构如图4所示，包括计数单元、存储单元和比较单元。以所述初步采样时钟作为计数单元的时钟信号，FPGA内部的高速时钟(来自高速时钟计数单元)作为输入信号，每一次时钟信号触发一次计数功能；将每次计数结果保存在存储单元；比较单元取存储单元的长短值(存储单元的长短值是指以高速时钟为计数单位的计数值，此值代表了多少个时钟周期)进行比较，长短值满足原始编码的长短比例时为无码间干扰，否则存在码间干扰。无码间干扰时可按原编码方法的标准解码方法进行解码。

存在码间干扰时，逻辑电平判决单元对预处理得到的TTL电平信号的宽度进行判别，其电路结构如图5所示。TTL电平信号的高电平和低电平分别进入高电平计数器和低电平计数器，以内部高速时钟(来自高速时钟计数单元)作为基准，对两种电平计数，得到逻辑电平宽度并保存。

采样时钟自适应单元的结构如图6所示，包含延时器、宽电平识别单元和采样时钟补充单元。以内部高速时钟(来自高速时钟计数单元)作为时基准，时钟恢复单元得到的初步采样时钟经延时器延时1～2个时钟周期后采集TTL电平，信号波形如图7中初步采样时钟波形；宽电平识别单元针对逻辑电平判决单元找到的电平宽度选取其中的宽电平(正常的曼彻斯特编码有宽电平和窄电平，两者的时间比值是2∶1，如果在有码间干扰的情况下，应该大于2∶1的比值，譬如可能为3∶1)，在较宽电平的中后端插入一个采样时钟，形成如图7中插入时钟的波形；该波形叠加在初步采样时钟上形成如图7中的自适应采样时钟波形。形成的自适应采样信号的脉冲频率为非均匀频率，是随接收到的包含码间干扰的编码信号随时调整的自适应采样时钟。

采样时钟自适应单元对TTL电平序列重新采样解码得到与发送端一致的数据结果。

上述技术方案只是本发明的一种实施方式，对于本领域内的技术人员而言，在本发明公开了应用方法和原理的基础上，很容易做出各种类型的改进或变形，而不仅限于本发明上述具体实施方式所描述的方法，因此前面描述的方式只是优选的，而并不具有限制性的意义。

Claims (6)

1.一种抑制数字地震仪数据传输码间干扰的解码装置，其特征在于：所述解码装置包括高速差分比较器、缓存区延迟器、时钟恢复单元、码间干扰判决单元、逻辑电平判决单元、采样时钟自适应单元、高速时钟计数单元和串行数据与采样时钟输出单元；

所述高速时钟计数单元为时钟恢复单元、码间干扰判决单元、逻辑电平判决单元和采样时钟自适应单元提供高速时钟信号，与时钟恢复单元、码间干扰判决单元、逻辑电平判决单元和采样时钟自适应单元配合，共同完成传输信号中时钟的初步恢复、是否存在码间干扰的判决、逻辑电平宽窄的判决、自适应采样时钟的获得与最终传输数据的获取，

其中，所述高速差分比较器用于对传输线上的差分信号进行预处理，形成TTL电平信号并将其保存于缓存区延迟器；

所述缓存区延迟器用于对TTL电平信号进行缓存并延迟；

所述时钟恢复单元用于形成初步采样时钟；

所述码间干扰判决单元用于判定是否存在码间干扰；

所述逻辑电平判决单元对所述TTL电平信号的宽度进行判别；

所述采样时钟自适应单元用于对TTL电平信号重新采样解码得到与发送端一致的数据结果；

所述串行数据与采样时钟输出单元用于输出采样时钟自适应单元的结果，

其中，所述码间干扰判决单元包括计数单元、存储单元和比较单元；

以所述初步采样时钟作为所述计数单元的时钟信号，以高速时钟计数单元提供的高速时钟信号作为所述计数单元的输入信号，每一次时钟信号触发一次计数；将每次计数的结果保存在所述存储单元中；

所述比较单元取所述存储单元的长短值进行比较，如果长短值满足原始编码的长短比例，则判定为无码间干扰，按原编码方法的标准解码方法进行解码；否则，则判定为存在码间干扰，启动逻辑电平判决单元对所述TTL电平信号的宽度进行判别；所述存储单元的长短值是指以高速时钟信号为计数单位的计数值。

2.根据权利要求1所述的抑制数字地震仪数据传输码间干扰的解码装置，其特征在于：所述解码装置是利用FPGA实现的；

所述高速时钟计数单元的高速时钟信号为信号采样时钟的16倍，是由外部晶振和FPGA内部倍频单元PLL设置产生的。

3.根据权利要求2所述的抑制数字地震仪数据传输码间干扰的解码装置，其特征在于：所述时钟恢复单元包括两级D触发器和双异或门，高速差分比较器形成的所述TTL电平信号作为输入信号IN与第一级D触发器的输入端连接，第一级D触发器的输出与双异或门的一个输入端相连；同时输入信号IN进入双异或门的另一个输入端，双异或门的输出结果进入第二级D触发器，第二级D触发器的输出为初步采样时钟；两级D触发器的时钟信号均由所述高速时钟计数单元提供。

4.根据权利要求3所述的抑制数字地震仪数据传输码间干扰的解码装置，其特征在于：所述逻辑电平判决单元包括高电平计数器、低电平计数器和缓存区；

所述TTL电平信号的高电平和低电平分别进入所述高电平计数器和低电平计数器，以高速时钟计数单元提供的高速时钟信号作为基准，对两种电平进行计数，得到逻辑电平的宽度并保存在缓存区内。

5.根据权利要求4所述的抑制数字地震仪数据传输码间干扰的解码装置，其特征在于：所述采样时钟自适应单元包括延时器、宽电平识别单元和采样时钟补充单元；

以高速时钟计数单元提供的高速时钟信号作为基准，时钟恢复单元得到的初步采样时钟经所述延时器延时1～2个时钟周期后采集TTL电平信号；

所述宽电平识别单元选取逻辑电平判决单元中存储的宽电平；

所述采样时钟补充单元在选取的宽电平的中后端插入一个采样时钟，形成插入时钟的TTL波形，将该波形叠加在初步采样时钟上形成自适应采样时钟波形。

6.一种利用权利要求5所述抑制数字地震仪数据传输码间干扰的解码装置进行解码的方法，其特征在于：所述方法包括以下步骤：

(1)传输线上的差分信号输入到所述高速差分比较器，所述高速差分比较器对其进行预处理，形成TTL电平信号并将其保存于缓存区延迟器；

(2)所述TTL电平信号进入时钟恢复单元，所述时钟恢复单元利用高速时钟计数单元提供的高速时钟信号抽取该信号的跳变沿，利用跳变沿恢复出编码的时钟信号，并将该时钟信号作为后续信号的初步采样时钟；

(3)所述TTL电平信号的初始序列进入码间干扰判决单元，当判决结果为无码间干扰时，按原编码方法的标准解码方法进行解码；当判决结果为存在码间干扰时，逻辑电平判决单元对所述TTL电平信号的宽度进行判别，得到逻辑电平的宽度并保存；

(4)以高速时钟计数单元提供的高速时钟信号作为基准，将所述初步采样时钟延时1～2个时钟周期后采集TTL电平信号；

(5)选取逻辑电平判决单元中存储的宽电平，在所述宽电平的中后端插入一个采样时钟，形成非均匀采样频率、随接收到的包含码间干扰的编码信号随时调整的自适应采样时钟；

(6)由步骤(5)产生的自适应采样时钟和初步采样时钟进行逻辑或的运算后，形成新的采样时钟，然后利用新的采样时钟重新对TTL电平信号采样解码到与发送端一致的数据；

(7)将步骤(6)得到的数据输出。