CN108021749B - 利用仿真工具计算dram通讯数据建立时间及保持时间的方法 - Google Patents

利用仿真工具计算dram通讯数据建立时间及保持时间的方法 Download PDF

Info

Publication number
CN108021749B
CN108021749B CN201711256788.2A CN201711256788A CN108021749B CN 108021749 B CN108021749 B CN 108021749B CN 201711256788 A CN201711256788 A CN 201711256788A CN 108021749 B CN108021749 B CN 108021749B
Authority
CN
China
Prior art keywords
time
communication data
minimum
dram
simulation tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711256788.2A
Other languages
English (en)
Other versions
CN108021749A (zh
Inventor
梅燕
文颂
乔中帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yanfeng Visteon Electronic Technology Shanghai Co Ltd
Original Assignee
Yanfeng Visteon Electronic Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yanfeng Visteon Electronic Technology Shanghai Co Ltd filed Critical Yanfeng Visteon Electronic Technology Shanghai Co Ltd
Priority to CN201711256788.2A priority Critical patent/CN108021749B/zh
Publication of CN108021749A publication Critical patent/CN108021749A/zh
Application granted granted Critical
Publication of CN108021749B publication Critical patent/CN108021749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，涉及电气线路板技术领域，所解决的是减少PCB板开发成本及开发时间的技术问题。该方法先采用仿真方法获取时钟信号及通讯数据的最大、最小飞行时长；并在控制器与DRAM通讯的读写周期，在时钟信号有效之后再延迟一段时间开始读取或发送通讯数据；再根据时钟信号及通讯数据的最大、最小飞行时长计算出DRAM通讯数据的最小建立时间、最小保持时间。本发明提供的方法，适用于PCB板的开发。

Description

利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法
技术领域
本发明涉及电学领域，尤其涉及动态随机存取存储技术，特别是涉及一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法。
背景技术
随着汽车行业的飞速发展，车载电气设备上的数据存储量越来越大，数据之间的通讯速度也越来越快。DRAM(动态随机存取存储器)由于读写速度快，存储容量大，寻址方便等因素被广泛应用。控制器和DRAM通讯时，在写周期，控制器开始发送数据会延迟于时钟的上升沿。DRAM能正常高速通讯的关键是数据在每个时钟周期均有足够的建立、保持时间。
现有技术中，对DRAM通讯数据的建立、保持时间的评估主要采用以下两种方法：
1)实测，这是一种传统的评估方法，该方法基于PCB的物理特性所做的测量，需要成品的PCB及相关物料，该方法准确率较高，但在测试结果出现问题的时候，需要重新改板、制作、测量，这会增加项目的开发成本及开发时间。
2)仿真，在PCB制板之前对DRAM通讯数据进行仿真可以较好的预防潜在的布局布线问题，但现有的仿真方法所仿真出的DRAM通讯信号的建立时间、保持时间都是在特定设置下的固定值，这个固定值会随着设置的不同而不同，可移植性不强。而不正确的DRAM通讯信号的建立时间、保持时间。则会导致DRAM在高密度的PCB上布局布线失败。
发明内容
本发明的目的在于提供一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，所述的这种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法要解决现有技术中利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法可移植性不强的技术问题。
本发明的这种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，其特征在于：包括一个利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，一个利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤，在所述的利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，及利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤完成之前或者之后，根据DRAM通讯时发送端开始发送数据相对于时钟上升沿的延迟时长T2，以及数据上升沿到时钟下一个上升沿的延时时长T1，然后按以下公式计算获得DRAM通讯数据的最小建立时间Ts及最小保持时间Th；
Ts＝T1-Tdf_max+Tcf_min
Th＝T2-Tcf_max+Tdf_min。
进一步的，T1和T2的和是一个完整的时钟周期。
本发明提供的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，采用仿真方法获取时钟信号及通讯数据的飞行时长，再根据时钟信号及通讯数据的飞行时长，并结合通讯的时钟周期计算出DRAM通讯数据的最小建立时间及最小保持时间，具有求解方便的特点，而且可以屏蔽掉由于芯片、PCB的个体及阈值的差异带来的时间上的差异，能减少PCB板开发成本及开发时间。
附图说明
图1是本发明实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法的时钟、数据延时示意图；
图2是本发明实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中，飞行时间的示意图；
图3是本发明实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中，数据建立时间及保持时间的计算示意图；
图4是本发明实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中，控制器与DRAM的通讯示意图；
图5是本发明实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中的数据传输示意图；
图6是本发明实施例的利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法中的时钟传输示意图。
具体实施方式
以下结合附图说明对本发明的实施例作进一步详细描述，但本实施例并不用于限制本发明，凡是采用本发明的相似结构及其相似变化，均应列入本发明的保护范围，本发明中的顿号均表示和的关系。
如图1-图3所示，本发明实施例所提供的一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，其特征在于：包括一个利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，一个利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤，在所述的利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，及利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤完成之前或者之后，根据DRAM通讯时发送端开始发送数据相对于时钟上升沿的延迟时长T2，以及数据上升沿到时钟下一个上升沿的延时时长T1，T1和T2的和是一个完整的时钟周期，然后按以下公式计算获得DRAM通讯数据的最小建立时间Ts及最小保持时间Th；
Ts＝T1-Tdf_max+Tcf_min
Th＝T2-Tcf_max+Tdf_min。
如图2所示，本发明实施例中，时钟信号的飞行时长是指时钟信号从发送端到达接收端的传输时间，通讯数据的飞行时长是指通讯数据从发送端到达接收端的传输时间；时钟和数据到达接收端后，申请人就可以在接收端判断数据的建立时间Ts，保持Th时间了，时钟和数据的飞行时间由于芯片，PCB的个体差异及阈值的差异，会有一定的误差范围，申请人把这个误差量化为：(Tcf_min，Tcf_max)，(Tdf_min，Tdf_max)；一般情况下，VMEAS、VIH和VIL是芯片的交流特性，在控制器和DRAM的规格书里都有定义，T1和T2在控制器和DRAM的规格书里也有定义。
如图4所示，采用本发明实施例的方法对实际DRAM通讯线路进行了实验，实验目标是一个型号为STA1085的控制器IC401与型号为IS45S16160J-6BLA1的DRAM芯片IC402，时钟信号的频率为166MHz，通讯数据的最大延时是3.6ns(即T2＝3.6Ns),T1＝2.42Ns；VMEAS＝1.65V，VIH＝2.0V，VIL＝0.8V，时钟从IC401的W15传输到IC402的F12，数据从IC401的V3传输到IC402的A8；仿真工具采用的是Mentor的Hyperlynx软件。
如图5、图6所示，在控制器与DRAM通讯的写周期，可以通过仿真方法得到通讯数据的最小飞行时长为441.31Ps，通讯数据的最大飞行时长为681.83Ps，时钟信号的最小飞行时长为307.40Ps，时钟信号的最大飞行时长为1.0634Ns；
从而计算出DRAM通讯数据的最小建立时间2.05nS，DRAM通讯数据的最小保持时间为2.98nS。

Claims (1)

1.一种利用仿真工具计算DRAM通讯数据建立时间及保持时间的方法，其特征在于：包括一个利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，一个利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤，在所述的利用仿真工具获得时钟信号的最大飞行时长Tcf_max和最小飞行时长Tcf_min的步骤，及利用仿真工具获得数据信号的最大飞行时长Tdf_max和最小飞行时长Tdf_min的步骤完成之前或者之后，根据DRAM通讯时发送端开始发送数据相对于时钟上升沿的延迟时长T2，以及数据上升沿到时钟下一个上升沿的延时时长T1，T1和T2的和是一个完整的时钟周期；然后按以下公式计算获得DRAM通讯数据的最小建立时间Ts及最小保持时间Th；
Ts＝T1-Tdf_max+Tcf_min
Th＝T2-Tcf_max+Tdf_min。
CN201711256788.2A 2017-12-04 2017-12-04 利用仿真工具计算dram通讯数据建立时间及保持时间的方法 Active CN108021749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711256788.2A CN108021749B (zh) 2017-12-04 2017-12-04 利用仿真工具计算dram通讯数据建立时间及保持时间的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711256788.2A CN108021749B (zh) 2017-12-04 2017-12-04 利用仿真工具计算dram通讯数据建立时间及保持时间的方法

Publications (2)

Publication Number Publication Date
CN108021749A CN108021749A (zh) 2018-05-11
CN108021749B true CN108021749B (zh) 2021-08-06

Family

ID=62078070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711256788.2A Active CN108021749B (zh) 2017-12-04 2017-12-04 利用仿真工具计算dram通讯数据建立时间及保持时间的方法

Country Status (1)

Country Link
CN (1) CN108021749B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324122B1 (en) * 2000-07-11 2001-11-27 Rosun Technologies RAM synchronized with a signal
CN1540912A (zh) * 2003-04-23 2004-10-27 华为技术有限公司 调节采样时钟保障同步数据可靠接收的方法及其装置
CN104992032A (zh) * 2015-07-22 2015-10-21 杭州宙其科技有限公司 一种多电压域设计中保持时间的修正方法
TW201602819A (zh) * 2014-06-18 2016-01-16 Ａｒｍ股份有限公司 調整用於靜態時序分析的時序降額的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324122B1 (en) * 2000-07-11 2001-11-27 Rosun Technologies RAM synchronized with a signal
CN1540912A (zh) * 2003-04-23 2004-10-27 华为技术有限公司 调节采样时钟保障同步数据可靠接收的方法及其装置
TW201602819A (zh) * 2014-06-18 2016-01-16 Ａｒｍ股份有限公司 調整用於靜態時序分析的時序降額的方法
CN104992032A (zh) * 2015-07-22 2015-10-21 杭州宙其科技有限公司 一种多电压域设计中保持时间的修正方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于时序路径的FPGA接口时序测试方法;朱伟杰 等;《航天控制》;20170831;第35卷(第4期);第79-84页 *

Also Published As

Publication number Publication date
CN108021749A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
US10859626B2 (en) Receiver equalization and stressed eye testing system
US7559045B2 (en) Database-aided circuit design system and method therefor
US11624780B2 (en) System and method for receiver equalization and stressed eye testing methodology for DDR5 memory controller
US11929902B2 (en) PCIe signal bandwidth determining method, apparatus and device
CN104009811A (zh) 衰落模拟器和衰落模拟方法
JP2017527178A (ja) ワンショット回路
TW201447566A (zh) I 2 c匯流排測試系統及方法
EP3749970B1 (en) System and method for receiver equalization and stressed eye testing methodology for ddr5 memory controller
CN108021749B (zh) 利用仿真工具计算dram通讯数据建立时间及保持时间的方法
CN110928731A (zh) 一种基于硬件自测模块的dram眼图评估方法
US6898746B2 (en) Method of and apparatus for testing a serial differential/mixed signal device
CN106405388B (zh) 一种数字芯片功能测试方法及系统
US9506984B1 (en) Protocol based automated tester stimulus generator
CN106571165B (zh) 一种ddr器件读写信号的测试方法及装置
CN104598415A (zh) 通用串行总线测试治具
CN106896270A (zh) 一种传输线阻抗的测量方法
CN102385547B (zh) 一种dram控制器时序校验功能的验证方法及系统
CN107466155B (zh) 一种在并行信号线上实现信号传输等时长的方法
US6789239B2 (en) Program conversion system
CN114326925A (zh) 一种信号同步输出方法、装置、设备及介质
CN107180653A (zh) 一种获取ddr odt参数的方法和装置
CN112989753A (zh) 一种提高ddr仿真精度的封装模型及其建模方法
TWI533121B (zh) 通用序列匯流排測試治具
KR101406834B1 (ko) 스큐를 조절할 수 있는 번인 테스트 장치 및 그 제어 방법
US20170017558A1 (en) Non-intrusive probe for double data rate interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant