CN101039116A - 高速双模16/17预分频器 - Google Patents

高速双模16/17预分频器 Download PDF

Info

Publication number
CN101039116A
CN101039116A CN 200710020546 CN200710020546A CN101039116A CN 101039116 A CN101039116 A CN 101039116A CN 200710020546 CN200710020546 CN 200710020546 CN 200710020546 A CN200710020546 A CN 200710020546A CN 101039116 A CN101039116 A CN 101039116A
Authority
CN
China
Prior art keywords
input
trigger
output
frequency
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200710020546
Other languages
English (en)
Inventor
吴建辉
陈作添
戴学强
李红
张萌
茆邦琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN 200710020546 priority Critical patent/CN101039116A/zh
Publication of CN101039116A publication Critical patent/CN101039116A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

高速双模16/17预分频器电路，属于高速频率合成器以及高频收发技术领域。该预分频器电路由三个正沿触发器、一个两输入或门、一个两输入与非门、一个三输入与非门和两个负沿触发器组成。其中，三个正沿触发器、两输入或门和两输入与非门构成的除4/5同步分频单元采用上升沿触发，两个负沿触发器构成的除4异步分频单元用下降沿触发，反馈控制逻辑单元采用三输入与非门。该预分频器电路消除了现有技术中，17分频时反馈路径对预分频器速度的影响，减少了反馈路径的延迟，从而避开产生反馈状态对同步4/5分频速度的影响，提高了预分频器的速度，解决了频率合成器的速度瓶颈问题，良好地实现预分频器的16/17的高速分频。

Description

高速双模16/17预分频器
技术领域
本发明涉及一种高速双模16/17预分频器，属于高速频率合成器以及高频收发技术领域。
背景技术
在高频的接收/发射系统中，锁相环型频率合成器是可调谐射频芯片中的核心模块。作为本振源，它要根据接收与发射频道要求，按一定频率间隔，产生频率可调的本振信号输出。频率合成器中的可编程分频器实现了本振频率的可编程输出，其中预分频电路直接接收压控振荡器的输出信号，工作在最高频率处，是影响锁相环型频率合成器速度的关键电路。在传统的双模预分频器电路结构中，由于反馈路径的延迟，大大影响了锁相环型频率合成器的速度。
2002年9月，发表在第28届欧洲固态电子电路讨论会(ESSCIRC)会议文集第611页至614页的《Low Jitter Design of a 0.35μm-CMOS Frequency DividerOperating up to 3GHz》一文，公开了一种改进的预分频器电路结构图。该预分频器电路含有五个正沿触发器、一个两输入与非门、一个两输入或门和一个三输入或门，它采用三输入或门反馈控制以实现17分频，减小输入时钟的最小周期，从而提高17分频时预分频器最高工作频率，是预分频速度有一定的提高。但是在该预分频器电路中，由反馈所带来的延迟，相对于触发器本身的延迟依旧很大，17分频的工作频率仍远小于16分频的工作频率，限制了双模预分频器的分频频率的提高。
发明内容
技术问题：为解决上述现有技术中存在的问题，本发明提供一种高速双模16/17预分频器，进一步减小反馈对关键路径的限制，使17分频与16分频时的工作频率基本一致，进而提高双模预分频器的分频频率。
技术方案：为解决上述技术问题，本发明的高速双模16/17预分频器包括三个正沿触发器、一个两输入或门、一个两输入与非门、一个三输入与非门和两个负沿触发器，其中，三输入与非门的第一输入端接外电路输入外部控制信号，三输入与非门的第二、第三输入端分别对应连接所述两个负沿触发器的输出端；两输入或门的一个输入端连接三输入与非门的输出端，另一个输入端连接第三正沿触发器的输出端，该两输入或门的输出端连接第一正沿触发器的数据输入端；两输入与非门的一个输入端接第一正沿触发器的输出端，另一个输入端接第三正沿触发器的输出端，两输入与非门的输出端接第二正沿触发器数据输入端；第二正沿触发器的输出端接第三正沿触发器的数据输入端；第一负沿触发器的时钟输入端接第二正沿触发器的输出端，第一负沿触发器的输出端接第二负沿触发器的时钟输入端；时钟信号由所述三个正沿触发器的时钟输入端输入，本预分频电路的输出信号从第二负沿触发器的输出端引出。本发明的高速双模16/17预分频器电路，按功能可以分为除4/5同步分频单元、除4异步分频单元和反馈控制逻辑单元三个部分，其中除4/5同步分频单元采用上升沿触发，反馈控制逻辑单元采用三输入与非门，而除4异步分频单元采用下降沿触发，减小了最小输入时钟周期，增大了17分频时的最高输入频率，使之达到与16分频时的速度相当，从而避开产生反馈状态对同步4/5分频速度的影响，提高了预分频器的16/17的分频速度。
有益效果：本发明的高速双模16/17预分频器，在电路的设计上，对同步分频单元采用上升沿触发，而对异步分频单元采用下降沿触发，同时采用三输入与非门控制反馈逻辑，消除了17分频时反馈路径对预分频器速度的影响，减少了反馈路径的延迟，避开产生反馈状态对同步4/5分频速度的影响，提高了预分频器的速度，解决了频率合成器的速度瓶颈问题，良好地实现预分频器的16/17的高速分频。
附图说明
图1为改进的双模16/17预分频器电路结构图。
图2为改进的双模16/17预分频器的吞脉冲信号附近的时序图。
图3为本发明的双模16/17预分频器电路结构图。
图4为本发明的吞脉冲信号附近的时序图。
图5为三种预分频器后仿真输入敏感特性曲线的比较图。
以上图中，21、41为吞脉冲，51为本发明的双模16/17预分频器进行16/17分频的特性曲线；52为改进的双模16/17预分频器进行17分频的特性曲线；53为传统的双模16/17预分频器进行17分频的特性曲线。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细说明。
参见图1、图2。现有技术中的改进的预分频器电路含有五个正沿触发器、一个两输入与非门、一个两输入或门及一个三输入或门，它采用三输入或门反馈控制以实现17分频，当MCOUT为低电平时进行17分频，通过状态转换真值表及图2所示吞脉冲信号附近的时序可知，为使Q2正确产生吞脉冲信号，Q4Q3状态只需从01变为00，也就是反馈过程中异步分频器延迟只包含Q3状态变化所需时间，这可减小输入时钟的最小周期，从而提高17分频时预分频器最高工作频率。但是在改进的预分频器中，反馈所带来的延迟相对触发器本身的延迟还是很大的，无法从根本上实现双模分频时的最高工作频率保持基本一致，17分频的工作频率仍远小于16分频的工作频率，所以在改进的双模16/17预分频器电路中，17分频仍然影响预分频器速度的提高。
参见图3。图中本发明的高速双模16/17预分频器由三个正沿触发器、一个两输入或门、一个两输入与非门、一个三输入与非门及两个负沿触发器组成，其中，三输入与非门15的第一输入端接外电路，用以输入外部控制信号MCOUT，其第二、第三输入端分别对应连接第一负沿触发器13的输出端Q13和第二负沿触发器14的输出端Q14；两输入或门16的一个输入端连接三输入与非门15的输出端，另一个输入端连接第三正沿触发器11的输出端Q11，两输入或门16的输出端连接第一正沿触发器12的数据输入端D12；两输入与非门17的一个输入端接第一正沿触发器12的输出端Q12，另一个输入端接第三正沿触发器11的输出端Q11，两输入与非门17的输出端接第二正沿触发器10数据输入端D10；第二正沿触发器10的输出端Q10接第三正沿触发器11的数据输入端D11；第一负沿触发器13的时钟输入端C13接第二正沿触发器10的输出端Q10，以输入同步正沿触发4/5分频单元分频之后的信号，其输出端Q13接第二负沿触发器14的时钟输入端C14；时钟信号CLK由所述三个正沿触发器的时钟输入端C12、C10、C11输入，从第二负沿触发器14的输出端Q14引出整个高速双模16/17预分频器电路的输出信号。三个正沿触发器、两输入或门16、两输入与非门17构成除4/5同步上升沿触发双模分频器单元，三输入与非门15构成反馈控制逻辑单元，两个负沿触发器构成除4异步下降沿触发分频器单元。
本发明的工作原理如下：参见图4，当外部模式控制信号MCOUT为低电平时，内部4/5分频模式控制信号MCIN保持为高电平，同步上升沿触发4/5分频器单元进行除4操作，从而进行16分频操作；当外部模式控制信号MCOUT为高电平时，且仅当第一负沿触发器13和第二负沿触发器14输出都为高电平时，MCIN变低，从而在通过两输入或门16后使第一正沿触发器12产生一个低电平的吞脉冲信号，迫使第二正沿触发器10额外保持长度为一个输入周期的高电平信号，则在此额外时间内，同步上升沿触发4/5分频单元进行除5操作，而后又恢复除4操作，从而进行17分频操作。与已公开的改进的双模16/17预分频器采用异步上升沿触发不同，本发明的异步除4分频单元的采用下降沿触发，此种结构，可大大减小最小输入时钟周期，进一步提高17分频时的最高输入频率，使之达到与16分频时的速度相当。时钟周期不满足分频器正确分频要求时，会出现没有产生吞脉冲信号，预分频器仍保持16分频，因而不能实现17分频的情况，这里时钟周期的获取与经过的关键路径上的延迟时间有关。在已公开的改进的双模16/17预分频器中，整个过程经历的延迟时间为t0+t1+t2+t3+t4，反馈过程中异步分频器延迟只包含Q3状态变化所需时间，较传统结构时钟周期有所减小；而本发明的预分频器，整个过程经历的延迟时间仅为t0+t1，如图4中所示，其主要原因为Q2吞脉冲信号所需的OR2OUT低电平状态在T2上升沿之前一个上升沿就已经存在，使吞脉冲信号的产生不再是逻辑的关键路径，而该结构的关键路径是T0时刻上升沿到来时，Q1状态由高变低，进而使OR2OUT由高变低，以使下一时钟上升沿到来时，Q2能够正确采样OR2OUT由高变低。在此过程中，关键路径的延迟与异步分频器状态变化无关，大大减小了最小输入时钟周期，进一步提高了17分频时的最高输入频率，使17分频与16分频时的速度相当，提高了预分频器的速度，实现了16/17预分频器的高速分频。
图5为三种预分频器预分频器后仿真输入敏感特性曲线的比较图，从图中可以看出，本发明预分频器的速度，分别是现有技术中的传统预分频器和改进的预分频器速度的三倍和两倍，其技术效果明显。
本发明的高速双模16/17预分频器电路的制作工作，可以通过现有技术的CMOS工艺实现。

Claims (1)

1.一种高速双模16/17预分频器，包括三个正沿触发器、一个两输入或门、一个两输入与非门，其特征在于它还包括两个负沿触发器和一个三输入与非门，其中：
三输入与非门(15)的第一输入端接外电路输入外部控制信号(MCOUT)，其第二输入端、第三输入端分别对应连接所述两个负沿触发器的输出端(Q13)和(Q14)；
两输入或门(16)的一个输入端连接三输入与非门(15)的输出端，另一个输入端连接第三正沿触发器(11)的输出端(Q11)，其输出端连接第一正沿触发器(12)的数据输入端(D12)；
两输入与非门(17)的一个输入端接第一正沿触发器(12)的输出端(Q12)，另一个输入端接第三正沿触发器(11)的输出端(Q11)，输出端接第二正沿触发器(10)数据输入端(D10)；
第二正沿触发器(10)的输出端(Q10)接第三正沿触发器(11)的数据输入端(D11)；
第一负沿触发器(13)的时钟输入端(C13)接第二正沿触发器(10)的输出端(Q10)，其输出端(Q13)接第二负沿触发器(14)的时钟输入端(C14)；
时钟信号(CLK)由所述三个正沿触发器的时钟输入端(C12)、(C10)和(C11)输入，本预分频器电路的输出信号(OUT)从第二负沿触发器(14)的输出端(Q14)引出。
CN 200710020546 2007-03-12 2007-03-12 高速双模16/17预分频器 Pending CN101039116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710020546 CN101039116A (zh) 2007-03-12 2007-03-12 高速双模16/17预分频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710020546 CN101039116A (zh) 2007-03-12 2007-03-12 高速双模16/17预分频器

Publications (1)

Publication Number Publication Date
CN101039116A true CN101039116A (zh) 2007-09-19

Family

ID=38889794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710020546 Pending CN101039116A (zh) 2007-03-12 2007-03-12 高速双模16/17预分频器

Country Status (1)

Country Link
CN (1) CN101039116A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399540B (zh) * 2008-10-10 2010-06-23 东南大学 一种50%占空比的高速宽范围多模可编程分频器
CN101977040A (zh) * 2010-11-08 2011-02-16 上海集成电路研发中心有限公司 触发器电路以及分频器
CN101908883B (zh) * 2009-06-03 2012-02-08 中国科学院微电子研究所 可编程小数分频器
CN113872595A (zh) * 2021-08-24 2021-12-31 苏州聚元微电子股份有限公司 三模预分频器的设计方法和应用

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399540B (zh) * 2008-10-10 2010-06-23 东南大学 一种50%占空比的高速宽范围多模可编程分频器
CN101908883B (zh) * 2009-06-03 2012-02-08 中国科学院微电子研究所 可编程小数分频器
CN101977040A (zh) * 2010-11-08 2011-02-16 上海集成电路研发中心有限公司 触发器电路以及分频器
CN101977040B (zh) * 2010-11-08 2016-01-06 上海集成电路研发中心有限公司 触发器电路以及分频器
CN113872595A (zh) * 2021-08-24 2021-12-31 苏州聚元微电子股份有限公司 三模预分频器的设计方法和应用

Similar Documents

Publication Publication Date Title
CN103546125B (zh) 一种多选一无毛刺时钟切换电路
CN1767048A (zh) 锁存时钟生成电路及串并行变换电路
US6882189B2 (en) Programmable divider with built-in programmable delay chain for high-speed/low power application
CN101399540B (zh) 一种50%占空比的高速宽范围多模可编程分频器
CN103220000B (zh) 串化器及数据串化方法
CN1767055A (zh) 延迟锁定回路及其锁定方法
CN1832351A (zh) 通用时钟同步器及通用时钟同步方法
CN109120257A (zh) 一种低抖动分频时钟电路
CN102832932B (zh) 分频器及分频方法
CN101079631A (zh) 一种双模分频器
CN101039116A (zh) 高速双模16/17预分频器
KR20090061515A (ko) Ｇａｌｓ 시스템용 접속회로 및 그의 동작방법
CN115080494B (zh) Spi从机电路、spi通信方法、接口和芯片
CN101087141B (zh) 脉冲合成方式的占空比可调n次分频电路
CN101110582B (zh) 延迟控制电路
CN102025366A (zh) 等占空比时钟的分频时钟切换方法及分频器
CN1152822A (zh) 用于非整数倍频系统的时钟同步方法
CN101841332B (zh) 一种数字锁相环
CN101217277A (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
CN110212915A (zh) 一种均匀分相输出的耦合式倍频延迟锁相环电路
CN103812497B (zh) 驱动器及低抖动串行信号的输出方法
CN102394640A (zh) 延时锁定环电路及快速锁定算法
CN101944906A (zh) 基于相位旋转器的分频器
CN100563104C (zh) 门控时钟电路及相关方法
CN1921315A (zh) 时脉信号调整方法与装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication