CN101087141B - 脉冲合成方式的占空比可调n次分频电路 - Google Patents

脉冲合成方式的占空比可调n次分频电路 Download PDF

Info

Publication number
CN101087141B
CN101087141B CN200710035334A CN200710035334A CN101087141B CN 101087141 B CN101087141 B CN 101087141B CN 200710035334 A CN200710035334 A CN 200710035334A CN 200710035334 A CN200710035334 A CN 200710035334A CN 101087141 B CN101087141 B CN 101087141B
Authority
CN
China
Prior art keywords
clock
pulse
signal
shift register
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710035334A
Other languages
English (en)
Other versions
CN101087141A (zh
Inventor
陈吉华
欧阳干
李少青
张民选
赵振宇
陈怒兴
马剑武
徐炜遐
吴宏
何小威
刘征
王建军
邹金安
雷建武
郑东裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN200710035334A priority Critical patent/CN101087141B/zh
Publication of CN101087141A publication Critical patent/CN101087141A/zh
Application granted granted Critical
Publication of CN101087141B publication Critical patent/CN101087141B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种脉冲合成方式的占空比可调N次分频电路，它包括：脉冲时钟产生单元由N个动态型锁存器构造的移位寄存器级联而成，其中N为输入时钟的分频比，奇数级移位寄存器与偶数级移位寄存器的控制时钟反接，最后一级移位寄存器的输出通过一个反相器后反馈回第一级移位寄存器的输入端；控制时钟合成单元由或非门和三个驱动反相器组成；分频时钟合成单元由两个移位锁存器和输出信号调节单元组成，两个移位锁存器在反接的时钟控制下构成一个动态型触发器，并将输出通过一个反相器后反馈回输入。本发明是一种结构简单、采用脉冲合成方式、占空比可调且任意次分频的脉冲合成方式的占空比可调N次分频电路。

Description

脉冲合成方式的占空比可调N次分频电路
技术领域
本发明主要涉及到具有CMOS晶体管的分频电路领域，特指一种脉冲合成方式的占空比可调N次分频电路。
背景技术
在高速串行总线中，并串/串并转换电路作为重要的组成部分，将低速并行数据转换为高速串行数据流输出，或者接收高速串行数据流并转换位低速并行数据。在并/串或者串/并的转换过程中，同样存在着时钟频率的转换，明显可见N位并行数据传输的时钟与串行数据传输的时钟比值为K＝1/N。
传统的分频电路多采用计数器或者移位反馈寄存器链两种方法。计数器方式原理简单，即通过计数方式对输入时钟沿进行计数，计数器计满复位后即可得到对应的分频时钟。此种结构通用性强，缺点是电路中需要对双沿进行采样计数，整个电路的性能决定于计数器的最高工作频率，且电路逻辑较复杂。附图4所示，移位反馈寄存器链方式采用边沿触发器链的输出反馈方式，通过将相位不同的移位时钟进行反馈，即可得到分频时钟。此方法逻辑结构简单，通用性较低。但以上所述两种方法均不易实现奇数次或者任意次，以及占空比可调的分频电路。
发明内容
本发明要解决的问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、采用脉冲合成方式、占空比可调且任意次分频的脉冲合成方式的占空比可调N次分频电路。
为解决上述技术问题，本发明提出的解决方案为：一种脉冲合成方式的占空比可调N次分频电路，其特征在于它包括：
脉冲时钟产生单元由N个动态型锁存器构造的移位寄存器级联而成，其中N为输入时钟的分频比，奇数级移位寄存器与偶数级移位寄存器的控制时钟反接，最后一级移位寄存器的输出通过一个反相器后反馈回第一级移位寄存器的输入端，脉冲时钟产生单元在高速输入时钟信号CLOCK的控制下产生多路相位移位为1/2个周期的多相时钟信号，并利用该多相时钟信号间的相位差，通过异或门电路产生两路每N个CLOCK周期的单脉冲信号；
控制时钟合成单元由或非门和三个驱动反相器组成，脉冲时钟产生单元产生的两路脉冲信号PUL1和PUL2通过控制时钟合成单元后，将合成为两路每N个CLOCK周期的互补双脉冲信号，三个驱动反相器用来将经或非门合成的时钟信号分为正反两路信号PUL_C及PUL_CN；
分频时钟合成单元由两个移位寄存器和输出信号调节单元组成，两个移位寄存器在反接的时钟控制下构成一个动态型触发器，并将输出通过一个反相器后反馈回输入，在控制时钟合成单元产生的PUL_C及PUL_CN信号的控制下，动态触发器在每一个信号脉冲作用下反馈反转，即每两个信号脉冲产生一个N次分频时钟。
所述移位锁存器由传输门和反相器级联而成，在时钟CLK及CLKN的控制下，该动态寄存器只在时钟CLK的高电平阶段导通，此时输入可直接输出至反相器；当时钟CLK为低电平时，传输门关断，此时输出在反相器输出端寄存。
与现有技术相比，本发明的优点就在于：
1、本发明的脉冲合成方式的占空比可调N次分频电路可以产生不同分频比的分频信号，满足高速Serdes电路和其他时钟产生电路中多个模块的时钟信号产生；
2、本发明的脉冲合成方式的占空比可调N次分频电路克服了传统方式的分频工作频率低和占空比不可调的难题，最高工作频率达2.0GHz；
3、在本发明中采用了改进型动态电路结构，使得电路工作的稳定性很好，抗PVT变化能力强，可应用于各种环境比较恶劣的场合。
附图说明
图1是本发明具体实施例的框架结构示意图；
图2是本发明具体实施例的电路原理示意图；
图3是本发明具体实施例中动态移位锁存器的电路原理示意图。
图4是现有技术中移位反馈寄存器链构成分频电路的框架结构示意图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明。
本发明采用动态边沿触发寄存器，利用时钟信号的相位差产生每N个输入时钟信号周期产生两次正沿/负沿跳变的双脉冲信号，并利用该双脉冲信号得到N次分频输出。如图1和图2所示，本发明的脉冲合成方式的占空比可调N次分频电路，它包括：脉冲时钟产生单元由N个动态型触发器构造的移位锁存器级联而成，其中N为输入时钟的分频比(本实施例中为10级)，奇数级移位寄存器与偶数级移位寄存器的控制时钟反接，最后一级移位寄存器的输出通过一个反相器后反馈回第一级移位寄存器的输入端，脉冲时钟产生单元在高速输入时钟信号CLOCK的控制下产生多路相位移位为1/2个周期的多相时钟信号，并利用该多相时钟信号间的相位差，通过异或门电路产生两路每N个CLOCK周期的单脉冲信号；控制时钟合成单元由或非门和三个驱动反相器组成，脉冲时钟产生单元产生的两路脉冲信号PUL1和PUL2通过控制时钟合成单元后，将合成为两路每N个CLOCK周期的互补双脉冲信号，三个驱动反相器用来将合成的时钟信号分为正反两路PUL_C及PUL_CN，并增强输出驱动能力，此处应当注意正反信号的延迟匹配问题。；分频时钟合成单元由两个移位锁存器和输出信号调节单元组成，两个移位锁存器在反接的时钟控制下构成一个动态型触发器，并将输出通过一个反相器后反馈回输入，在控制时钟合成单元产生的PUL_C及PUL_CN信号的控制下，动态触发器在每一个信号脉冲作用下反馈反转，即每两个信号脉冲产生一个N次分频时钟。其中，本实施例中，移位锁存器由传输门和反相器级联而成，在时钟CLK及CLKN的控制下，该动态寄存器只在时钟CLK的-高电平阶段导通，此时输入可直接输出至反相器；当时钟CLK为低电平时，传输门关断，此时输出在反相器输出端寄存。
工作原理：在本实施例中，如图2所示，在输入时钟信号CLOCK的控制下，级联的移位寄存器产生多路移位相位1/2个周期的多相时钟信号组(C1、C2和C3、C4)，利用该多相时钟信号组间的相位差，通过异或门及反相器逻辑运算后产生两路周期频率CLOCK/N的单脉冲信号(PUL1和PUL2)。两路脉冲信号PUL1和PUL2通过控制时钟合成单元后，在由或非门和反相器组成的的控制时钟单元作用下，将合成为两路每N个CLOCK周期的互补双脉冲信号(PUL_C和PUL_CN)。5分频时钟合成单元由动态型触发器构造的移位锁存器链和输出信号波形调节电路组成。由两级传输门和反相器构成的触发器，在互补双脉冲信号PUL_C和PUL_CN的控制下产生5分频信号，并通过由多级反相器组成的输出驱动buffer调节电路调整分频后信号输出。

Claims (2)

1.一种脉冲合成方式的占空比可调N次分频电路，其特征在于它包括：
脉冲时钟产生单元由N个动态型锁存器构造的移位寄存器级联而成，其中N为输入时钟的分频比，奇数级移位寄存器与偶数级移位寄存器的控制时钟反接，最后一级移位寄存器的输出通过一个反相器后反馈回第一级移位寄存器的输入端，脉冲时钟产生单元在高速输入时钟信号CLOCK的控制下产生多路相位移位为1/2个周期的多相时钟信号，并利用该多相时钟信号间的相位差，通过异或门电路产生两路每N个CLOCK周期的单脉冲信号；
控制时钟合成单元由或非门和三个驱动反相器组成，脉冲时钟产生单元产生的两路脉冲信号PUL1和PUL2通过控制时钟合成单元后，将合成为两路每N个CLOCK周期的互补双脉冲信号，三个驱动反相器用来将经或非门合成的时钟信号分为正反两路信号PUL_C及PUL_CN；
分频时钟合成单元由两个移位寄存器和输出信号调节单元组成，两个移位锁存器在反接的时钟控制下构成一个动态型触发器，并将输出通过一个反相器后反馈回输入，在控制时钟合成单元产生的PUL_C及PUL_CN信号的控制下，动态触发器在每一个信号脉冲作用下反馈反转，即每两个信号脉冲产生一个N次分频时钟。
2.根据权利要求1所述的一种脉冲合成方式的占空比可调N次分频电路，其特征在于：所述移位锁存器由传输门和反相器级联而成，在时钟CLK及CLKN的控制下，该动态寄存器只在时钟CLK的高电平阶段导通，此时输入可直接输出至反相器；当时钟CLK为低电平时，传输门关断，此时输出在反相器输出端寄存。
CN200710035334A 2007-07-10 2007-07-10 脉冲合成方式的占空比可调n次分频电路 Expired - Fee Related CN101087141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710035334A CN101087141B (zh) 2007-07-10 2007-07-10 脉冲合成方式的占空比可调n次分频电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710035334A CN101087141B (zh) 2007-07-10 2007-07-10 脉冲合成方式的占空比可调n次分频电路

Publications (2)

Publication Number Publication Date
CN101087141A CN101087141A (zh) 2007-12-12
CN101087141B true CN101087141B (zh) 2010-05-19

Family

ID=38937946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710035334A Expired - Fee Related CN101087141B (zh) 2007-07-10 2007-07-10 脉冲合成方式的占空比可调n次分频电路

Country Status (1)

Country Link
CN (1) CN101087141B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109120257A (zh) * 2018-08-03 2019-01-01 中国电子科技集团公司第二十四研究所 一种低抖动分频时钟电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546206B (zh) * 2008-03-26 2012-02-08 刘伯安 一种频率动态可变的数字电路时钟源的实现方法和装置
CN101841324A (zh) * 2010-06-02 2010-09-22 四川和芯微电子股份有限公司 具有自动复位功能的移位分频器
CN103532545B (zh) * 2013-10-29 2016-06-01 四川和芯微电子股份有限公司 移位分频器
CN104113308A (zh) * 2014-07-16 2014-10-22 云南电力试验研究院（集团）有限公司电力研究院 一种应用于脉冲合成的多路脉冲累加分频器
CN108347245B (zh) * 2018-03-08 2021-06-11 上海贝岭股份有限公司 时钟分频器
CN108766485A (zh) * 2018-05-31 2018-11-06 夏月石 一种半导体存储器的存储单元电路及设计方法
CN111446962B (zh) 2020-04-03 2023-12-12 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359635A (en) * 1993-04-19 1994-10-25 Codex, Corp. Programmable frequency divider in a phase lock loop
CN1228886A (zh) * 1996-06-20 1999-09-15 艾利森电话股份有限公司 串并行和并串行转换器
CN1540869A (zh) * 2003-10-31 2004-10-27 清华大学 集成射频锁相环型频率合成器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359635A (en) * 1993-04-19 1994-10-25 Codex, Corp. Programmable frequency divider in a phase lock loop
CN1228886A (zh) * 1996-06-20 1999-09-15 艾利森电话股份有限公司 串并行和并串行转换器
CN1540869A (zh) * 2003-10-31 2004-10-27 清华大学 集成射频锁相环型频率合成器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109120257A (zh) * 2018-08-03 2019-01-01 中国电子科技集团公司第二十四研究所 一种低抖动分频时钟电路
CN109120257B (zh) * 2018-08-03 2020-06-12 中国电子科技集团公司第二十四研究所 一种低抖动分频时钟电路

Also Published As

Publication number Publication date
CN101087141A (zh) 2007-12-12

Similar Documents

Publication Publication Date Title
CN101087141B (zh) 脉冲合成方式的占空比可调n次分频电路
CN103220000B (zh) 串化器及数据串化方法
CN100533975C (zh) 采用半速时钟的全速率伪随机序列生成器
CN102077505B (zh) 时钟转换电路以及使用其的试验装置
CN101399540A (zh) 一种50%占空比的高速宽范围多模可编程分频器
CN103546151B (zh) 一种高速延迟锁相环
CN102497201A (zh) 一种高速低功耗的真单相时钟2/3双模预分频器
CN102751984B (zh) 一种高速时钟数据恢复系统实现方法及使用该方法的结构
CN103297037A (zh) 一种基于模块化的多模分频器
WO2024021360A1 (zh) 计数器
CN101446843A (zh) 一种高频时钟发生器、时钟频率转换方法以及一种芯片
CN101841332B (zh) 一种数字锁相环
US10530375B1 (en) High speed frequency divider
CN202713274U (zh) 一种高速时钟数据恢复系统的结构
US10141949B1 (en) Modular serializer and deserializer
CN102055466A (zh) 多相位信号产生装置
CN101084625B (zh) 具有数字到频率转换器和/或脉冲频率调制器的微控制器
CN202444477U (zh) 一种高速低功耗的真单相时钟2/3双模预分频器
US8466816B2 (en) Method and apparatus for serializing bits
CN203180865U (zh) 脉冲宽度可调的延时发生电路
CN110059041B (zh) 传输系统
KR102580172B1 (ko) 정밀한 듀티 사이클 제어를 구현하는 더블 데이터 레이트 회로 및 데이터 생성 방법
CN107306139B (zh) 解串行化电路及其操作方法
CN101039116A (zh) 高速双模16/17预分频器
CN2924932Y (zh) 一种分频器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20130710