CN2924932Y

CN2924932Y - 一种分频器电路

Info

Publication number: CN2924932Y
Application number: CN 200620105503
Authority: CN
Inventors: 李宏; 汪虹
Original assignee: Ningbo University
Current assignee: Ningbo University
Priority date: 2006-07-10
Filing date: 2006-07-10
Publication date: 2007-07-18
Anticipated expiration: 2016-07-10

Abstract

本实用新型公开了一种分频器电路，包括异或门、模N可配置计数器和T触发器和时钟反相控制电路，时钟反相控制电路中包括有第一与门、第二与门，非门、或门、第一触发器和第二触发器装置，时钟反相控制电路中设置有半整数分频控制端装置和电平控制装置，这种分频器电路采用脉冲周期剔除法，主要是对半周期进行计数，以模N可配置计数器为核心，配合时钟反相控制电路，可方便地实现占空比50％的整数分频和占空比近50％的半整数分频。

Description

一种分频器电路

技术领域

本实用新型涉及一种频率转换电路，尤其是涉及一种分频器电路。

背景技术

分频器是指一种能够把输入的高频率信号经过处理输出低频率的信号装置。根据设计的不同需要，经常会遇到偶数分频，奇数分频，半整数分频等，并且还要求50％占空比。50％占空比是指在一串理想的时序脉冲(如方波)中，正脉冲的持续时间与脉冲总周期的比值，占空比越大，电路开通时间就越长，整机性能就越高。50％占空比的半整数分频在雷达脉冲信号中有广泛的应用。在CN021399939.5号专利中公布了一种分频器电路，可以实现不存在误差的任意分频，虽然此分频器电路较以前的整数分频电路有显著进步，但是这种分频器无法满足50％占空比要求，因此不能在某些领域得到很好的应用。

发明内容

本实用新型所要解决的技术问题是提供一种可实现占空比为50％的整数分频和占空比近50％的半整数分频的分频器电路。

本实用新型解决上述技术问题所采用的技术方案为：一种分频器电路，包括模N可配置计数器、T触发器和异或门，所述的异或门、所述的模N可配置计数器和所述的T触发器之间设置有时钟反相控制电路，所述的时钟反相控制电路的输入端设置在所述的模N可配置计数器和所述的T触发器之间，所述的时钟反相控制电路的输出端Q与所述的异或门的输入端连接，所述的时钟反相控制电路中设置有电平控制装置。

所述的时钟反相控制电路中包括有第一与门、第二与门，非门、或门、第一触发器和第二触发器装置，所述的第一与门的输出端与所述的非门的输入端连接，所述的第一与门的输出端同时与所述的或门的其中一个输入端连接，所述的非门输出端和所述的T触发器的输出端分别与第二与门的两个输入端连接，所述的第二与门输出端与所述的第二触发器的T输入端连接，所述的第二触发器的R控制端与所述的异或门的输出端连接，所述的第二触发器的Q输出端与所述的或门的另一输入端连接，所述的或门输出端与所述的第一触发器的T输入端连接，所述的第一触发器的Q输出端与所述的异或门的一个输入端连接，所述的第一与门的一个输入端与所述的模N可配置计数器的输出端连接，所述的第一与门的另一个输入端与所述的电平控制装置连接。

所述的时钟反相控制电路中设置有半整数分频控制端装置。

与现有技术相比，本实用新型的优点在于：提出了一种新的可控分频器电路，它采用脉冲周期剔除法，主要是对半周期进行计数，以模N可配置计数器为核心，配合时钟反相控制电路，可方便地实现占空比50％的整数分频和占空比近50％的半整数分频。

附图说明

图1为分频器电路总体框架图；

图2为时钟反相控制电路逻辑图；

图3为5分频的波形示意图；

图4为4.5分频的波形示意图。

具体实施方式

以下结合附图实施例对本实用新型作进一步详细描述。

一种分频器电路，包括异或门1、模N可配置计数器2和T触发器3和时钟反相控制电路4，时钟反相控制电路4中包括有第一与门5、第二与门6，非门7、或门8、第一触发器9和第二触发器10装置，第一与门5的输出端与非门7的输入端连接，第一与门5的输出端同时与或门8的一个输入端连接，非门7输出端、T触发器3的输出端和半整数分频控制端装置11分别与第二与门6的三个输入端连接，第二与门6输出端与第二触发器10的T输入端连接，第二触发器10的R控制端与异或门1的输出端连接，第二触发器10的Q输出端与或门8的另一输入端连接，或门8输出端与第一触发器9的T输入端连接，第一触发器9的Q输出端与异或门1的一个输入端连接，第一与门5的其中一个输入端与模N可配置计数器2的输出端连接，第一与门5的另一个输入端与电平控制装置12连接。

在具体实施时，对于2N(N＝2、3、4…)分频，可以方便地用模N可配置计数器2和一个T触发器3来实现50％占空比的分频输出。

对于2N-1的奇数分频，为了获得50％占空比的输出信号，可以采用触发前移半个周期的方式来剔除半个脉冲周期。在计数到第N个脉冲时，只计数半个脉冲宽度，即把触发时刻前移半个周期，这样就可以得到半周期为N-0.5时钟分频信号了，图3给出了五分频(N＝3)的波形示意图。上面提到的计数触发时刻前移半个周期可以通过时钟反相控制电路4中的电平控制装置12来实现，分析其逻辑关系即可得出，异或门1的输出信号CP′为电平控制装置12的输出信号CP与时钟反相控制电路4的输出信号Q的异或，即

{CP}^{'} = CP \overset{&OverBar;}{Q} + \overset{&OverBar;}{CP} Q

，当Q＝1时，

{CP}^{'} = \overset{&OverBar;}{CP},

即时钟信号反相。时钟反相控制电路4的输出信号Q可以由以下状态方程式给出：

Q^{n + 1} = (Odd C_{N} {\overset{&OverBar;}{Q}}^{n} + \overset{&OverBar;}{Odd C_{N}} Q^{n}) C P^{'} .

对于实现半整数分频，可以在上述2N-1的奇数分频的基础上把2N-1输出信号的2个边沿均向前移动半个周期，这时只要在上述整数分频的电路基础上增加半整数分频控制端装置11(Half＝0、1)，就可以实现半整数分频的目的。如图4给出了4.5分频(N＝3)的波形示意图，这时输出信号的周期变为：

T_out＝(2N-1)T_in-0.5T_in＝(2N-1-0.5)T_in，即2N-1-0.5分频，此时占空比V＝(K-0.5)/2K，其中K＝2N-1-0.5，即V＝(N-1)/(2N-1-0.5)。

综上所述，利用脉冲周期剔除法可实现50％占空比的奇数分频和V＝(N-1)/(2N-1-0.5)占空比的半整数分频。由方程式V＝(N-1)/(2N-1-0.5)，[N＝2、3、4…]可知，V≈50％。

Claims

1.一种分频器电路，包括异或门、模N可配置计数器和T触发器，其特征在于所述的异或门、所述的模N可配置计数器和所述的T触发器之间设置有时钟反相控制电路，所述的时钟反相控制电路的输入端设置在所述的模N可配置计数器和所述的T触发器之间，所述的时钟反相控制电路的输出端Q与所述的异或门的输入端连接，所述的时钟反相控制电路中设置有电平控制装置。

2.如权利要求1所述的分频器电路，其特征在于所述的时钟反相控制电路中包括有第一与门、第二与门，非门、或门、第一触发器和第二触发器装置，所述的第一与门的输出端与所述的非门的输入端连接，所述的第一与门的输出端同时与所述的或门的一个输入端连接，所述的非门输出端和所述的T触发器的输出端分别与所述的第二与门的两个输入端连接，所述的第二与门输出端与所述的第二触发器的T输入端连接，所述的第二触发器的R控制端与所述的异或门的输出端连接，所述的第二触发器的Q输出端与所述的或门的另一输入端连接，所述的或门输出端与所述的第一触发器的T输入端连接，所述的第一触发器的Q输出端与所述的异或门的一个输入端连接，所述的第一与门的一个输入端与所述的模N可配置计数器的输出端连接，所述的第一与门的另一个输入端与所述的电平控制装置连接。

3.如权利要求2所述的分频器电路，其特征在于所述的时钟反相控制电路中设置有半整数分频控制端装置。