CN103297037A - 一种基于模块化的多模分频器 - Google Patents
一种基于模块化的多模分频器 Download PDFInfo
- Publication number
- CN103297037A CN103297037A CN2013102532836A CN201310253283A CN103297037A CN 103297037 A CN103297037 A CN 103297037A CN 2013102532836 A CN2013102532836 A CN 2013102532836A CN 201310253283 A CN201310253283 A CN 201310253283A CN 103297037 A CN103297037 A CN 103297037A
- Authority
- CN
- China
- Prior art keywords
- frequency
- except
- input
- frequency division
- modulus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010276 construction Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000005457 optimization Methods 0.000 abstract description 3
- 230000003993 interaction Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种基于模块化的多模分频器,该多模分频器包括多级分频结构、扩展分频范围的电路模块和输入数字控制位模块,该多级分频结构由多个逻辑结构相同的除2/除3分频单元构成,其中所述多级分频结构与所述扩展分频范围的电路模块串联连接,并通过与输入数字控制位模块产生的逻辑高低电平相互作用,实现宽分频范围。本发明提供的基于模块化的多模分频器由逻辑结构相同的除2/除3分频单元级联而成,其结构简单,具有模块化特点,而且频率随着每级单元降低,有利于功耗的优化。
Description
技术领域
本发明涉及分频器技术领域,尤其涉及一种基于模块分频范围扩展的多模分频器。
背景技术
现有的多模分频器通常分为两种类型:基于双模预分频技术的分频器和基于除2/除3分频单元级联技术的分频器。
基于双模预分频技术的分频器一般由M/M+1双模预分频器(M为2的n次方项,且n为正整数)、可编程计数器P和吞脉冲计数器S构成,其中两个计数器中需P>S,通过P和S值的大小来实现多模分频比的功能。该分频器先对(M+1)S个脉冲进行技术,再完成(P-S)M个输入脉冲的计数工作,最终得到MP+S的分频数。这种类型分频器结构简单,容易实现,分频范围广;但是两个计数器通常需要较多个逻辑门单元实现,在芯片中占用的面积较大,功耗也较大,且分频器在转换分频比时容易产生毛刺,影响锁相环路的性能。
基于除2/除3分频单元级联技术的分频器由若干个逻辑结构相同的除2/除3分频单元串联而成,如图1所示。在一个分频周期内,每一个除2/除3分频单元最多能进行一次模3分频,在分频周期的其余时间内进行模2分频,因此实现2n~2n+1-1连续分频比范围,其中n为除2/除3分频单元的级数。
基于除2/除3分频单元级联技术的分频器具有模块化的特点,而且频率随着每级单元降低,有利于功耗的优化,且分频比的调节方式非常简单,只需要将所要实现的分频比转换成二进制形式,然后将该二进制串加到分频器相应的数字控制位输入端即可实现所需的分频比;但是其分频范围非常有限,实现的最大分频比大概是最小分频比的两倍左右,不适合应用于宽频带锁相环中。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的是在现有基于除2/除3分频单元级联技术的分频器的基础上提供一种基于模块分频范围扩展的多模分频器,以实现宽分频比范围。
(二)技术方案
为达到上述目的,本发明提供了一种基于模块化的多模分频器,该多模分频器包括多级分频结构302、扩展分频范围的电路模块304和输入数字控制位模块306,该多级分频结构302由多个逻辑结构相同的除2/除3分频单元构成,其中所述多级分频结构302与所述扩展分频范围的电路模块304串联连接,并通过与输入数字控制位模块306产生的逻辑高低电平相互作用,实现宽分频范围。
上述方案中,所述多级分频结构302,用于产生连续的整数分频比,覆盖有限的分频范围;该多级分频结构302中的多个除2/除3分频单元之间串联连接,每一级除2/除3分频单元的输入时钟来自前一级除2/除3分频单元分频后的输出时钟,并将其输出的控制信号反馈到前一级的控制信号输入端。
上述方案中,对于每一级除2/除3分频单元,其包括第一D触发器314、第二D触发器316、第一与门318、第二与门320和与非门322,其中:第一D触发器314的Q端与第二与门320的输入端连接,同时作为除2/除3分频单元分频后的输出信号端,其端与第一与门318输入端连接,数据输入端D接收来自第一与门318的输出信号;第二D触发器316的Q端与所述的与非门322输入端连接,同时作为除2/除3分频单元的控制信号输出端,其数据输入端D接收来自第二与门320的输出信号;第二与门320的另一输入端由输入控制信号提供;与非门322的另一输入端由输入数字位控制,且其输出端与第一与门318的另外一输入端相连接。
上述方案中,所述第一D触发器314和所述第二D触发器316的输入时钟信号作为除2/除3分频单元被分频信号,由外界信号同时输入,为同步触发器方式。
上述方案中,所述第一D触发器314和所述第二D触发器316采用高速的结构形式,由3级三态驱动器组成,其中每一级都采用两个互为反信号的时钟信号共同控制三态驱动器的导通状态,第一级是由两个钟控三态驱动器和一个反相器组成,为主级部分,第二、三级为从级部分。
上述方案中,当CLK_P为高电平,CLK_N为低电平时,第一个三态驱动器导通,此时反相器开始采样D的数据,第二级和第三级处于高阻模式,即保持状态,由寄生电容保持电路的状态;当CLK_P为低电平,CLK_N为高电平时,第一级在前一阶段采样的数据开始向输出传递,此时从级部分相当于两个反相器,第一级处于保持状态。
上述方案中,所述扩展分频范围的电路模块304,用于配合输入数字控制位模块306输出的数字控制位来扩展分频范围。
上述方案中,该扩展分频范围的电路模块304由多个逻辑门单元和多个除2/除3分频单元构成,逻辑门单元包括或门和非门,通过数字控制位的状态和逻辑门单元的作用,在扩展分频范围的电路模块304中选择除2/除3分频单元的级数,并与所述多级分频结构302相串联。
上述方案中,所述输入数字控制位模块306,用于将产生的逻辑高低电平作用于每级除2/除3分频单元的数字位控制端及逻辑门输入端,实现模2或模3的分频功能。
上述方案中,该多模分频器对分频比的调节方式是,将所要实现的分频比转换成二进制形式,然后将该二进制串加到分频器相应的数字控制位输入端即可实现所需的分频比。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、依照本发明实施例提供的基于模块分频范围扩展的多模分频器,是在6级除2/除3分频单元的基础上加入了适当的逻辑门单元,从而达到了扩展分频范围的目的。若分频器只由6级除2/除3分频单元级联,分频范围为64~127,利用本发明的方法实现的分频范围为16~127,明显扩展了分频范围。所加入的逻辑门电路结构简单,且使用个数少,占用的芯片面积小;另外,不需要改变整体电路结构,只需在扩展分频范围的电路模块中增减除2/除3分频单元和逻辑门单元的个数,就可以满足不同的分频范围要求,其灵活性很高;而且,分频比的调节方式非常简单,只需要将所要实现的分频比转换成二进制形式,然后将该二进制串加到分频器相应的数字控制位输入端即可实现所需的分频比。
2、依照本发明实施例提供的基于模块分频范围扩展的多模分频器,除上述所说的具有分频能力强,灵活性高,分频比的调节方式简单等优点之外,它还具有模块化的特点,这是因为它采用逻辑结构相同的除2/除3分频单元级联结构,逻辑结构比较简单,易于控制和调整,而且工作频率随着每级除2/除3分频单元逐渐降低,有利于对功耗进行优化。
附图说明
图1是传统的基于除2/除3分频单元级联技术的分频器的结构示意图;
图2是本发明提供的基于模块化的多模分频器的结构示意图;
图3是依照本发明实施例的基于模块化的多模分频器的结构示意图;
图4是图3中除2/除3分频结构示意图;
图5是图4中主从结构D触发器结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
图2示出了本发明提供的基于模块化的多模分频器的结构示意图,该多模分频器包括多级分频结构302、扩展分频范围的电路模块304和输入数字控制位模块306,该多级分频结构302由多个逻辑结构相同的除2/除3分频单元构成,其中所述多级分频结构302与所述扩展分频范围的电路模块304串联连接,并通过与输入数字控制位模块306产生的逻辑高低电平相互作用,实现宽分频范围。
多级分频结构302用于产生连续的整数分频比,覆盖有限的分频范围;该多级分频结构302中的多个除2/除3分频单元之间串联连接,每一级除2/除3分频单元的输入时钟来自前一级除2/除3分频单元分频后的输出时钟,并将其输出的控制信号反馈到前一级的控制信号输入端。对于每一级除2/除3分频单元,其包括第一D触发器314、第二D触发器316、第一与门318、第二与门320和与非门322,其中:第一D触发器314的Q端与第二与门320的输入端连接,同时作为除2/除3分频单元分频后的输出信号端,其端与第一与门318输入端连接,数据输入端D接收来自第一与门318的输出信号;第二D触发器316的Q端与所述的与非门322输入端连接,同时作为除2/除3分频单元的控制信号输出端,其数据输入端D接收来自第二与门320的输出信号;第二与门320的另一输入端由输入控制信号提供;与非门322的另一输入端由输入数字位控制,且其输出端与第一与门318的另外一输入端相连接。
所述第一D触发器314和所述第二D触发器316的输入时钟信号作为除2/除3分频单元被分频信号,由外界信号同时输入,为同步触发器方式。所述第一D触发器314和所述第二D触发器316采用高速的结构形式,由3级三态驱动器组成,其中每一级都采用两个互为反信号的时钟信号共同控制三态驱动器的导通状态,第一级是由两个钟控三态驱动器和一个反相器组成,为主级部分,第二、三级为从级部分。当CLK_P为高电平,CLK_N为低电平时,第一个三态驱动器导通,此时反相器开始采样D的数据,第二级和第三级处于高阻模式,即保持状态,由寄生电容保持电路的状态;当CLK_P为低电平,CLK_N为高电平时,第一级在前一阶段采样的数据开始向输出传递,此时从级部分相当于两个反相器,第一级处于保持状态。
所述扩展分频范围的电路模块304,用于配合输入数字控制位模块306输出的数字控制位来扩展分频范围。该扩展分频范围的电路模块304由多个逻辑门单元和多个除2/除3分频单元构成,逻辑门单元包括或门和非门,通过数字控制位的状态和逻辑门单元的作用,在扩展分频范围的电路模块304中选择除2/除3分频单元的级数,并与所述多级分频结构302相串联。
所述输入数字控制位模块306,用于将产生的逻辑高低电平作用于每级除2/除3分频单元的数字位控制端及逻辑门输入端,实现模2或模3的分频功能。
本发明提供的基于模块化的多模分频器,根据分频范围指标要求,只需在电路模块304中选取适当数量的逻辑门单元和除2/除3分频单元,就可以满足宽分频范围的要求,此方法简单且可以灵活运用到不同分频范围的要求中。
另外,本发明提供的基于模块化的多模分频器,分频比的调节方式非常简单,只需要将所要实现的分频比转换成二进制形式,然后将该二进制串加到分频器相应的数字控制位输入端即可实现所需的分频比。本发明提供的基于模块化的多模分频器,结构简单,具有模块化特点,而且频率随着每级单元降低,有利于功耗的优化。
图3示出了依照本发明实施例的基于模块化的多模分频器的结构图,它由逻辑结构相同的第1级至第6级除2/除3分频单元308、第一至第三或门310和第一至第二非门构成312。
对于每一级除2/除3分频单元,它可以用多种方式实现,例如,采用图4所示的结构实现,其包括第一D触发器314、第二D触发器316、第一与门318、第二与门320、与非门322。
第一D触发器314的Q端与第二与门320的输入端连接,同时作为除2/除3分频单元分频后的输出信号端,其端与第一与门318输入端连接,数据输入端D接收来自第一与门318的输出信号;第二D触发器316的Q端与所述的与非门322输入端连接,同时作为除2/除3分频单元的控制信号输出端,其数据输入端D接收来自第二与门320的输出信号;第二与门320的另一输入端由输入控制信号提供;所述与非门322的另一输入端由输入数字位控制,且其输出端与第一与门318的另外一输入端相连接;第一D触发器314和第二D触发器316的输入时钟信号作为除2/除3分频单元被分频信号,由外界信号同时输入,为同步触发器方式。
在图4所示的结构中,D触发器是主要的单元,它也可以用多种方式实现。如果多模分频器需要满足高速要求,D触发器需采用高速的结构形式。例如图5所示的主从结构D触发器为其中高速结构的一种,它由3级三态驱动器组成,其中每一级都采用两个时钟信号(互为反信号)共同控制三态驱动器的导通状态。第一级是由两个钟控三态驱动器和一个反相器组成,为主级部分,第二,三级为从级部分。当CLK_P为高电平(这时CLK_N为低电平)时,第一个三态驱动器导通,此时反相器开始采样D的数据,第二级和第三级处于高阻模式,即保持状态,由寄生电容保持电路的状态;当CLK_P为低电平时,第一级在前一阶段采样的数据开始向输出传递,此时从级部分相当于两个反相器,第一级处于保持状态。
对于这样的除2/除3分频单元通过6级级联再加上扩展分频范围的逻辑门电路就组成了如图3所示的多模分频器。该扩展分频范围电路模块包括第5级除2/除3分频单元、第6级除2/除3分频单元、第一或门、第二或门、第三或门、第一非门、第二非门。第一或门的两输入端分别由最高两位数字位(P6和P5)控制,其输出端与第二非门输入端连接;第一非门输入端由最高数字位(P6)控制,其输出与第二或门输入端连接;第二或门的另一输入端与第6级除2/除3分频单元的输出控制信号端连接,其输出信号反馈至第5级除2/除3分频单元的输入控制信号端;第三或门的输入端与第二非门的输出端连接,另一输入端与第5级除2/除3分频单元的输出控制信号端连接,其输出信号反馈至第4级除2/除3分频单元的输入控制信号端;第5级除2/除3分频单元的输入时钟接收来自第4级除2/除3分频单元分频后的输出信号,并将其本身分频后的输出信号传递给第6级除2/除3分频单元的输入时钟信号端;第6级除2/除3分频单元的输入控制信号端接“1”电平。此多模分频器通过7位数字控制位共同控制分频器的分频比,其实现的分频比有以下几种形式:
(1)当P6和P5都为逻辑低电平时,分频比为:
(2)当P6为逻辑低电平,P5为逻辑高电平时,分频比为:
(3)当P6为逻辑高电平时,分频比为:
每一数字控制位代表二进制位,最高位为P6,最低位为P0。将要实现的分频比转换成二进制形式,并将转换后的二进制串与数字控制位相对应,就能实现所需的分频比。例如要实现127的分频比,转换成二进制形式为1111111,则每一位数字控制位接高电平。若只需要进行16的分频比,二进制串为10000,前面两位为0,即0010000。当最高数字控制位为0时,第三或门的输出为1,即第4级除2/除3分频单元的输入控制信号端接高电平,无论第5、第6级除2/除3分频单元的工作在什么模式下,都不影响前面4级除2/除3分频单元级联的工作状态,即通过非门和或门的作用使后两级除2/除3分频单元屏蔽掉,实际上是由4级除2/除3分频单元级联完成16分频比。
为了满足不同的宽分频范围,可以选择适当数量的除2/除3分频单元和逻辑门单元,如图2所示。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于模块化的多模分频器,其特征在于,该多模分频器包括多级分频结构(302)、扩展分频范围的电路模块(304)和输入数字控制位模块(306),该多级分频结构(302)由多个逻辑结构相同的除2/除3分频单元构成,其中所述多级分频结构(302)与所述扩展分频范围的电路模块(304)串联连接,并通过与输入数字控制位模块(306)产生的逻辑高低电平相互作用,实现宽分频范围。
2.根据权利要求1所述的基于模块化的多模分频器,其特征在于,所述多级分频结构(302),用于产生连续的整数分频比,覆盖有限的分频范围;该多级分频结构(302)中的多个除2/除3分频单元之间串联连接,每一级除2/除3分频单元的输入时钟来自前一级除2/除3分频单元分频后的输出时钟,并将其输出的控制信号反馈到前一级的控制信号输入端。
3.根据权利要求2所述的基于模块化的多模分频器,其特征在于,对于每一级除2/除3分频单元,其包括第一D触发器(314)、第二D触发器(316)、第一与门(318)、第二与门(320)和与非门(322),其中:
第二D触发器(316)的Q端与所述的与非门(322)输入端连接,同时作为除2/除3分频单元的控制信号输出端,其数据输入端D接收来自第二与门(320)的输出信号;
第二与门(320)的另一输入端由输入控制信号提供;
与非门(322)的另一输入端由输入数字位控制,且其输出端与第一与门(318)的另外一输入端相连接。
4.根据权利要求3所述的基于模块化的多模分频器,其特征在于,所述第一D触发器(314)和所述第二D触发器(316)的输入时钟信号作为除2/除3分频单元被分频信号,由外界信号同时输入,为同步触发器方式。
5.根据权利要求3所述的基于模块化的多模分频器,其特征在于,所述第一D触发器(314)和所述第二D触发器(316)采用高速的结构形式,由3级三态驱动器组成,其中每一级都采用两个互为反信号的时钟信号共同控制三态驱动器的导通状态,第一级是由两个钟控三态驱动器和一个反相器组成,为主级部分,第二、三级为从级部分。
6.根据权利要求5所述的基于模块化的多模分频器,其特征在于,
当CLK_P为高电平,CLK_N为低电平时,第一个三态驱动器导通,此时反相器开始采样D的数据,第二级和第三级处于高阻模式,即保持状态,由寄生电容保持电路的状态;
当CLK_P为低电平,CLK_N为高电平时,第一级在前一阶段采样的数据开始向输出传递,此时从级部分相当于两个反相器,第一级处于保持状态。
7.根据权利要求1所述的基于模块化的多模分频器,其特征在于,所述扩展分频范围的电路模块(304),用于配合输入数字控制位模块(306)输出的数字控制位来扩展分频范围。
8.根据权利要求7所述的基于模块化的多模分频器,其特征在于,该扩展分频范围的电路模块(304)由多个逻辑门单元和多个除2/除3分频单元构成,逻辑门单元包括或门和非门,通过数字控制位的状态和逻辑门单元的作用,在扩展分频范围的电路模块(304)中选择除2/除3分频单元的级数,并与所述多级分频结构(302)相串联。
9.根据权利要求1所述的基于模块化的多模分频器,其特征在于,所述输入数字控制位模块(306),用于将产生的逻辑高低电平作用于每级除2/除3分频单元的数字位控制端及逻辑门输入端,实现模2或模3的分频功能。
10.根据权利要求1所述的基于模块化的多模分频器,其特征在于,该多模分频器对分频比的调节方式是,将所要实现的分频比转换成二进制形式,然后将该二进制串加到分频器相应的数字控制位输入端即可实现所需的分频比。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102532836A CN103297037A (zh) | 2013-06-24 | 2013-06-24 | 一种基于模块化的多模分频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102532836A CN103297037A (zh) | 2013-06-24 | 2013-06-24 | 一种基于模块化的多模分频器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103297037A true CN103297037A (zh) | 2013-09-11 |
Family
ID=49097444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013102532836A Pending CN103297037A (zh) | 2013-06-24 | 2013-06-24 | 一种基于模块化的多模分频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103297037A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105471427A (zh) * | 2014-09-04 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种多模分频器和电子装置 |
CN107925412A (zh) * | 2015-08-07 | 2018-04-17 | 高通股份有限公司 | 新型分数锁相环(pll)架构 |
CN109818609A (zh) * | 2018-12-20 | 2019-05-28 | 中国工程物理研究院电子工程研究所 | 一种基于GaAs HBT工艺的多模分频器 |
CN110504961A (zh) * | 2019-07-05 | 2019-11-26 | 加驰(厦门)微电子股份有限公司 | 一种多模预分频器及其分频方法 |
CN110784210A (zh) * | 2019-09-11 | 2020-02-11 | 芯创智(北京)微电子有限公司 | 一种分频比为11的电路 |
CN112332837A (zh) * | 2020-12-01 | 2021-02-05 | 珠海市一微半导体有限公司 | 一种应用于锁相环的n倍脉宽扩展电路及其锁相环 |
CN117176139A (zh) * | 2023-08-18 | 2023-12-05 | 上海奎芯集成电路设计有限公司 | 分频比为2的n次方加减1的分频器构建方法和分频器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6522711B2 (en) * | 2001-01-19 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Variable frequency divider circuit |
CN201018471Y (zh) * | 2007-01-29 | 2008-02-06 | 深圳源核微电子技术有限公司 | 锁相环路全频多模分频器 |
CN101355361A (zh) * | 2008-09-24 | 2009-01-28 | 东南大学 | 一种带占空比调整的高速宽范围多模可编程分频器 |
CN102739239A (zh) * | 2012-06-15 | 2012-10-17 | 江苏物联网研究发展中心 | 高速低功耗真单相时钟2d型2/3双模分频器 |
-
2013
- 2013-06-24 CN CN2013102532836A patent/CN103297037A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6522711B2 (en) * | 2001-01-19 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Variable frequency divider circuit |
CN201018471Y (zh) * | 2007-01-29 | 2008-02-06 | 深圳源核微电子技术有限公司 | 锁相环路全频多模分频器 |
CN101355361A (zh) * | 2008-09-24 | 2009-01-28 | 东南大学 | 一种带占空比调整的高速宽范围多模可编程分频器 |
CN102739239A (zh) * | 2012-06-15 | 2012-10-17 | 江苏物联网研究发展中心 | 高速低功耗真单相时钟2d型2/3双模分频器 |
Non-Patent Citations (1)
Title |
---|
肖津津: "基于SMIC40nm CMOS工艺的整数分频器", 《电子技术》, 30 March 2013 (2013-03-30) * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105471427A (zh) * | 2014-09-04 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种多模分频器和电子装置 |
CN105471427B (zh) * | 2014-09-04 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 一种多模分频器和电子装置 |
CN107925412A (zh) * | 2015-08-07 | 2018-04-17 | 高通股份有限公司 | 新型分数锁相环(pll)架构 |
CN109818609A (zh) * | 2018-12-20 | 2019-05-28 | 中国工程物理研究院电子工程研究所 | 一种基于GaAs HBT工艺的多模分频器 |
CN110504961A (zh) * | 2019-07-05 | 2019-11-26 | 加驰(厦门)微电子股份有限公司 | 一种多模预分频器及其分频方法 |
CN110504961B (zh) * | 2019-07-05 | 2023-09-22 | 厦门润积集成电路技术有限公司 | 一种多模预分频器及其分频方法 |
CN110784210A (zh) * | 2019-09-11 | 2020-02-11 | 芯创智(北京)微电子有限公司 | 一种分频比为11的电路 |
CN112332837A (zh) * | 2020-12-01 | 2021-02-05 | 珠海市一微半导体有限公司 | 一种应用于锁相环的n倍脉宽扩展电路及其锁相环 |
CN117176139A (zh) * | 2023-08-18 | 2023-12-05 | 上海奎芯集成电路设计有限公司 | 分频比为2的n次方加减1的分频器构建方法和分频器 |
CN117176139B (zh) * | 2023-08-18 | 2024-04-19 | 上海奎芯集成电路设计有限公司 | 分频比为2的n次方加减1的分频器构建方法和分频器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103297037A (zh) | 一种基于模块化的多模分频器 | |
EP1776764B1 (en) | Frequency divider | |
CN101399540B (zh) | 一种50%占空比的高速宽范围多模可编程分频器 | |
CN103117732B (zh) | 多路视频脉冲信号发生装置及方法 | |
CN103208994A (zh) | 一种两段式时间数字转换电路 | |
CN108736897B (zh) | 应用于高速接口物理层芯片的并串转换电路及装置 | |
CN101087141B (zh) | 脉冲合成方式的占空比可调n次分频电路 | |
CN201018471Y (zh) | 锁相环路全频多模分频器 | |
CN105306068A (zh) | 一种基于时钟调相的并串转换电路 | |
CN111404550A (zh) | 模数转换器及其时钟产生电路 | |
CN101789786B (zh) | 低功耗全差分双模前置分频器 | |
CN102035537B (zh) | 一种低功耗可编程分频器 | |
US10177773B2 (en) | Programmable clock divider | |
CN102195638A (zh) | 一种低延时数字时钟分频方法 | |
US8867694B1 (en) | Modular gray code counter | |
CN201887747U (zh) | 一种低功耗可编程分频器 | |
CN103780250B (zh) | 用于高速收发器中改变数据位宽的变速箱电路及其工作方法 | |
CN112019194B (zh) | 一种高速串化电路 | |
CN105915216A (zh) | 中高频多模分频比可调节lo小数分频器 | |
CN101944913B (zh) | 反串行器以及反串行器模块 | |
CN103684473A (zh) | 基于fpga的高速串并转换电路 | |
CN106374914A (zh) | 一种可编程分频器 | |
CN109067390A (zh) | 一种基于传输门和反相器的超高速时钟分频电路 | |
CN102638261B (zh) | 低功耗流水线结构的相位累加器 | |
CN103795402A (zh) | 同步分频电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130911 |