CN101841324A - 具有自动复位功能的移位分频器 - Google Patents

具有自动复位功能的移位分频器 Download PDF

Info

Publication number
CN101841324A
CN101841324A CN201010190384A CN201010190384A CN101841324A CN 101841324 A CN101841324 A CN 101841324A CN 201010190384 A CN201010190384 A CN 201010190384A CN 201010190384 A CN201010190384 A CN 201010190384A CN 101841324 A CN101841324 A CN 101841324A
Authority
CN
China
Prior art keywords
register
frequency divider
output
shift frequency
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010190384A
Other languages
English (en)
Inventor
杨修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN201010190384A priority Critical patent/CN101841324A/zh
Publication of CN101841324A publication Critical patent/CN101841324A/zh
Priority to US13/151,863 priority patent/US8447008B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

一种具有自动复位功能的移位分频器，其为一N分频的移位分频器，其中N＞2，该移位分频器包括N-1个相互连接的寄存器，分别为一第一寄存器至一第N-1号寄存器，每一寄存器具有一输入端、一输出端、一复位端及一时钟端，第一寄存器至一第N-2号寄存器中的每一寄存器的输出端连接与其相邻的下一个寄存器的输入端，第N-1号寄存器的输出端通过一反向器连接第一寄存器的输入端，第N-1号寄存器的复位端连接一系统复位信号端，系统复位信号端与第N-1号寄存器的输出端相与后连接第一寄存器至第N-2号寄存器的复位端，每一寄存器的时钟端连接一时钟信号端。本发明即使中间状态出现问题，也能在一段时间后恢复正常而保证分频正确。

Description

具有自动复位功能的移位分频器
技术领域
本发明涉及一种移位分频器，尤指一种具有自动复位功能的移位分频器。
背景技术
常见的分频器一般有两种：移位分频器和计数分频器。
计数分频器由于相比移位分频器控制逻辑更加复杂，在高频设计中经常无法满足时序要求，因此常用于中低频时钟的分频器设计。而移位分频器逻辑比较简单，即使在高频设计中也能够满足时序要求，因此常用于高频时钟的分频器设计。但是，它有一个致命的缺点：分频后时钟的质量完全取决于寄存器组的初始状态和运行过程中的状态转换，一旦由于一些无法预料的原因导致状态错误，就会直接导致分频出现问题，甚至完全错误。
请参阅图1，图1为一现有的五分频的移位分频器的电路图，其包括五个相互连接的寄存器，每一寄存器的复位端Sn或Rn分别连接一输入的复位信号RSTn，每一寄存器的时钟端CK分别连接一输入的时钟信号CLK，每一寄存器具有一输入端D及一输出端Q。请同时参阅图2，图2为图1的波形图，当第五个寄存器的输出端Q输出一高电平信号时，时钟信号CLKo为高电平，从而对输入的时钟信号CLKi进行分频。请参阅图3，如果中间状态出现问题而导致移位分频器的状态变为“0000”时，则无法恢复正常而使分频错误；请参阅图4，如果中间状态出现问题而导致移位分频器的状态变为“1111”时，则无法恢复正常而使分频错误；请参阅图5，如果中间状态出现问题而导致移位分频器的状态出现不连续的“0”或者“1”时，也无法恢复正常而使分频错误。
发明内容
鉴于以上内容，有必要提供一种具有自动复位功能的移位分频器。
一种具有自动复位功能的移位分频器，所述移位分频器为一N分频的移位分频器，其中N＞2，所述移位分频器包括N-1个相互连接的寄存器，分别为一第一寄存器至一第N-1号寄存器，每一寄存器具有一输入端、一输出端、一复位端及一时钟端，所述第一寄存器至一第N-2号寄存器中的每一寄存器的输出端连接与其相邻的下一个寄存器的输入端，所述第N-1号寄存器的输出端通过一反向器连接所述第一寄存器的输入端，所述第N-1号寄存器的复位端连接一系统复位信号端，所述系统复位信号端与所述第N-1号寄存器的输出端相与后连接所述第一寄存器至所述第N-2号寄存器的复位端，每一寄存器的时钟端连接一时钟信号端。
相对现有技术，本发明具有自动复位功能的移位分频器结构简单，使用方便，即使中间状态出现问题，也能在一段时间后恢复正常而保证分频的正确。
附图说明
图1为现有技术中移位分频器的电路图。
图2为现有技术中移位分频器的波形图。
图3为现有技术中移位分频器出现第一种错误时的波形图。
图4为现有技术中移位分频器出现第二种错误时的波形图。
图5为现有技术中移位分频器出现第三种错误时的波形图。
图6为本发明具有自动复位功能的移位分频器较佳实施方式的电路图。
图7为本发明具有自动复位功能的移位分频器较佳实施方式的波形图。
图8为本发明具有自动复位功能的移位分频器较佳实施方式出现第一种错误后恢复正常的波形图。
图9为本发明具有自动复位功能的移位分频器较佳实施方式出现第二种错误后恢复正常的波形图。
图10为本发明具有自动复位功能的移位分频器较佳实施方式出现第三种错误后恢复正常的波形图。
具体实施方式
本发明具有自动复位功能的移位分频器为一N(N＞2)分频的移位分频器，其包括N-1个相互连接的寄存器，分别为一第一寄存器至一第N-1号寄存器，每一寄存器具有一输入端、一输出端、一复位端及一时钟端，该第一寄存器至一第N-2号寄存器中的每一寄存器的输出端连接与其相邻的下一个寄存器的输入端，第N-1号寄存器的输出端通过一反向器连接第一寄存器的输入端，第N-1号寄存器的复位端连接一系统复位信号端，该系统复位信号端与第N-1号寄存器的输出端相与后连接第一寄存器至第N-2号寄存器的复位端，每一寄存器的时钟端连接一时钟信号端。
每一个寄存器的初始状态都置为“1”(或都置为“0”)。每一个寄存器依次进行移位输入下一个寄存器，第一寄存器输入第二寄存器，第二寄存器输入第三寄存器，以此类推。与一般移位分频器不同的是，第N-1号寄存器是取反后再输入第一寄存器，同时第N-1号寄存器的输出也同时作为其它N-2个寄存器的复位信号(以“0”复位或以“1”复位)。这样，经历了N个工作状态后，第N-1号寄存器总是能够让其它N-2个寄存器进入复位状态，完全恢复成初始状态。然后，再进行下一次N个状态的循环。这样，即使中间工作状态出现问题，也能在一段时间后恢复正常，从而保证分频器正常工作。
请参阅图6，图6为本发明具有自动复位功能的移位分频器较佳实施方式的电路图，在本实施方式中，该移位分频器为一五分频的移位分频器，其包括相互连接的一第一寄存器1、一第二寄存器2、一第三寄存器3、一第四寄存器4、一第一与门AND1、一第二与门AND2、一第三与门AND3及一反向器。每一寄存器具有一输入端D、一输出端Q、一复位端Sn及一时钟端CK。该反向器的一输入端与第四寄存器的输出端Q相连，该反向器的一输出端与第一寄存器的输入端D相连。该第一寄存器1的输出端Q与该第二寄存器2的输入端D相连，该第二寄存器2的输出端Q与该第三寄存器3的输入端D相连，该第三寄存器3的输出端Q与该第四寄存器4的输入端D相连。该第一与门AND1的一输入端连接一系统复位信号端RSTn，另一输入端连接该反向器的输入端，其一输出端连接该第一寄存器1的一复位端Sn；该第二与门AND2的一输入端连接该系统复位信号端RSTn，另一输入端连接该反向器的输入端，其一输出端连接该第二寄存器2的一复位端Sn；该第三与门AND3的一输入端连接该系统复位信号端RSTn，另一输入端连接该反向器的输入端，其一输出端连接该第三寄存器3的一复位端Sn。该四个寄存器均具有一时钟端CK，且每一时钟端CK均与一时钟信号端CLKi相连。该第二寄存器2的输出端Q输出分频后的时钟信号CLKo。
请同时参阅图7，图7为本发明具有自动复位功能的移位分频器较佳实施方式的波形图。CLKi为输入时钟信号，RSTn为系统复位信号，Reg为该移位分频器的状态示意图，CLKo为输出的分频后的时钟信号。该移位分频器的初始状态为“1111”，接着，该第四寄存器4的输出端Q经过该反向器取反后输入第一寄存器1，该第一寄存器1的状态移位至第二寄存器2，该第二寄存器2的状态移位至第三寄存器3，该第三寄存器3的状态移位至第四寄存器4，因此，该移位寄存器的第二状态变为“1110”，以此类推，该移位寄存器的第三状态为“1100”，第四状态为“1000”，第五状态为“0000”，此时，由于该第四寄存器的输出端Q输出为低电平，经过第一与门AND1、第二与门AND2及第三与门AND3后，该第一寄存器1、第二寄存器2及第三寄存器3将被复位，导致该移位寄存器的状态变为“0111”，以此类推，进入下一个状态的循环。
请参阅图8至图10，图8至图10分别为本发明具有自动复位功能的移位分频器较佳实施方式中出现三种错误后依然能够恢复正常的波形示意图。在图8中，如果中间状态出现问题而导致移位分频器的状态变为“0000”时，依然可以恢复正常而使分频正确；在图9中，如果中间状态出现问题而导致移位分频器的状态变为“1111”时，依然可以恢复正常而使分频正确；在图10中，如果中间状态出现问题而导致移位分频器的状态出现不连续的“0”或者“1”时，依然可以恢复正常而使分频正确。
由以上分析可以看出，即使移位分频器的中间状态出现问题，即出现状态变成“0000”或“1111”或不连续的“1010”等情况时，也能在一段时间后恢复正常。
本发明具有自动复位功能的移位分频器结构简单，使用方便，即使中间状态出现问题，也能在一段时间后恢复正常而保证分频的正确。

Claims (7)

1.一种具有自动复位功能的移位分频器，所述移位分频器为一N分频的移位分频器，其中N＞2，其特征在于：所述移位分频器包括N-1个相互连接的寄存器，分别为一第一寄存器至一第N-1号寄存器，每一寄存器具有一输入端、一输出端、一复位端及一时钟端，所述第一寄存器至一第N-2号寄存器中的每一寄存器的输出端连接与其相邻的下一个寄存器的输入端，所述第N-1号寄存器的输出端通过一反向器连接所述第一寄存器的输入端，所述第N-1号寄存器的复位端连接一系统复位信号端，所述系统复位信号端与所述第N-1号寄存器的输出端相与后连接所述第一寄存器至所述第N-2号寄存器的复位端，每一寄存器的时钟端连接一时钟信号端。
2.如权利要求1所述的具有自动复位功能的移位分频器，其特征在于：所述N等于五，所述移位分频器包括所述第一寄存器、一连接所述第一寄存器的第二寄存器、一连接所述第二寄存器的第三寄存器及一连接所述第三寄存器的第四寄存器，所述反向器的一输入端连接所述第四寄存器的输出端，所述反向器的一输出端连接所述第一寄存器的输入端。
3.如权利要求2所述的具有自动复位功能的移位分频器，其特征在于：所述第一寄存器的输出端连接所述第二寄存器的输入端，所述第二寄存器的输出端连接所述第三寄存器的输入端，所述第三寄存器的输出端连接所述第四寄存器的输入端。
4.如权利要求2所述的具有自动复位功能的移位分频器，其特征在于：所述第一寄存器的复位端连接一第一与门的输出端，所述第一与门的其中一输入端连接所述复位信号端与所述第四寄存器的复位端，另一输入端连接所述第四寄存器的输出端。
5.如权利要求2所述的具有自动复位功能的移位分频器，其特征在于：所述第二寄存器的复位端连接一第二与门的输出端，所述第二与门的其中一输入端连接所述复位信号端与所述第四寄存器的复位端，另一输入端连接所述第四寄存器的输出端。
6.如权利要求2所述的具有自动复位功能的移位分频器，其特征在于：所述第三寄存器的复位端连接一第三与门的输出端，所述第三与门的其中一输入端连接所述复位信号端与所述第四寄存器的复位端，另一输入端连接所述第四寄存器的输出端。
7.如权利要求2所述的具有自动复位功能的移位分频器，其特征在于：所述第二寄存器的输出端输出分频后的时钟信号。
CN201010190384A 2010-06-02 2010-06-02 具有自动复位功能的移位分频器 Pending CN101841324A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010190384A CN101841324A (zh) 2010-06-02 2010-06-02 具有自动复位功能的移位分频器
US13/151,863 US8447008B2 (en) 2010-06-02 2011-06-02 Shift frequency demultiplier with automatic reset function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010190384A CN101841324A (zh) 2010-06-02 2010-06-02 具有自动复位功能的移位分频器

Publications (1)

Publication Number Publication Date
CN101841324A true CN101841324A (zh) 2010-09-22

Family

ID=42744493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010190384A Pending CN101841324A (zh) 2010-06-02 2010-06-02 具有自动复位功能的移位分频器

Country Status (2)

Country Link
US (1) US8447008B2 (zh)
CN (1) CN101841324A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532545A (zh) * 2013-10-29 2014-01-22 四川和芯微电子股份有限公司 移位分频器
CN103795402A (zh) * 2012-10-30 2014-05-14 上海华虹集成电路有限责任公司 同步分频电路
CN103905035A (zh) * 2014-03-27 2014-07-02 四川和芯微电子股份有限公司 移位分频器电路
CN103905034A (zh) * 2014-03-27 2014-07-02 四川和芯微电子股份有限公司 移位分频器电路
CN105743497A (zh) * 2014-12-08 2016-07-06 中芯国际集成电路制造(上海)有限公司 分频器及其方法以及包含该分频器的锁相环和半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2094083A (en) * 1981-02-20 1982-09-08 Tokyo Shibaura Electric Co An equalizing pulse removal circuit
JPH0522121A (ja) * 1991-07-09 1993-01-29 Mitsubishi Electric Corp 分周器
EP0753939A1 (en) * 1990-05-11 1997-01-15 Idec Izumi Corporation Photoelectrical switching circuit
CN1503215A (zh) * 2002-11-21 2004-06-09 精工爱普生株式会社 驱动电路、光电装置及其驱动方法
CN1702958A (zh) * 2004-05-28 2005-11-30 国际商业机器公司 具有对称输出的可编程分频器
CN101087141A (zh) * 2007-07-10 2007-12-12 中国人民解放军国防科学技术大学 脉冲合成方式的占空比可调n次分频电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238869B1 (ko) * 1996-12-11 2000-01-15 윤종용 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치
US6956423B2 (en) * 2002-02-01 2005-10-18 Agilent Technologies, Inc. Interleaved clock signal generator having serial delay and ring counter architecture
JP2007189293A (ja) * 2006-01-11 2007-07-26 Matsushita Electric Ind Co Ltd クロック発生回路
US7301384B2 (en) * 2006-03-31 2007-11-27 Qualcomm Incorporated Multimode, uniform-latency clock generation circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2094083A (en) * 1981-02-20 1982-09-08 Tokyo Shibaura Electric Co An equalizing pulse removal circuit
EP0753939A1 (en) * 1990-05-11 1997-01-15 Idec Izumi Corporation Photoelectrical switching circuit
JPH0522121A (ja) * 1991-07-09 1993-01-29 Mitsubishi Electric Corp 分周器
CN1503215A (zh) * 2002-11-21 2004-06-09 精工爱普生株式会社 驱动电路、光电装置及其驱动方法
CN1702958A (zh) * 2004-05-28 2005-11-30 国际商业机器公司 具有对称输出的可编程分频器
CN101087141A (zh) * 2007-07-10 2007-12-12 中国人民解放军国防科学技术大学 脉冲合成方式的占空比可调n次分频电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103795402A (zh) * 2012-10-30 2014-05-14 上海华虹集成电路有限责任公司 同步分频电路
CN103795402B (zh) * 2012-10-30 2017-07-04 上海华虹集成电路有限责任公司 同步分频电路
CN103532545A (zh) * 2013-10-29 2014-01-22 四川和芯微电子股份有限公司 移位分频器
CN103532545B (zh) * 2013-10-29 2016-06-01 四川和芯微电子股份有限公司 移位分频器
CN103905035A (zh) * 2014-03-27 2014-07-02 四川和芯微电子股份有限公司 移位分频器电路
CN103905034A (zh) * 2014-03-27 2014-07-02 四川和芯微电子股份有限公司 移位分频器电路
CN105743497A (zh) * 2014-12-08 2016-07-06 中芯国际集成电路制造(上海)有限公司 分频器及其方法以及包含该分频器的锁相环和半导体装置
CN105743497B (zh) * 2014-12-08 2018-12-07 中芯国际集成电路制造(上海)有限公司 分频器及其方法以及包含该分频器的锁相环和半导体装置

Also Published As

Publication number Publication date
US8447008B2 (en) 2013-05-21
US20110299651A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
EP2849079B1 (en) Universal SPI (Serial Peripheral Interface)
CN101841324A (zh) 具有自动复位功能的移位分频器
CN103516506A (zh) 多芯片同步系统
CN101135921B (zh) 多时钟切换装置及其切换方法
CN102622044B (zh) 主机板及其pcie端口动态配置方法
CN101063894B (zh) 动态同步化处理器时钟与总线时钟前缘的方法与系统
CN102193888B (zh) 数据传输系统与可编程串行外围设备接口控制器
JPH0481895B2 (zh)
CN201656954U (zh) 移位分频器
CN102053712A (zh) 多键盘输入系统、输入设备、转接装置及控制方法
US9594715B2 (en) Integrated circuit devices, systems and methods having automatic configurable mapping of input and/or output data connections
CN103532545B (zh) 移位分频器
CN203813760U (zh) 移位分频器电路
CN101751068B (zh) 一种同步时钟产生电路和方法
CN208110589U (zh) mipi通信接口电路
US20120033772A1 (en) Synchroniser circuit and method
JP7364667B2 (ja) 同期リセット信号生成回路及びデジタル処理装置
CN103905035A (zh) 移位分频器电路
CN203554413U (zh) 移位分频器
CN106649187A (zh) 一种芯片自动化外设协议选择的方法
CN103248343B (zh) 用于校正时钟占空比的边沿选择技术
CN201138797Y (zh) 电路系统和子卡
US7752475B2 (en) Late data launch for a double data rate elastic interface
US6961797B2 (en) Computer system using an interfacing circuit to increase general purpose input/output ports
CN203813761U (zh) 移位分频器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20100922