CN111752876B - 一种用于接口优先级仲裁的系统 - Google Patents
一种用于接口优先级仲裁的系统 Download PDFInfo
- Publication number
- CN111752876B CN111752876B CN202010453800.4A CN202010453800A CN111752876B CN 111752876 B CN111752876 B CN 111752876B CN 202010453800 A CN202010453800 A CN 202010453800A CN 111752876 B CN111752876 B CN 111752876B
- Authority
- CN
- China
- Prior art keywords
- gating
- interface
- output port
- module
- gating module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000011982 device technology Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
- G06F13/225—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本申请公开了一种用于接口优先级仲裁的系统，该系统主要包括：主控芯片、N‑1个选通模块和N个接口，N‑1个选通模块级联连接。第一选通模块的输入端连接主控芯片，第一选通模块的第一输出口连接第一接口，第一选通模块的第二输出口连接第二选通模块的输入端，第二选通模块的第一选通输出口连接第二接口，第二选通模块的第二选通输出口连接第三选通模块的输入端，第N‑1选通模块的第一输出口连接第N‑1接口，第N‑1选通模块的第二输出口连接第N接口；选通模块用于根据相对优先级更高的接口的控制信号，切换至第一选通输出口所连接的接口，同时切断第二选通输出口。通过本申请，能够有效提高接口切换的安全性，以及接口扩展的灵活性。
Description
技术领域
本申请涉及服务器接口设置技术领域，特别是涉及一种用于接口优先级仲裁的系统。
背景技术
在服务器等电子设备中，通常设置有很多对内接口和对外接口。随着电子设备技术的发展，接口的种类和数量越来越多，而实际应用中用户通常不会同时使用所有接口，而是对接口有优先级使用要求。因此，如何对接口进行优先级仲裁，实现多接口之间的切换，从而使得接口满足用户需求，是个重要的技术问题。
目前，对接口进行切换和优先级仲裁的装置通常是转接芯片，具体可以参见图1所示的选通装置的结构示意图。由图1可知，目前的仲裁装置中设置有主控芯片和转接芯片，其中，主控芯片输出一路信号，该信号通过转接芯片分为多路到达外接的多个接口，且转接芯片通过软件对多个接口进行优先级控制，从而实现多接口的优先级仲裁。
然而，目前对接口进行切换和优先级仲裁的装置中，由于转接芯片通过软件对接口进行优先级控制，但是硬件连接上转接芯片仍然与多个接口连接，有时会出现软件发出了优先级控制命令，但是硬件上无法断开连接关系的情况，从而导致接口连接的安全性存在隐患，接口安全性不够高。
发明内容
本申请提供了一种用于接口优先级仲裁的系统，以解决现有技术中的装置使得接口连接的安全性不够高的问题。
为了解决上述技术问题，本申请实施例公开了如下技术方案：
一种用于接口优先级仲裁的系统，其特征在于，所述系统包括：主控芯片、N-1个选通模块和N个接口，N-1个选通模块级联连接，且N-1个选通模块包括：第一选通模块、第二选通模块……第N-1选通模块，N个接口包括：第一接口、第二接口……第N接口，任一选通模块包括第一选通输出口和第二选通输出口，第一选通模块的输入端连接主控芯片，第一选通模块的第一输出口连接第一接口，第一选通模块的第二输出口连接第二选通模块的输入端，第二选通模块的第一选通输出口连接第二接口，第二选通模块的第二选通输出口连接第三选通模块的输入端，第N-1选通模块的第一输出口连接第N-1接口，第N-1选通模块的第二输出口连接第N接口，其中，第一选通输出口为非默认选通口，第二选通输出口为默认选通口，N为自然数且N≥2；
所述选通模块，用于根据相对优先级更高的接口的控制信号，切换至第一选通输出口所连接的接口，同时切断第二选通输出口。
可选地，所述主控芯片包括：PCH(Platform Controller Hub，平台控制器)、BMC(Baseboard Management Controller，基板管理控制器)或者CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)。
可选地，所述选通模块包括：低速三极管、低速MOS(metal oxide semiconductor，金属-氧化物-半导体)、高速MOS或者集成选通开关。
可选地，所述选通模块中设置有反向电路。
可选地，所述选通模块中设置有电平转换电路。
可选地，所述接口包括：USB接口、VGA(Video Graphics Array，视频图形阵列)接口以及PCIE(peripheral component interconnect express，一种高速串行计算机扩展总线标准)接口。
本申请的实施例提供的技术方案可以包括以下有益效果：
本申请提供一种用于接口优先级仲裁的系统，该系统主要包括：主控芯片、选通模块和接口三部分，其中，选通模块有N-1个，接口有N个，N-1个选通模块级联连接。选通模块利用相对优先级更高的接口的控制信号，控制当前选通模块切换至第一选通输出口所连接的接口，并同时切断默认的第二选通输出口，从而实现优先级仲裁。本实施例中采用M-1个选通模块实现N各接口间的优先级仲裁，既能够实现主控芯片对多个接口的优先级控制，又能够对优先级相对较低的接口实现硬件断开，从而能够有效避免软件发出优先级控制命令，但是硬件上无法断开连接关系的情况，有利于大大提高接口切换的安全性。
本实施例中选通模块有N-1个，接口有N个，整个系统中接入的接口数量可以根据不同的应用场景进行具体设置，接口数量不固定，设置更加灵活，而且接口增加时直接增加相应的选通模块即可，不必增加额外的外围电路，系统结构简单，便于操作并有利于降低系统成本。
本实施例中选通模块中可以设置反向电路或电平转换电路，从而提高选通模块选通逻辑的准确性，有利于进一步提高系统选通的准确性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为背景技术中选通装置的结构示意图；
图2为本申请实施例所提供的一种用于接口优先级仲裁的系统的结构示意图；
图3为本申请实施例中选通模块的电路原理图；
图4为一种四接口的优先级仲裁系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。
参见图2，图2为本申请实施例所提供的一种用于接口优先级仲裁的系统的结构示意图。由图2可知，本实施例中用于接口优先级仲裁的系统，主要包括：主控芯片、选通模块和接口三部分，其中选通模块包括：第一选通模块、第二选通模块……第N-1选通模块共N-1个选通模块，接口包括：第一接口、第二接口……第N接口共N个接口，N为自然数且N≥2。当只有两个接口时，只采用一个选通模块即可。本实施例中的接口也就是interface。
由图2可知，本实施例中的N-1个选通模块之间为级联关系，每个选通模块中都设置有第一选通输出口和第二选通输出口，用于实现接口的连接和不同选通模块之间的级联连接。第一选通模块的输入端连接主控芯片，第一选通模块的第一输出口连接第一接口，第一选通模块的第二输出口连接第二选通模块的输入端，第二选通模块的第一选通输出口连接第二接口，第二选通模块的第二选通输出口连接第三选通模块的输入端，依次类推，第N-1选通模块的第一输出口连接第N-1接口，第N-1选通模块的第二输出口连接第N接口。当N≥3时，第N-1选通模块的输入端连接第N-2选通模块的第二选通输出口。
本实施例中的选通模块，用于根据相对优先级更高的接口的控制信号，切换至第一选通输出口所连接的接口，同时切断第二选通输出口。也就是，本实施例中的任一选通模块会同时获取到不同interface的控制信号，通过比较不同interface的优先级，选出优先级更高的interface的控制信号，利用相对优先级更高的interface特性控制当前选通模块切换至非默认选通口第一选通输出口，同时，切断默认选通口第二选通口的连接，从而能够确保按照优先级进行接口的仲裁切换，接通优先级更高的接口，断开优先级较低的接口。由于本实施例中利用选通模块选通优先级更高的接口的同时，也断开了优先级较低的接口，能够有效提高接口选通的安全性，从而提高整个系统的选通安全性和准确性。
进一步地，本实施例中的选通模块可以利用低速三极管、低速MOS、高速MOS或者集成选通开关中的任意一种，具体根据所连接的interface特性选择相应的选通模块类型，且选通模块的控制信号来自优先级更高的interface。
本实施例中控制信号的电平特性不同时，可以灵活在选通模块中增加反向电路或电平转换电路，从而提高控制信号逻辑的正确性，进而提高整个系统控制的准确性。本实施例中选通模块的电路原理图可以参见图3所示。图3中采用MOS管作为选通模块，interface0和interface1是两个优先级不同的接口，且两者的优先级为：interface0＞interface1，Level shift是电平转换电阻。图3中通过虚线和实现表示两种控制信号的逻辑实现方式，实际应用中选择一种控制逻辑即可。当控制信号走虚线时，类似直连，逻辑上控制信号电平特性与所需要的控制逻辑是相同的。。当控制信号走实线时，逻辑上是反向的，从而可以实现interface0和interface1的不同优先级。
本实施例中的主控芯片可以是PCH、BMC或者CPLD中的任意一种。接口包括：USB接口、VGA接口以及PCIE接口，接口可以是标准口，也可以是定制口。
另外，本实施例中的接口数量可以根据实际应用场景灵活选择，而不必接入固定数量的接口，有利于提高接口拓展的灵活性。本实施例中确定接口数量之后，选通模块的数量比接口数量少一个，不需要额外的外围电路，便于实现。
图4为一种四接口的优先级仲裁系统的结构示意图，是本实施例中用于接口优先级仲裁的系统在实际应用的具体实现方式，共有四个接口，三个选通模块。图4中masterchip为主控芯片、选通开关A为第一选通模块，选通开关B为第二选通模块，选通开关C为第三选通模块，前置interface0为第一接口，前置interface1为第二接口，前置interface2为第三接口，前置interface3为第四接口，Ctrl为控制信号，A0为第一选通输出口，是非默认选通口，A1为第二选通输出口，是默认选通口。本实施例中四个接口的优先级顺序为：interface0>interface1>interface2>interface3。
由图4可知，Master chip默认接通前置interface3，当只插入前置interface3时，可以通过开关级联，连接至Master chip。若同时插入interface3和interface2，interface2控制选通开关C切换至A0，因此，通过级联master chip连接至interface2,且硬件上与其他interface断开。若同时插入interface3和interface1，interface1控制选通开关A切换至A0，因此，通过级联master chip连接至interface1,且硬件上与其他interface断开。级联等级更低的interface接入优先级最高，从而实现了不同优先级的接口间两两切换，或多个interface优先级的切换。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种用于接口优先级仲裁的系统，其特征在于，所述系统包括：主控芯片、N-1个选通模块和N个接口，N-1个选通模块级联连接，且N-1个选通模块包括：第一选通模块、第二选通模块……第N-1选通模块，N个接口包括：第一接口、第二接口……第N接口，任一选通模块包括第一选通输出口和第二选通输出口，第一选通模块的输入端连接主控芯片，第一选通模块的第一输出口连接第一接口，第一选通模块的第二输出口连接第二选通模块的输入端，第二选通模块的第一选通输出口连接第二接口，第二选通模块的第二选通输出口连接第三选通模块的输入端……第N-1选通模块的第一输出口连接第N-1接口，第N-1选通模块的第二输出口连接第N接口，其中，第一选通输出口为非默认选通口，第二选通输出口为默认选通口，N为自然数且N≥2；
所述任一选通模块，用于根据相对优先级更高的接口的控制信号，切换至第一选通输出口所连接的接口，同时切断第二选通输出口，且任一选通模块会同时获取到不同接口的控制信号。
2.根据权利要求1所述的一种用于接口优先级仲裁的系统，其特征在于，所述主控芯片包括：PCH、BMC或者CPLD。
3.根据权利要求1所述的一种用于接口优先级仲裁的系统，其特征在于，所述任一选通模块包括：低速三极管、低速MOS、高速MOS或者集成选通开关。
4.根据权利要求1所述的一种用于接口优先级仲裁的系统，其特征在于，所述任一选通模块中设置有反向电路。
5.根据权利要求1所述的一种用于接口优先级仲裁的系统，其特征在于，所述任一选通模块中设置有电平转换电路。
6.根据权利要求1所述的一种用于接口优先级仲裁的系统，其特征在于，任一接口包括：USB接口、VGA接口或PCIE接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010453800.4A CN111752876B (zh) | 2020-05-26 | 2020-05-26 | 一种用于接口优先级仲裁的系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010453800.4A CN111752876B (zh) | 2020-05-26 | 2020-05-26 | 一种用于接口优先级仲裁的系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111752876A CN111752876A (zh) | 2020-10-09 |
| CN111752876B true CN111752876B (zh) | 2023-03-14 |
Family
ID=72674228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010453800.4A Active CN111752876B (zh) | 2020-05-26 | 2020-05-26 | 一种用于接口优先级仲裁的系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111752876B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148112A (en) * | 1991-06-28 | 1992-09-15 | Digital Equipment Corporation | Efficient arbiter |
| CN101887382A (zh) * | 2010-06-28 | 2010-11-17 | 中兴通讯股份有限公司 | 动态优先级的仲裁方法及装置 |
| CN203166858U (zh) * | 2013-03-26 | 2013-08-28 | 陕西科技大学 | 一种模拟开关级联结构 |
| CN106847214A (zh) * | 2017-02-28 | 2017-06-13 | 厦门天马微电子有限公司 | 选通控制电路、显示面板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095828A (ko) * | 2002-06-14 | 2003-12-24 | 삼성전자주식회사 | 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법 |
| CN108932049A (zh) * | 2017-05-22 | 2018-12-04 | 鸿富锦精密工业(武汉)有限公司 | 主板插槽供电电路 |
| CN209659302U (zh) * | 2019-03-11 | 2019-11-19 | 普联技术有限公司 | 一种接口选通电路及通信设备 |
-
2020
- 2020-05-26 CN CN202010453800.4A patent/CN111752876B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148112A (en) * | 1991-06-28 | 1992-09-15 | Digital Equipment Corporation | Efficient arbiter |
| CN101887382A (zh) * | 2010-06-28 | 2010-11-17 | 中兴通讯股份有限公司 | 动态优先级的仲裁方法及装置 |
| CN203166858U (zh) * | 2013-03-26 | 2013-08-28 | 陕西科技大学 | 一种模拟开关级联结构 |
| CN106847214A (zh) * | 2017-02-28 | 2017-06-13 | 厦门天马微电子有限公司 | 选通控制电路、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111752876A (zh) | 2020-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2849079B1 (en) | Universal SPI (Serial Peripheral Interface) | |
| US20040225793A1 (en) | Bidirectional bus repeater for communications on a chip | |
| CN101329663A (zh) | 一种实现管脚分时复用的装置及方法 | |
| JP4004308B2 (ja) | 自動経路切り換え可能なｕｓｂ制御回路 | |
| US6192426B1 (en) | Adapter for interconnecting single-ended and differential SCSI buses to prevent “busy” wired-or glitches from being passed from one bus to the other | |
| US4249093A (en) | Multiple request arbitration circuit | |
| CN111752876B (zh) | 一种用于接口优先级仲裁的系统 | |
| CN107315703B (zh) | 双优先级控制型公平仲裁器 | |
| US4482949A (en) | Unit for prioritizing earlier and later arriving input requests | |
| CN115826450A (zh) | 串行周边接口的逻辑控制装置、主从系统及其主从切换方法 | |
| CN111078605A (zh) | 一种多通信接口中断的综合处理系统 | |
| CN216772401U (zh) | 一种主设备主控功能实现系统 | |
| GB1595471A (en) | Computer system | |
| US10255224B1 (en) | Intelligent PCIe slot lane assignment method | |
| CN112347009A (zh) | 多个处理器共享硬盘存储的实现装置 | |
| US20050228912A1 (en) | Memory address bus termination control | |
| CN110765057A (zh) | 一种基于spi通信的端口复用系统 | |
| AU2023200832B2 (en) | Electronic device having m.2 connector compatible with two communication modules, method for making two communication modules be compatible in single m.2 connector, and computer-implemented method thereof | |
| US20240232101A9 (en) | Logic control device of serial peripheral interface, master-slave system, and master-slave switchover method therfor | |
| US20240134807A1 (en) | Logic control device of serial peripheral interface, master-slave system, and master-slave switchover method therfor | |
| US7467252B2 (en) | Configurable I/O bus architecture | |
| CN110008155B (zh) | 电子装置及其操作方法 | |
| TWI719883B (zh) | 電子裝置以及初始化方法 | |
| JPH02115962A (ja) | コンピュータ装置とその周辺装置との接続方式 | |
| US8006012B2 (en) | Data storage system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |