CN1540869A - 集成射频锁相环型频率合成器 - Google Patents

Abstract

本发明属于无线通信设备技术领域，涉及集成射频锁相环型频率合成器。由采用CMOS工艺集成在一个芯片上的数字单元部件，模拟单元部件和由离片元件实现的环路滤波器组成，其中，该数字单元部件包括；R可编程计数器、P可编程计数器、S可编程计数器、三线串行接口电路、移位寄存器和功耗控制器；该模拟单元包括：鉴频鉴相器、双模预分频器、压控振荡器、电荷泵和恒跨导源；本发明的参考频率、输出频率和电荷泵的电流大小都可以通过三线串行接口进行控制，而且还实现了内部压控振荡器和外部压控振荡器选择、功耗控制等功能，使得该频率合成器具有极大的适应性，可以应用于多种通信系统中。

Description

集成射频锁相环型频率合成器

技术领域  本发明属于无线通信设备技术领域，特别涉及频率合成器结构设计。

背景技术  锁相环型频率合成器是一种在无线通信中得到广泛应用的部件，它的输出可以作为各种收发机的本地振荡信号，还可以完成调制、解调和载波恢复等功能。但是，要实现一个集成化的锁相环型频率合成器是比较困难的。它包含了高频模块、低频模块以及数字电路，是一个非常复杂的数/模/射频混合系统。

目前琐相环型频率合成器一般采用由离散模块搭成的系统组成，整个系统包含压控振荡器、双模预分频器、可编程计数器、鉴频鉴相器、环路滤波器等模块，每一个模块都是一个单独的芯片。虽然这样可以避免各个模块之间的耦合，从而提供较高的性能。但采用离散模块搭成的系统体积大，成本高，而且模块多了之后必然会降低系统的稳定度。

发明内容  本发明为克服已有技术的不足之处，提出一种集成射频锁相环型频率合成器，采用便宜的CMOS工艺，将恒跨导源(偏置电路)、压控振荡器、双模预分频器、鉴频鉴相器、电荷泵、各种数字计数器、移位寄存器和控制电路以及与基带电路的三线串行接口集成在同一块芯片上。该频率合成器的参考频率、输出频率和电荷泵的电流大小都可以通过三线串行接口进行控制，而且还实现了内部压控振荡器和外部压控振荡器选择、功耗控制等功能，使得该频率合成器具有极大的适应性，可以应用于多种通信系统中。

本发明提出的一种集成射频锁相环型频率合成器，由采用CMOS工艺集成在一个芯片上的数字单元部件，模拟单元部件和由离片元件实现的环路滤波器组成，其中，该数字单元部件包括；R可编程计数器、P可编程计数器、S可编程计数器、三线串行接口电路、移位寄存器和功耗控制器；该模拟单元包括：鉴频鉴相器、双模预分频器、压控振荡器、电荷泵和恒跨导源；该频率合成器各器件的连接关系为：所说的压控振荡器的输出端与双模预分频器的输入端相连，该双模预分频器的输出端分别与编程P计数器和可编程S计数器输入端相连，该S计数器的输出端与该双模预分频器输入相连，该P计数器的输出端分别与S计数器的输入端及鉴频鉴相器的输入端相连，可编程的R计数器的输入接收参考频率源输入的晶振信号(RER_IN)，该可编程的R计数器的输出端与鉴频鉴相器的输入端相连，该鉴频鉴相器的输出端与电荷泵的输入端相连，电荷泵的输出端经环路滤波器与所说的压控振荡器输入端相连；所说的移位寄存器与三线串行接口相连，用于控制R、S和P三个计数器的分频比外及控制整个频率合成器的工作模式；所说的功耗管理模块给各个子模块提供使能信号，而恒跨导源给各模拟单元部件提供偏置，最后所需要的信号由压控振荡器的输出得到。

本发明的特点及效果

本发明实现了一个完整的集成射频锁相环型频率合成器，它集成了恒跨导源(偏置电路)、压控振荡器、双模预分频器、鉴频鉴相器、电荷泵、各种数字计数器、移位寄存器和控制电路以及与基带电路的三线串行接口。该频率合成器的参考频率、输出频率和电荷泵的电流大小都可以通过串行接口进行控制，而且还实现了内部压控振荡器和外部压控振荡器选择、功耗控制等功能，这些都使得该频率合成器具有极大的适应性，可以应用于多种通信系统中。

该频率合成器采用0.25um CMOS工艺实现，测试结果表明，该频率合成器的锁定范围为1.82GHz～1.96GHz，在偏离中心频率25MHz处的相位噪声可以达到-119.25dBc/Hz。该频率合成器的模拟部分采用2.7V的电源电压，消耗的电流约为48mA。

附图说明

图1为本发明的锁相环型频率合成器的总体框图。

图2为本发明的内部压控振荡器电路的实施例电路图。

图3为本发明的内/外部压控振荡器模式的选择电路实施例电路图。

图4为本发明的恒跨导源电路的实施例电路图。

图5(a)为本发明的使用动态电路技术的双模预分频器实施例方框图。

图5(b)为本实施例的D触发器(DFF)的电路图。

图5(c)为本实施例的或非门触发器(NOR_DFF)的电路图。

图6为本发明的电荷泵的结构实施例示意图。

图7为本发明的环路滤波器电路的实施例电路图。

图8为本发明的锁相环型频率合成器的简单仿真模型图。

图9为锁定状态下本实施例的输出频谱图。

图10为在锁定状态下，用示波器观测到的本实施例的鉴频鉴相器两个输入端的波形。

具体实施方式  本发明提出的锁相环型频率合成器结合附图及实施例详细说明如下：

本发明的锁相环型频率合成器的总体框图如图1所示，由采用CMOS工艺集成在一个芯片上的数字单元部件，模拟单元部件和由离片元件实现的环路滤波器组成，其中，该数字单元部件包括；三个可编程计数器(R计数器、P计数器、S计数器)、三线串行接口电路、移位寄存器和功耗控制器；该模拟单元包括：鉴频鉴相器、双模预分频器、压控振荡器和恒跨导源。该频率合成器中各模块的连接关系为：

压控振荡器的输出送往双模预分频器进行分频，分频后的结果送往可编程P计数器和可编程S计数器进行进一步的分频，S计数器的结果反馈回双模预分频器控制其分频比，而P计数器的输出则控制S计数器的复位操作，同时P计数器的输出送往鉴频鉴相器，和从参考频率源来的晶振信号(RER_IN)在鉴频鉴相器中进行鉴频鉴相，参考频率源输入的晶振信号(RER_IN)需经可编程的R计数器进行经一步的分频，鉴频鉴相器的输出控制电荷泵的开关，电荷泵的输出经环路滤波器滤波后，控制压控振荡器的震荡频率，最后所需要的信号由压控振荡器的输出得到。

其中，数字部件的R计数器对晶体振荡器给出的信号进行分频，控制该频率合成器可以实现的最小频率间隔，它的分频比由移位寄存器控制，可以从3变化到255。P计数器、S计数器和模拟部分的双模预分频器组合在一起，可以实现对压控振荡器输出的信号进行分频，这两个计数器也是由内部寄存器控制的可编程计数器。当双模预分频器的分频模式为32/33时，S计数器的分频比可以在0到31之间变化，P计数器的分频比可以在3到511之间变化；当双模预分频器的分频模式为64/65时，S计数器的分频比可以在0到63之间变化，P计数器的分频比可以在3到255之间变化。移位寄存器除了控制R、S和P三个计数器的分频比外，还控制着整个频率合成器的工作模式(双模预分频器分频模式选择、电荷泵电流设置、VCO调谐特性选择(正调谐特性/负调谐特性)、复用输出端LD控制以及电荷泵的测试模式选择等)。内部寄存器的内容通过三线串行接口(CLK、DATA和LE)写入，这样就可以通过外部的基带处理器来控制频率合成器的工作。功耗管理模块给各个子模块提供使能信号，根据应用需要使某些子模块处于不工作状态，以节省系统功耗。而恒跨导源给各模拟单元部件提供偏置。

该频率合成器集成的一个在片压控振荡器，它的电路实施例结构如图2所示，互相耦合的NMOS管对M1和M2补偿LC谐振回路的损耗，其中M1的栅极接到M2的漏极，同时接到片上电感L2和二极管D2的一极，M2的栅极接到M1的漏极，同时接到片上电感L1和二极管D1的一极，二极管D1、D2和片上电感L1、L2组成谐振回路，其中D1和D2的另一极接在一起，并接到环路滤波器的输出Vctrl，而L1和L2的另一极也接在一起，并接到作为电流源的PMOS管M0的漏极和滤波电容C0的一极，滤波电容C0的另一极接到电源VDD上，M0的栅极接到内部集成的恒跨导源提供的偏置电压VPB上，而其源极也接到电源VDD上。该在片压控振荡器提供两个差分的信号L0+和L0-，它们接到在片压控振荡器的输出上，同时也接到与双模预分频器的接口电路上。这两个NMOS管的跨导主要由LC元件的品质因子来决定。L1和L2是3.5圈的非对称在片螺旋型电感，它们均采用1.5um厚度的最上层金属绕制而成，内圈的长度为120um，金属线的宽度为10um，金属线之间的间距为2um，电感量约为3.740nH，在2GHz时的品质因子约为7.4，在1GHz时的品质因子仅为4.2。

D1和D2是P+扩散区和N阱形成的容抗管，它工作于反向截止区，每一指PN结的长度为0.58um，宽度为40um，共有15指。当反向截止电压从3.0V变化到0V时，容抗管的电容量从0.62pF增加到1.02pF。M0是由偏置电压VPB控制的尾电流源，为了减小1/f噪声对相位噪声的影响，M0使用了长沟道的PMOS管。10pF的滤波电容C0为S节点的高次谐波提供到交流地的低阻抗通道，可以衰减尾电流源产生的高频噪声成分，提高压控振荡器的相位噪声性能。VPB是由恒跨导源产生的偏置电压。通过使用恒跨导源，可以使得M1和M2的跨导不受温度变化和电源电压变化的影响而保持恒定，这样互补耦合对产生的负阻也可以保持恒定，从而减少了温度变化和电源电压变化对压控振荡器输出幅度和相位噪声的影响。同时，VPB还是该压控振荡器的使能控制端，当VPB的电压为VDD时，该压控振荡器将不工作。

为了扩大应用范围，该频率合成器还可以增设一个离片的压控振荡器，这时内部压控振荡器不工作。在这种情况下，还需有一内/外部压控振荡器模式的选择电路。通过选用高性能的外部压控振荡器，这种频率合成器可以应用于某些性能要求较高的系统中。

图3给出了内/外部压控振荡器模式的选择电路实施例，该选择电路由晶体管MS1-MS16、隔直电容CS3、CS4、CS5、电阻RS5、RS6和电感LS1构成，其中，由晶体管MS1和电阻RS5构成共源放大器，对内部压控振荡器产生的信号进行第一级放大；由晶体管MS11、MS12和电阻RS6构成另一个放大器，对从外部的离片压控振荡器产生的振荡信号进行放大，这两路信号再由晶体管MS5～MS8构成第二级放大器中耦合在一起；然后由晶体管MS9、MS10和电感LS1构成的第三级放大器进行最后放大后输入到双模预分频器，由晶体管MS13～MS16构成偏置电路；各器件的连接关系为：从内部压控振荡器来的信号INT_VCO输入晶体管MS1的栅极，MS1的源极接地，漏极接负载电阻RS5和隔直电容CS3的一极；晶体管MS5的栅极接到功耗控制信号EN1B，源极接电源VDD，漏极接晶体管MS6的源极，晶体管MS6的栅极和电容CS3的另一端，晶体管MS6的漏极，MS7的漏极，MS7的栅极，MS10的栅极，CS4的一端相连；MS7的源极接MS8的漏极，MS8的栅极接功耗控制信号EN1和MS9的栅极，MS8的源极接地；MS9的漏极接MS10的源极，MS9的源极接地，MS10的漏极接片上电感LS1的一端和输出到双模预分频器的接口Fdmp，晶体管MS13的源极接地，漏极接其栅极，MS11的栅极和MS14的源极相连，MS14的漏极接MS14栅极，MS12的栅极和MS15的漏极相连，MS15的栅极接偏置信号VP2，其源极接MS16的漏极，MS16的栅极接控制信号ENP，其源极接电源VDD，MS11的漏极接外部压控振荡信号EXT_VCO和MS12的源极，MS11的源极接地，MS12的漏极接RS6的一端和CS4的一端，RS6的另一端接地。

EN1B，EN1和ENP是功耗控制信号，由功耗控制模块产生，VP2是由片上集成的恒跨导源产生的偏置信号。

在图3，CS1～CS5都是在片隔直电容，可以避免各个模块的直流工作点互相干扰。由MS1和RS5构成的共源放大器对内部压控振荡器的输出信号进行放大，并将后级电路与内部压控振荡器隔离，避免后级电路对内部压控振荡器的影响。这三个共源放大器的偏置都由恒跨导源产生。外部压控振荡器信号从共栅级工作的晶体管MS12的源端进入，通过调节MS12的跨导，可以实现外部压控振荡器信号输入端的阻抗匹配。由恒跨导源(控制VP2的电平)和MS13～MS16构成的偏置电路为MS11和MS12提供偏置。从内部压控振荡器和从外部压控振荡器来的振荡信号通过MS5～MS8组成的输出/输入耦合反相器合到同一节点，然后由MS10和在片电感LS1组成的LC调谐放大器进行放大，放大后的信号送往双模预分频器的输入端。该电路还实现了使能控制，根据使能信号和内/外部压控振荡器选择信号的逻辑电平，控制各个子电路的工作状态，从而可以减小不必要的功耗并避免各信号之间的干扰。

该频率合成器使用在片恒跨导源来给各个子模块提供偏置，这样各个子模块的跨导可以保持恒定，减少了电源电压变化和温度变化对各个子模块电路性能的影响。该恒跨导源的电路图如图4所示。由晶体管M7～M10和电阻R0组成的自偏置网络是该恒跨导源的核心电路，其中PMOS管M7的源极接电源VDD，其栅极接M8的栅极，M8的漏极和M10的漏极，M8的源极接电源VDD，M7的漏极接M9的漏极，M9的栅极和M10的栅极，M9的源极接地，M10的源极接电阻R0的一端，R0的另一端接地。

恒跨导源的工作原理说明如下：

设M7和M8的尺寸相同，流过它们的电流分别为I₁和I₂，忽略沟道长度调制效应和衬偏调制效应，则：

$I_1=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}{2}\frac{W_9}{L_9}{(V_{\mathrm{VNB}}-V_T)}^2\·\·\·\left(1\right)$

$I_2=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}}{2}\frac{W_{10}}{L_{10}}{(V_{\mathrm{VNB}}-I_2{R}_0-V_T)}^2\·\·\·\left(2\right)$

其中，μ_n是NMOS管的迁移率，C_ox是NMOS管的单位面积栅电容，V_T是NMOS管的阈值电压，R₀是电阻R0的电阻值，V_VNB是输出节点VNB的节点电压。

由公式(1)和(2)可以推导出I₁与电阻R0阻值之间的关系：

$I_1=\frac{2}{R_0^2{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W_9}{L_9}}(1-\sqrt{\frac{W_9/L_9}{W_{10}/L_{10}}})\·\·\·\left(3\right)$

则晶体管M9的跨导为：

$g_m=\frac{2}{R_0}(1-\sqrt{\frac{W_9/L_9}{W_{10}/L_{10}}})\·\·\·\left(4\right)$

由公式(4)可以看出，流过M9的电流I₁以及M9的跨导g_m都仅与电阻R0的阻值和M9、M10的尺寸相关。依据电流镜原理，在忽略沟道长度调制效应时，由该恒跨导源提供偏置的各子模块的电流及其跨导也仅与R0的阻值及各晶体管的尺寸有关。

为了避免温度变化以及工艺偏差对恒跨导源的影响，电阻R0采用了离片的高质量电阻元件。最后实现的恒跨导源中，流过M9的电流约为100uA。

本发明的频率合成器中的双模预分频器采用了动态电路技术，其实施例电路图如图5(a)所示，它由或非门触发器NOR_DFF1、NOR_DFF2和D触发器DFF构成的同步4分频/5分频的分频器(图中虚线框内)、异步计数器和控制逻辑器三部分组成。当内部节点MD为逻辑高电平时，同步分频器的分频比为4；当MD为逻辑低电平时，同步分频器的分频比为5。外部给出的控制信号SW用来选择两组分频比：128分频/129分频或者64分频/65分频，而Mode信号则在双模预分频器的两种分频模式之间进行选择：N分频或者N+1分频(N依SW控制信号的不同，为128或者64)。其中，CLK是压控振荡信号，它接到或非门触发器NOR_DFF1、NOR_DFF2的CLK输入端和触发器DFF的CLK输入端，触发器DFF的输出端Q+接到或非门触发器NOR_DFF1的D1输入端，输出端Q-接到NOR_DFF2的D1输入端，NOR_DFF1的D2输入端接到NOR_DFF2的输出端Q+，其输出端Q+接到DFF的输入端D和异步计数器的输入端，NOR_DFF2的输入端D2接控制逻辑器的输出，NOR_DFF1和NOR_DFF2的输出端Q-都悬空，控制逻辑器的输入由异步计数器提供，异步计数器同时提供分频信号Fout。

同步4分频/5分频的分频器是整个双模预分频器中最关键的部分，它的速度直接决定了双模预分频器所能达到的最高工作频率，它的功耗也决定了整个电路的功耗水平。目前许多研究人员对这一部分进行了大量的研究，提出了很多方法，其中，将与非门和D触发器耦合在一起组成与非门触发器来实现双模选择是最常用的方法。但是，当同步分频器采用PMOS管预充的动态电路技术时，放电通道上有两个串联的NMOS管，串联的MOS管必将增加电路的延时，从而降低了电路的工作速度。

本发明考虑到两并联NMOS管的延时必将小于两串联的NMOS管，提出将或非门和D触发器耦合组成或非门触发器来实现双模选择的新分频器结构。本实施例采用的D触发器(DFF)的电路图如图5(b)所示，其中，时钟CLK接MP1、MP2、MN3、MN5的栅极；MP1的源极接电源；MP1的漏极接MN1的漏极和MN6、MP4和MN2的栅极；数据端D接MN1的栅极；MN1的源极接地；MP4的源极接电源，漏极接MN6的漏极和MN4的栅极；MN6的源极接地；MP2的源极接电源，漏极接MN2的漏极和MP3的栅极；MN2的源极接MN3的漏极；MN3的源极接地；MP3的源极接电源，漏极接MP5、MN7的栅极和MN4的漏极，同时接输出端Q-；MN4的源极接MN5的漏极，MN5的源极接地；MP5的源极接电源，漏极接MN7的漏极和输出端Q+；MN7的源极接地。其工作原理如下：晶体管MP1和MN1组成该触发器的输入级，MP2、MN2和MN3组成第二级，而MP3、MN4和MN5组成输出级，MP5和MN7构成的反相器对Q-求反，而MP4和MN6组成的反相器控制MN4管的状态。它的工作原理是：当CLK为逻辑低电平时，该触发器处于锁定状态，由CLK控制的PMOS管对内部节点进行充电；在CLK的上升沿，该触发器进行求值，根据输入端D的电平改变自身的状态。相比于Qiuting Huang等人提出的触发器，该触发器输入级的充电通道和输出级的放电通道都少了一个晶体管，从而将原来的静态电路改为了动态电路。这样可以减轻D输入端以及第二级的容性负载，缩短触发器的充电和放电时间，提高同步分频器的工作速度，这样的优点使得它在射频领域得到了广泛的应用。相比于原始电路，使用动态电路的触发器的静态功耗增加了，好在对于射频领域应用，动态功耗是功耗中最主要的部分，增加的静态功耗在总功耗中占的比例很小，不会显著的增加整个电路的功耗。

图5(c)(NOR_DFF)给出了或非门触发器的电路图，与DFF相比，仅仅是输入级作了改变，它的输入级由MP1、MN0和MN1组成，放电通道由两个并联的NMOS管组成.。相比于文献中采用的由两串联NMOS管构成放电通道的方案，该方法可以减小触发器的放电时间，提高电路的工作速度。将或非门和D触发器耦合，使得逻辑门和快速存储元件只引入同一延时，从而可以降低同步分频器的传输延时，提高电路的工作速度。相比于传统的与非门触发器，或非门触发器将具有更小的延时，可以进一步提高电路的工作速度。

异步计数器是由五个级联的D触发器构成的触发器链，它的工作频率仅是输入频率的四分之一或者五分之一，对其速度的要求降低了。为了保持整个电路具有很高的性能，异步计数器应该具有很低的功耗，没有毛刺并且对最低输入频率没有限制。本实施例采用了Q.Huang等人提出的通用快速TSPC D触发器。

控制逻辑器控制同步分频器的分频比并选择输出频率。它的功能是控制同步4分频/5分频分频器的分频比和该双模预分频器的输出模式，它采用了双模预分频器中通常采用的控制逻辑结构。

晶体振荡器和压控振荡器的输出信号经分频后，送往鉴频鉴相器，产生控制电荷泵开关的控制信号，本发明的鉴频鉴相器采用了传统的鉴频鉴相器电路结构。

鉴频鉴相器的输出经过逻辑控制模块产生电荷泵的控制信号。由于电荷泵采用了开关电路技术，开关电路所遇到的电荷注入问题也会影响频率合成器的性能。该频率合成器所使用的鉴频鉴相器引入了延时单元，即使在锁定的情况下，鉴频鉴相器输出端也会出现短时间的低电平，引起电荷泵周期性的开关动作，由此而产生的周期性的电荷注入问题会使该频率合成器的输出频谱产生毛刺。为了减轻电荷注入问题引起的毛刺，该频率合成器采用了如图6所示的电荷泵实施例结构，该电荷泵由四个开关S1～S4和电流源、电流沉构成，其中电流源的一极接电源VDD，另一极接开关S2和S3的一端，开关S2的另一端接参考电平Vref和开关S4的一端，S4的另一端接电流沉，S2的另一端接环路滤波器和开关S1的一端，S1的另一端接电流沉，电流沉的一端和开关S1、S4相连，另一端和地相连，开关S1～S4的控制信号由鉴频鉴相器模块提供。

该电荷泵工作过程为：当压控振荡器压控端的电压需要升高时，S2和S4闭合，S1和S3打开，电流源的电流通过S2流往环路滤波器，电流沉的电流通过开关S4由Vref所接的偏置电路提供；当压控振荡器压控端的电压需要降低时，S1和S3闭合，S2和S4打开，电流沉通过S1从环路滤波器吸取电流，电流源的电流通过S3流往Vref所接的偏置电路；当压控振荡器压控端的电压应该保持不变时，S1和S2同时闭合，S3和S4同时打开，或者，S1和S2同时打开，S3和S4同时闭合，这时没有电流流过节点Vref和Vout。这样，电流源和电流沉总处于工作状态，消除了电流源和电流沉工作状态转换所引入的额外延时以及与之相关的干扰。S1～S4均采用由PMOS管和NMOS管组成的CMOS开关对，通过使同一个开关的PMOS管控制信号和NMOS管控制信号同时往相反的电平方向变化，PMOS管的电荷注入和NMOS管的电荷注入可以互相抵消，从而降低时钟馈通效应对电路的影响。同一个开关的两个控制信号是对其中的一个控制信号取反得到的，为了消除取反操作引入的延时，两个控制信号都加入了反相器链，其中一个控制信号的反相器链比另一个控制信号的反相器链多了一级反相器，通过调节两组反相器链中各反相器的尺寸，可以使得两组反相器链引入的延时相等，避免两控制信号不同步发生的电荷注入问题。另外，S3和S4应在开关S1和S2完全打开之后闭合，应在S1和S2闭合之前打开，这样可以使得两个支路相对应的开关不会同时处于闭合状态。这就对两个支路的开关控制信号之间的时序提出了要求，这些不同时序的控制信号可以通过引入不等阈值的反相器链来实现。

电流源和电流沉可以通过两个控制信号M<1>和M<2>来选择(I₀，2I₀，3I₀，4I₀)四种电流值中的一个，其中I₀为基准电流，设计值为0.1mA，M<1>和M<2>由内部寄存器控制，这样基带处理器通过三线串行接口可以控制电流源和电流沉的电流值，从而控制锁相环型频率合成器的环路特性。在压控振荡器调谐曲线的线性度不好时，通过这种办法调节电荷泵的电流值还可以起到非线性化处理的作用。

为了减少芯片面积，该频率合成器的环路滤波器实施例是由离片元件来实现的，如图7所示，包括电阻R1、R2和电容C1、C1和C2；其中，I_p(t)是从电荷泵来的电流，它的输入端接电阻R1和电阻R2的一端一极C2的一端，R1的另一端接C1的一端，C1和C2的另一端均接地，环路滤波器的输出控制压控振荡器的振荡频率，其输出接电阻R2的另一端和C3的一端，C3的另一端接地。环路滤波器和电荷泵组合，可以形成四阶二型(四个极点，其中两极点在零频率处)的环路滤波网络。

为了了解环路滤波网络对本发明的锁相环型频率合成器噪声和动态特性的影响，首先要推导出该频率合成器的开环电路增益。图8给出了本发明的锁相环型频率合成器的简单仿真模型。在图中，Kd是鉴相器的增益因子，对于所使用的鉴频鉴相器来说，其增益因子为 I_P为电荷泵的电流；Kv/s是压控振荡器的传输函数，Kv为压控振荡器的调谐系数(即振荡频率随压控端电压的变化率)；1/N是分频器的传输函数。

图8中还加入了电路中低频模块产生的噪声源。其中，di_np ²是电荷泵产生的噪声，它来源于电荷泵的非理想特性，如电流源和电流沉不匹配、开关操作引起的电荷注入等，这些会在输出端产生毛刺，而且电流源和电流沉不匹配的电荷泵会使电荷注入环路滤波器，并通过压控振荡器在输出端产生频率调制信号；di_R1 ²和di_R2 ²是环路滤波器中两个电阻产生的热噪声。

在不考虑各种噪声源时，整个频率合成器的开环传输函数可以表示为：

$G\left(s\right)=\frac{\mathrm{Kd}\&CenterDot;I_P\&CenterDot;H\left(s\right)\mathrm{Kv}}{N\&CenterDot;s}=\frac{I_P}{2\mathrm{\&pi;}}\&CenterDot;\frac{H\left(s\right)\&CenterDot;K_v}{N\&CenterDot;s}\&CenterDot;\&CenterDot;\&CenterDot;\left(5\right)$

其中，H(s)是环路滤波器的传输函数，可以表示为：

$H\left(S\right)=Z_{\mathrm{LF}}\left(s\right)\&CenterDot;$ $\frac{1}{(1+s{R}_2{C}_3)}\&CenterDot;\&CenterDot;\&CenterDot;\left(6\right)$

其中，Z_LF(s)是离片的环路滤波器的阻抗，其值为：

$Z_{\mathrm{LF}}\left(s\right)=\frac{(1+s{\mathrm{\&tau;}}_1)(1+s{\mathrm{\&tau;}}_2)}{s[s^2{C}_2{\mathrm{\&tau;}}_1{\mathrm{\&tau;}}_2+s(C_2{\mathrm{\&tau;}}_1+C_2{\mathrm{\&tau;}}_2+C_3{\mathrm{\&tau;}}_1+C_1{\mathrm{\&tau;}}_2)+C_1+C_2+C_3]}\&CenterDot;\&CenterDot;\&CenterDot;\left(7\right)$

其中，τ₁＝R₁C₁，τ₂＝R₂C₃。

将(6)和(7)代入(5)，可得：

$G\left(s\right)=\frac{I_P}{2\mathrm{\&pi;}}\&CenterDot;\frac{\mathrm{Kv}}{N}\&CenterDot;\frac{(1+s{\mathrm{\&tau;}}_1)}{s^2[s^2{C}_2{\mathrm{\&tau;}}_1{\mathrm{\&tau;}}_2+s(C_1{\mathrm{\&tau;}}_2+C_2{\mathrm{\&tau;}}_2+C_3{\mathrm{\&tau;}}_1+C_1{\mathrm{\&tau;}}_2)+C_1+C_2+C_3]}\&CenterDot;\&CenterDot;\&CenterDot;\left(8\right)$

从(8)可以看出，该开环传输函数有一个零点和四个极点，其中两个极点处于零频率处。

令|G(jω_c)|＝1，可以求得环路带宽ω_c应该满足的条件：

$\frac{I_P}{2\mathrm{\&pi;}}\&CenterDot;\frac{\mathrm{Kv}}{N}\&CenterDot;\sqrt{\frac{1+{\left({\mathrm{\&tau;}}_1{\mathrm{\&omega;}}_c\right)}^2}{{\left(A{\mathrm{\&tau;}}_1{\mathrm{\&omega;}}_c\right)}^2+{(1-B{\left({\mathrm{\&tau;}}_1{\mathrm{\&omega;}}_c\right)}^2)}^2}}=C_1(1+\frac{C_2}{C_1}+\frac{C_3}{C_1}){{\mathrm{\&omega;}}_c}^2\&CenterDot;\&CenterDot;\&CenterDot;\left(9\right)$

其中，

$A=\frac{\frac{C_2}{C_1}+\frac{C_3}{C_1}+\frac{{\mathrm{\&tau;}}_2}{{\mathrm{\&tau;}}_1}(1+\frac{C_2}{C_1})}{1+\frac{C_2}{C_1}+\frac{C_3}{C_1}},$ $B=\frac{\frac{C_2}{C_1}\frac{{\mathrm{\&tau;}}_2}{{\mathrm{\&tau;}}_1}}{1+\frac{C_2}{C_1}+\frac{C_3}{C_1}}\&CenterDot;\&CenterDot;\&CenterDot;\left(10\right)$

从G(jω_c)的幅角可以求得该频率合成器的相位裕度：

$\mathrm{PM}={\tan }^{-1}\left({\mathrm{\&tau;}}_1{\mathrm{\&omega;}}_c\right)-{\tan }^{-1}\left(\frac{A\left({\mathrm{\&tau;}}_1{\mathrm{\&omega;}}_c\right)}{1-B{\left({\mathrm{\&tau;}}_1{\mathrm{\&omega;}}_c\right)}^2}\right)\&CenterDot;\&CenterDot;\&CenterDot;\left(11\right)$

式(11)对ω_c取微分并令其等于0，可以求得达到最大的相位裕度时ω_c应该满足的条件：

${\mathrm{\&omega;}}_c=\frac{1}{{\mathrm{\&tau;}}_1}\sqrt{\frac{1}{2}(\frac{2B+\mathrm{AB}+A-A^2}{B(B-A)}+\sqrt{{\left(\frac{2B+\mathrm{AB}+A-A^2}{B(B-A)}\right)}^2-\frac{4(1-A)}{B(B-A)}})}\&CenterDot;\&CenterDot;\&CenterDot;\left(12\right)$

从(11)可以看出，该频率合成器的相位裕度与环路滤波器中各电阻、电容的绝对值无关，而仅是

和

的函数。

为了保证环路的稳定性，一般要求相位裕度大于45度，即：

                                      PM＞45°                     (13)

在实际设计中，环路带宽一般取为参考频率的十分之一左右，在此条件下，可以选择C1～C3和R1、R2的值，使得它们满足(9)～(13)的要求。公式(9)～(12)仅提供了三个限制条件，这样在选择

和 以及C₁和τ₁的值时，有两个自由度，可以尽量增大环路滤波网络对各种噪声的抑制作用而不影响该频率合成器的相位裕度和环路带宽。

假设电荷泵中的电流源和电流沉产生的噪声电流均为di_n ²，在锁相环锁定情况下，在每一次鉴相过程中，电流源和电流沉在一段短时间内同时工作，假设该时间段占的比例为α_p，则电荷泵产生的噪声电流为：

              di_np ²＝2α_p·di_n ²                             (14)

由图8可以推导出从该噪声源到频率合成器输出的传输函数：

$\frac{{\mathrm{\&theta;}}_{\mathrm{out}}}{{\mathrm{di}}_{\mathrm{np}}}\left(s\right)=\frac{Z_{\mathrm{LF}}\left(s\right)\&CenterDot;\frac{1}{1+s{R}_2{C}_3}\&CenterDot;\mathrm{Kv}}{s+\frac{I_P}{2\mathrm{N\&pi;}}\&CenterDot;Z_{\mathrm{LF}}\left(s\right)\&CenterDot;\frac{1}{1+s{R}_2{C}_3}\mathrm{Kv}}\&CenterDot;\&CenterDot;\&CenterDot;\left(15\right)$

对于带外相位噪声来说，当偏离频率远大于环路带宽ω_c时，有：

$Z_{\mathrm{LF}}\left(s\right)\&CenterDot;\frac{1}{1+s{R}_2{C}_3}\&ap;\frac{1}{s^2{C}_2{\mathrm{\&tau;}}_2}\&CenterDot;\&CenterDot;\&CenterDot;\left(16\right)$

将式(16)代入(15)，可得：

$\frac{\mathrm{\&theta;out}}{\mathrm{dinp}}\left(s\right)\&ap;\frac{\mathrm{Kv}}{s^3{C}_2{\mathrm{\&tau;}}_2}\&CenterDot;\&CenterDot;\&CenterDot;\left(17\right)$

由公式(14)和(17)可得由于电荷泵引入的单边带相位噪声功率谱密度为：

${\mathrm{\&Gamma;}}_P\left\{\mathrm{\&Delta;\&omega;}\right\}=\frac{{{\mathrm{\&theta;}}_{\mathrm{out}}}^2\left(\mathrm{\&Delta;\&omega;}\right)}{2}=\frac{1}{2}\&CenterDot;{\left(\frac{\mathrm{Kv}}{\mathrm{\&Delta;}{\mathrm{\&omega;}}^3{C}_2{\mathrm{\&tau;}}_2}\right)}^2\&CenterDot;{2\mathrm{\&alpha;}}_p\&CenterDot;{{\mathrm{di}}_n}^2\&CenterDot;\&CenterDot;\&CenterDot;\left(18\right)$

从公式(18)可以看出，要减小电荷泵引入的单边带相位噪声，电容C2以及τ₂应取尽可能大的值。

离片的环路滤波器中电阻R1和R2会产生热噪声 ${{\mathrm{dv}}_{R_{\mathrm{1,2}}}}^2=4\mathrm{kT}{R}_{\mathrm{1,2}}\&CenterDot;\mathrm{df},$ 它们也会对相位

噪声产生贡献。采用与电荷泵推导相似的方法，可以导出由于这两个电阻引入的单边带相位噪声功率谱密度分别为：

${\mathrm{\&Gamma;}}_{R_1}\left\{\mathrm{\&Delta;\&omega;}\right\}=\frac{1}{2}\&CenterDot;{\left(\frac{\mathrm{Kv}}{\mathrm{\&Delta;}{\mathrm{\&omega;}}^3{C}_2{\mathrm{\&tau;}}_2}\right)}^2\&CenterDot;\frac{4\mathrm{kT}}{R_1}\&CenterDot;\&CenterDot;\&CenterDot;\left(19\right)$

${\mathrm{\&Gamma;}}_{R_2}\left\{\mathrm{\&Delta;\&omega;}\right\}=\frac{1}{2}\&CenterDot;{\left(\frac{\mathrm{Kv}}{\mathrm{\&Delta;}{\mathrm{\&omega;}}^2{C}_3}\right)}^2\&CenterDot;\frac{4\mathrm{kT}}{R_2}\&CenterDot;\&CenterDot;\&CenterDot;\left(20\right)$

从式(19)、(20)可以看出，为了减少环路滤波器中电阻R1和R2引入的单边带相位噪声，R1和R2应取尽可能大的值，并且电容C2和τ₂也应取尽可能大的值。另外，(18)～(20)式表明，电荷泵和电阻R1引入的单边带相位噪声都与偏离频率Δω的六次方成反比，而电阻R2引入的单边带相位噪声则与偏离频率Δω的四次方成反比，这说明电阻R2会引入更大的相位噪声。

在实际可以得到的元件值受到限制的条件下，最后实现的环路滤波器中各元件的取值为：

R₁＝15KΩ，C₁＝200pF，C₂＝10pF，R₂＝2KΩ，C₃＝2pF，这时环路带宽约为100kHz，相位裕度约为51度。将各种参数代入(18)～(20)式，并且假设Kv＝100MHz/V，T＝300K，α_p＝0.1，则：

                 Γ_P{3MHz)＝-114.38dBc/Hz

${\mathrm{\&Gamma;}}_{R_1}\left\{3\mathrm{MHz}\right\}=-115.17\mathrm{dBc}/\mathrm{Hz}\&CenterDot;\&CenterDot;\&CenterDot;\left(21\right)$

${\mathrm{\&Gamma;}}_{R_2}\left\{3\mathrm{MHz}\right\}=-114.90\mathrm{dBc}/\mathrm{Hz}$

本实施例的频率合成器可采用0.25um CMOS工艺实现，该工艺提供五层金属走线，其中，射频频率合成器的模拟部分占用的芯片面积约为0.7×1.5mm²，该芯片采用48管腿QFN(Quad Flat No-Lead)封装。

为了对该频率合成器进行测试，设计了一FPGA测试板，该射频频率合成器的测试板上共有三个SMA接头，分别接内部压控振荡器的输出端、双模预分频器的输出端和外部压控振荡器的输入端。该FPGA测试板所使用的可编程器件是Xilinx公司的SPANTAN XL芯片，正常工作电压为3.3V。该FPGA测试板通过三线串行接口控制频率合成器的工作模式以及输出频率。

本实施例使用11.0592MHz的晶体振荡器作为参考频率源，由于本实施例要得到大约1MHz的信道带宽，所以在内部对该频率源进行了11分频，实际的参考频率是1.0053818MHz。通过控制P计数器和S计数器的计数值，可以调节该频率合成器的输出频率。低频率的参考频率源会给射频频率合成器的输出频谱带来谐波，并增加振荡信号的相位噪声。当该频率合成器应用到实际系统中时，应该根据信道带宽的要求，选择尽可能高的实际参考频率(如在IEEE802.11b系统中，信道带宽为22MHz，实际参考频率应该设定为22MHz)。

内部压控振荡器的振荡频率可以在1.77GHz～2.00GHz范围内变化，但该频率合成器的锁定范围仅为1.82GHz~1.96GHz。图9给出了一种锁定状态下该频率合成器的输出频谱，这时输出频率为1924MHz，输出幅度可达-3.50dBm。从图中可以看出，该频率合成器的输出频谱中出现了很多谐波，这些谐波是由于参考频率的干扰引起的。能量最大的谐波出现在中心频率两侧11MHz处，该频率合成器对这两个谐波的抑制率仅为-20dBc。

图10给出了在这种锁定状态下，用示波器观测到的鉴频鉴相器两个输入端的波形。其中(a)图是压控振荡器输出信号分频后的波形，(b)图是晶体振荡器输出信号分频后的波形。它们的频率是相等的，说明整个频率合成器已经进入锁定状态。

该锁定状态下，当偏离中心频率的数值大于环路带宽(约100kHz)但小于3MHz时，频率合成器的相位噪声主要是由内部压控振荡器的1/f噪声上变频而产生的，处于ω^-3区域，以30dB/dec的速率下降，在偏离中心频率3MHz处的相位噪声达到-100.83dBc/Hz。在该频率以外，该频率合成器的相位噪声进入ω^-2区域，以20dB/dec的速率下降，这时噪声主要来源于内部压控振荡器各元件的热噪声，采用外插法，可以推导出在偏离中心频率25MHz处的相位噪声约为-119.25dBc/Hz，这已经可以满足IEEE802.11b对频率合成器相位噪声的要求(在离中心频率25MHz处的相位噪声性能应优于-118.4dBc/Hz)。当偏离频率位于环路带宽以内时，该频率合成器的相位噪声主要来源于参考频率源和内部压控振荡器，在偏离中心频率30kHz处，相位噪声达到最大值，约为-57dBc/Hz。

除了参考频率源和内部压控振荡器的噪声在环路带宽内外分别起主要作用外，电荷泵、环路滤波器的电阻R1和R2，以及数字电路都会对降低频率合成器的相位噪声产生重要影响。另外，测试中所使用的设备也会引入很多的噪声，所有的这些因素都限制了频率合成器的相位噪声性能。

当本发明的频率合成器的数字电路部分采用2.5V电源，模拟部分采用2.7V电源，该频率合成器的模拟部分消耗的总电流约为48mA。各个模块所消耗的电流分别为：内部压控振荡器约3.2mA；两个内部压控振荡器的输出缓冲电路约16mA；内部压控振荡器和双模预分频器的接口电路约10.5mA；双模预分频器约15.7mA；鉴频鉴相器和电荷泵约2.5mA；恒跨导源约0.1mA。

从以上测试结果可以看出，本发明所提出的集成锁相环型频率合成器可以实现频率合成的功能，并具有很高的性能，可以应用于无线通信领域。

Claims (3)

1、一种集成射频锁相环型频率合成器，其特征在于，由采用CMOS工艺集成在一个芯片上的数字单元部件，模拟单元部件和由离片元件实现的环路滤波器组成，其中，该数字单元部件包括；R可编程计数器、P可编程计数器、S可编程计数器、三线串行接口电路、移位寄存器和功耗控制器；该模拟单元包括：鉴频鉴相器、双模预分频器、压控振荡器、电荷泵和恒跨导源；该频率合成器各器件的连接关系为：所说的压控振荡器的输出端与双模预分频器的输入端相连，该双模预分频器的输出端分别与编程P计数器和可编程S计数器输入端相连，该S计数器的输出端与该双模预分频器输入相连，该P计数器的输出端分别与S计数器的输入端及鉴频鉴相器的输入端相连，可编程的R计数器的输入接收参考频率源输入的晶振信号，该可编程的R计数器的输出端与鉴频鉴相器的输入端相连，该鉴频鉴相器的输出端与电荷泵的输入端相连，电荷泵的输出端经环路滤波器与所说的压控振荡器输入端相连；所说的移位寄存器与三线串行接口相连，用于控制R、S和P三个计数器的分频比外及控制整个频率合成器的工作模式；所说的功耗管理模块给各个子模块提供使能信号，而恒跨导源给各模拟单元部件提供偏置，最后所需要的信号由压控振荡器的输出得到。

2、如权利要求1所述的集成射频锁相环型频率合成器，其特征在于，还包括一个离片的压控振荡器及内/外部压控振荡器模式的选择电路；该选择电路由晶体管MS1-MS16、隔直电容CS3、CS4、CS5、电阻RS5、RS6和电感LS1构成；各器件的连接关系为：从内部压控振荡器来的信号INT_VCO输入晶体管MS1的栅极，MS1的源极接地，漏极接负载电阻RS5和隔直电容CS3的一极；晶体管MS5的栅极接到功耗控制信号EN1B，源极接电源VDD，漏极接晶体管MS6的源极，晶体管MS6的栅极和电容CS3的另一端，晶体管MS6的漏极，MS7的漏极，MS7的栅极，MS10的栅极，CS4的一端相连；MS7的源极接MS8的漏极，MS8的栅极接功耗控制信号EN1和MS9的栅极，MS8的源极接地；MS9的漏极接MS10的源极，MS9的源极接地，MS10的漏极接片上电感LS1的一端和输出到双模预分频器的接口Fdmp，晶体管MS13的源极接地，漏极接其栅极，MS11的栅极和MS14的源极相连，MS14的漏极接MS14栅极，MS12的栅极和MS15的漏极相连，MS15的栅极接偏置信号VP2，其源极接MS16的漏极，MS16的栅极接控制信号ENP，其源极接电源VDD，MS11的漏极接外部压控振荡信号EXT_VCO和MS12的源极，MS11的源极接地，MS12的漏极接RS6的一端和CS4的一端，RS6的另一端接地。

3、如权利要求1所述的集成射频锁相环型频率合成器，其特征在于，所说的双模预分频器由同步4分频/5分频的分频器、异步计数器和控制逻辑器组成；其中，压控振荡信号分别接到两个或非门触发器和D触发器的CLK输入端，D触发器的Q+输出端接到第一或非门触发器的D1输入端，其Q-输出端接到第二或非门触发器的D1输入端；第一或非门触发器的D2输入端接到第二或非门触发器的Q+输出端，其Q+输出端接到D触发器的D输入端和异步计数器的输入端，第二或非门触发器的D2输入端接控制逻辑器的输出，第一和第二或非门触发器的的输出端Q-都悬空，控制逻辑器的输入由异步计数器提供，异步计数器同时提供分频信号。

Images