CN109302179B - 双模式电荷泵电路和模式选择电路及采样逻辑容差电路 - Google Patents

双模式电荷泵电路和模式选择电路及采样逻辑容差电路 Download PDF

Info

Publication number
CN109302179B
CN109302179B CN201811020698.8A CN201811020698A CN109302179B CN 109302179 B CN109302179 B CN 109302179B CN 201811020698 A CN201811020698 A CN 201811020698A CN 109302179 B CN109302179 B CN 109302179B
Authority
CN
China
Prior art keywords
circuit
output
signal
logic
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811020698.8A
Other languages
English (en)
Other versions
CN109302179A (zh
Inventor
吴炎辉
杨颂
范麟
邹维
黄波
李�杰
兰庶
万天才
刘永光
徐骅
李明剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Southwest Integrated Circuit Design Co ltd
CETC 24 Research Institute
Original Assignee
Chongqing Southwest Integrated Circuit Design Co ltd
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Southwest Integrated Circuit Design Co ltd, CETC 24 Research Institute filed Critical Chongqing Southwest Integrated Circuit Design Co ltd
Priority to CN201811020698.8A priority Critical patent/CN109302179B/zh
Publication of CN109302179A publication Critical patent/CN109302179A/zh
Application granted granted Critical
Publication of CN109302179B publication Critical patent/CN109302179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了双模式电荷泵电路和模式选择电路及采样逻辑容差电路；一种双模式电荷泵电路，包括模式选择电路和充放电核心电路，其特征在于：所述模式选择电路用于给电荷泵提供控制逻辑；所述充放电核心电路受外部寄存器和模式选择电路控制，用于给环路滤波器提供充电电流和放电电流；所述模式选择电路内设置有D触发器、采样逻辑容差电路、采样逻辑容差延时匹配电路、逻辑处理电路、互补信号产生电路和输出信号产生电路；采样逻辑容差电路将参考时钟信号进行逻辑容差处理，输出采样逻辑容差时钟信号到逻辑处理电路；本发明可在线性化电荷泵或采样保持电荷泵两种工作模式间切换，支持锁相环工作在内置环路滤波器和外置环路滤波器。

Description

双模式电荷泵电路和模式选择电路及采样逻辑容差电路
技术领域
本发明涉及锁相环，具体涉及用于锁相环的双模式电荷泵电路和模式选择电路及采样逻辑容差电路。
背景技术
锁相环广泛应用于模拟、数字及射频芯片中，用于提供时钟频率或本振频率。锁相环分为模拟锁相环和全数字锁相环两大类，其中模拟锁相环按分频比覆盖范围，又分整数分频锁相环和小数分频锁相环，小数分频锁相环具有高频率分辨率和高鉴相频率等特点，是目前锁相环产品的重点发展方向。
典型小数分频器锁相环组成单元包括：参考缓冲器、参考分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、反馈分频器及Sigma-delta调制器等单元，如图1所示。在传统小数分频锁相环中，反馈分频器的输出信号与参考输出信号经过鉴频鉴相器和电荷泵后，转换为充电电流和放电电流，再通过环路滤波器转换为电压信号，在此过程中，由于Sigma-delta调制器作用，在不同周期的上升沿时刻，反馈分频器输出信号相位相比参考分频器输出信号相位会出现超前或滞后现象。
传统电荷泵电路具有非线性特性，容易将Sigma-delta调制器的高频处噪声折叠到环路带宽内，恶化锁相环闭环带内相位噪声，特别在宽环路带宽下，恶化尤为明显。为解决这一问题，目前主流的做法是在电荷泵输出端增加恒定偏差电流，来实现电荷泵的线性化特性，当锁相环中环路滤波器外置时，这种线性化电荷泵产生大输出电压波动，可以通过环路滤波器来抑制；如果锁相环环路滤波器为全集成，由于环路滤波器元器件值不可能选择较大值，导致这种线性化电荷泵产生的大输出电压波动很难抑制，这会极大恶化锁相环输出信号的杂散特性，严重影响了其在全集成环路滤波器中的应用。
发明内容
本发明所要解决的技术问题在于提供用于锁相环的双模式电荷泵电路和模式选择电路及采样逻辑容差电路，以实现采样保持逻辑与电荷泵核心电路充放速率的匹配，解决逻辑偏差带来的脉冲杂散问题，具有较好的逻辑容差功能，并同时支持外置环路滤波器和内置环路滤波器两种典型应用。
本发明的第一个技术方案是，一种双模式电荷泵电路，包括模式选择电路和充放电核心电路，其特征在于：
所述模式选择电路用于给电荷泵提供控制逻辑。
所述充放电核心电路受外部寄存器和模式选择电路控制，用于给环路滤波器提供充电电流和放电电流。
所述模式选择电路内设置有D触发器、采样逻辑容差电路、采样逻辑容差延时匹配电路、逻辑处理电路、互补信号产生电路和输出信号产生电路。
D触发器分别接收鉴频鉴相器输出的充电控制信号和放电控制信号，输出到输出信号产生电路。
采样逻辑容差电路将参考时钟信号进行逻辑容差处理，输出采样逻辑容差时钟信号到逻辑处理电路。
采样逻辑容差延时匹配电路对鉴频鉴相器输出的充电控制信号进行逻辑容差延时处理后输出到逻辑处理电路。
逻辑处理电路分别接收外部寄存器输出的模式控制信号、鉴频鉴相器输出的充电控制信号和放电控制信号、采样逻辑容差电路输出的时钟信号以及采样逻辑容差延时匹配电路输出的控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路和输出信号产生电路。
互补信号产生电路受逻辑处理电路的控制，产生互补信号一、二、三输出到充放电核心电路。
输出信号产生电路分别接收D触发器输出的信号、鉴频鉴相器输出的放电控制信号和逻辑处理电路输出的控制信号，产生控制信号输出到充放电核心电路。
本发明提出的应用于锁相环的双模式电荷泵电路，可在线性化电荷泵或采样保持电荷泵两种工作模式间切换，可支持锁相环工作在内置环路滤波器和外置环路滤波器中，应用方式灵活；本发明电荷泵电路应用于锁相环系统时，若工作在采样保持线性化模式，相较传统线性化电荷泵电路，可极大优化锁相环输出信号的鉴相漏杂散；本发明具有噪声低、杂散低等特点，很好的解决了传统线性化电荷泵带来的高杂散问题，以及采样保持逻辑与电荷泵核心电路充放速率不匹配带来的杂散问题，具有了采样逻辑容差功能，可更大限度的容忍如工艺模型或充放电驱动不一致带来的杂散问题。
根据本发明所述的双模式电荷泵电路的优选方案，所述电路充放电核心电路，包括充电电流源电路、放电电流源电路、偏差电流源电路、采样保持电路、传输门、电流互换电路、第一、第二充电控制管、第一、第二放电控制管和开关管。
第一、第二充电控制管的栅极分别接收模式选择电路输出的互补信号一；第一、第二放电控制管的栅极分别接收模式选择电路输出的互补信号三；第一、第二充电控制管的源极同时连接充电电流源电路；第一、第二放电控制管的源极同时连接电流互换电路的第一输入端；第一、第二放电控制管的漏极分别连接第一、第二充电控制管的漏极；并且第二充电控制管的漏极同时连接传输门的输入端和开关管的漏极以及采样保持电路；开关管的栅极接收模式选择电路输出的控制信号。
电流互换电路的第二输入端同时连接开关管的源极和传输门的输出端。
电流互换电路的第一输出端与放电电流源电路连接；电流互换电路的第二输出端与偏差电流源电路连接。
根据本发明所述的双模式电荷泵电路的优选方案，所述采样保持电路包括第一、第二控制管、第一、第二电容和开关；第一、第二控制管的栅极分别接收模式选择电路输出的互补信号二；第一、第二控制管的漏极同时连接第二充电控制管的漏极，并通过第一开关和第一电容接地；第一、第二控制管的源极同时连接充放电信号输出端，并通过第二开关和第二电容接地。
根据本发明所述的双模式电荷泵电路的优选方案，所述电流互换电路包括第一、第二、第三、第四传输门；第一、第二传输门的输入端相连，为电流互换电路的第一输入端；第三、第四传输门输入端相连，为电流互换电路的第二输入端；第一、第三传输门的输出端相连，为电流互换电路的第一输出端；第二、第四传输门的输出端相连，为电流互换电路的第二输出端。
本发明的第二个技术方案是，一种构成双模式线性化电荷泵电路的模式选择电路，包括D触发器、采样逻辑容差电路、采样逻辑容差延时匹配电路、逻辑处理电路、互补信号产生电路和输出信号产生电路；其特征在于：
D触发器分别接收鉴频鉴相器输出的充电控制信号和放电控制信号，输出到输出信号产生电路。
采样逻辑容差电路将参考时钟信号进行逻辑容差处理，输出采样逻辑容差时钟信号到逻辑处理电路。
采样逻辑容差延时匹配电路对鉴频鉴相器输出的充电控制信号进行逻辑容差延时处理后输出到逻辑处理电路。
逻辑处理电路分别接收使能信号、外部寄存器输出的模式控制信号、鉴频鉴相器输出的充电控制信号和放电控制信号、采样逻辑容差电路输出的时钟信号以及采样逻辑容差延时匹配电路输出的控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路和输出信号产生电路。
互补信号产生电路受逻辑处理电路的控制，产生互补信号输出到充放电核心电路。
输出信号产生电路分别接收D触发器输出的信号、鉴频鉴相器输出的放电控制信号和逻辑处理电路输出的控制信号，产生控制信号输出到充放电核心电路。
根据本发明所述的构成双模式电荷泵电路的模式选择电路的优选方案，采样逻辑容差电路包括延时电路、第一、第二、第三反向器和与非门；参考时钟信号同时接入延时电路和第二与非门的一端，延时电路将参考时钟信号进行延时处理后输出到第一反向器，第一反向器对收到的信号进行反向处理后输出到第一与非门的一端；第一与非门的另一个输入端与第二与非门的输出端连接，第二与非门的另一个输入端与第一与非门的输出端连接；第一与非门与第二与非门分别将信号输出到第二反向器和第三反向器，第二反向器和第三反向器输出一对采样逻辑容差时钟信号到逻辑处理电路。
根据本发明所述的构成双模式电荷泵电路的模式选择电路的优选方案，所述采样逻辑容差延时匹配电路包括第二延时电路、第二延时电路将鉴频鉴相器输出的充电控制信号进行延时处理后输出到逻辑处理电路。
根据本发明所述的构成双模式电荷泵电路的模式选择电路的优选方案，所述逻辑处理电路包括与非门和第一、第二、第三二选一选择器；所述与非门同时接收使能信号和外部寄存器输出的模式控制信号，进行与非运算后输出到输出信号产生电路；第一、第二、第三二选一选择器的控制端均连接模式选择端，接收外部寄存器输出的模式控制信号；第一二选一选择器的二个输入端分别接收鉴频鉴相器输出的充电控制信号和采样逻辑容差延时匹配电路输出的信号；第二二选一选择器和第三二选一选择器的其中一个输入端分别接收采样逻辑容差电路的输出信号，第二二选一选择器的另一个输入端接收逻辑“0”电平信号；第三二选一选择器的另一个输入端接收鉴频鉴相器输出的放电控制信号；第一、第二、第三二选一选择器对收到的信号进行逻辑处理后，分别输出控制信号到互补信号产生电路。
根据本发明所述的构成双模式电荷泵电路的模式选择电路的优选方案，所述互补信号产生电路包括第一、第二、第三互补信号产生电路，第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三二选一选择器的输出信号，进行处理后输出互补信号到充放电核心电路。
第一、第二、第三互补信号产生电路均由反向器、延迟单元和数字缓冲器构成；反向器和延迟单元的输入端均接收二选一选择器的输出信号；反向器对收到的信号进行反向处理后，再通过第二数字缓冲器进行缓冲处理后输出；延迟单元对收到的信号进行延迟处理后，再通过第三数字缓冲器进行缓冲处理后输出。
本发明的第三个技术方案是，一种用于双模式电荷泵电路的采样逻辑容差电路，包括延时电路、第一、第二、第三反向器和与非门；其特征在于：参考时钟信号同时接入延时电路和第二与非门的一端，延时电路将参考时钟信号进行延时处理后输出到第一反向器，第一反向器对收到的信号进行反向处理后输出到第一与非门的一端；第一与非门的另一个输入端与第二与非门的输出端连接，第二与非门的另一个输入端与第一与非门的输出端连接；第一与非门与第二与非门分别将信号输出到第二反向器和第三反向器，第二反向器和第三反向器的输出为一对采样逻辑容差时钟信号。
本发明提出的采样逻辑容差电路，很好的解决了传统线性化电荷泵带来的高杂散问题，以及采样保持逻辑与电荷泵核心电路充放速率不匹配带来的杂散问题，解决逻辑偏差带来的脉冲杂散问题，具有了采样逻辑容差功能，可更大限度的容忍如工艺模型或充放电驱动不一致带来的杂散问题。
本发明所述的双模式电荷泵电路和模式选择电路及采样逻辑容差电路的有益效果是：本发明提出的双模式电荷泵电路，可在线性化电荷泵或采样保持电荷泵两种工作模式间切换，可支持锁相环工作在内置环路滤波器和外置环路滤波器中，应用方式灵活；本发明电荷泵电路应用于锁相环系统时，若工作在采样保持线性化模式，相较传统线性化电荷泵电路，可极大优化锁相环输出信号的鉴相漏杂散，很好的解决了传统线性化电荷泵带来的高杂散问题；利用采样逻辑容差电路和采样逻辑容差延时匹配电路，解决了采样保持逻辑与电荷泵核心电路充放速率不匹配带来的杂散问题，具有了采样逻辑容差功能，可更大限度的容忍如工艺模型或充放电驱动不一致带来的杂散问题；本发明具有噪声低、杂散低等特点，可广泛应用于全集成环路滤波器等射频锁相环系统中。
附图说明
图1是典型小数分频器锁相环框图。
图2是本发明所述的用于锁相环的双模式线性化电荷泵电路原理图。
图3是模式选择电路原理图。
图4是充放电核心电路原理图。
图5是互补信号产生电路原理图。
图6是电荷泵模式切换信号输出图。
图7a是传统线性化电荷泵在VCO控制端产生的电压波动图。
图7b是采样保持线性化电荷泵在VCO控制端产生的电压波动图。
具体实施方式
实施例1.参见图2至图5，一种双模式电荷泵电路，包括模式选择电路1和充放电核心电路2。
所述模式选择电路1用于给电荷泵提供控制逻辑；模式选择电路的模式选择端Sel为逻辑高电平时，产生传统线性化电荷泵的控制逻辑；模式选择电路模式选择端Sel为逻辑低电平时，产生采样保持电荷泵的控制逻辑。
所述充放电核心电路2受外部寄存器和模式选择电路1控制，用于给环路滤波器提供充电电流和放电电流；当锁相环锁定时，充电电荷和放电电荷达到平衡；通过对充放电核心电路的模式控制端进行设置，可实现线性化电荷泵或采样保持电荷泵两种工作模式的切换。
所述模式选择电路1内设置有D触发器、采样逻辑容差电路9、采样逻辑容差延时匹配电路10、逻辑处理电路5、互补信号产生电路6和输出信号产生电路4。
D触发器分别接收鉴频鉴相器3输出的充电控制信号和放电控制信号，输出到输出信号产生电路4。
采样逻辑容差电路9将参考时钟信号进行逻辑容差处理，输出采样逻辑容差时钟信号到逻辑处理电路5；由于锁相环充放电电流的导通和关断在同一时刻，会在电荷泵输出产生较大纹波，因而采用了采样逻辑容差电路和充放电核心电路2配合，生成的逻辑控制信号，使得充电电流和放电电流导通时，采样保持电路14处于关断状态，纹波转换为电荷存储，待充放电完成后，采样保持电路14才打开，将电荷传输到电荷泵输出，可减小充放电过程中引起的杂散。
采样逻辑容差延时匹配电路10对鉴频鉴相器3输出的充电控制信号进行逻辑容差延时匹配处理后输出到逻辑处理电路5。
逻辑处理电路5分别接收使能信号、外部寄存器输出的模式控制信号、鉴频鉴相器3输出的充电控制信号和放电控制信号、采样逻辑容差电路9输出的时钟信号以及采样逻辑容差延时匹配电路10输出的控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路6和输出信号产生电路4；使能信号为高电平信号。
互补信号产生电路6受逻辑处理电路5的控制，产生互补信号一、二、三输出到充放电核心电路2。
输出信号产生电路4分别接收D触发器输出的信号、鉴频鉴相器3输出的放电控制信号和逻辑处理电路5输出的控制信号，产生控制信号输出到充放电核心电路2。
当模式控制信号为逻辑“1”电平时，本发明电荷泵工作在传统线性化模式，输出信号产生电路4输出逻辑低电平开关信号到充放电核心电路2；第一、第二互补信号输出端cp_up、cp_upn输出的互补信号一由鉴频鉴相器3输出的充电控制信号进行控制；第三、第四互补信号输出端cp_ref、cp_refn输出的互补信号二由逻辑“0”电平进行控制由鉴频鉴相器3输出的放电控制信号进行控制；第五、第六互补信号输出端cp_dnn、cp_dn输出的互补信号三。
当模式控制信号为逻辑“0”电平时，当模式选择端Sel收到的模式控制信号为逻辑“0”电平时，本发明电荷泵工作在采样保持模式，通过将放电过程的时间控制在约半个参考周期，强制性将锁相环锁定后充放电工作的区域平移到线性区充放电区域，减小小数分频器模式下远端噪声折叠到带内的噪声量，优化带内相位噪声；采样和保持两个阶段持续时间分别约为半个参考时钟周期。若前半个周期电荷泵的充电电流和放电电流打开，则采样保持电路中MN4、MP4管处于关断状态，充放电瞬间产生的大冲击电压不会输出到环路滤波器，以电荷的形式储存在采样保持电路的电容CL上，后半个周期，根据电荷守恒，再重新将电荷分配到采样保持电路的电容CL和CR上，这样可减小电荷泵输出到环路滤波器线路上的电压波动，从而降低杂散；互补信号一由鉴频鉴相器3输出的充电控制信号进行控制；互补信号二和互补信号三均由参考时钟信号进行控制。具体信号输出见图6。
其中，所述电路充放电核心电路，包括充电电流源电路11、放电电流源电路12、偏差电流源电路13、采样保持电路14、传输门15、电流互换电路I_swap、第一、第二充电控制管MP1、MP2、第一、第二放电控制管MN1、MN2和开关管MN3。
第一、第二充电控制管MP1、MP2的栅极分别接收模式选择电路1输出的互补信号一；第一、第二放电控制管MN1、MN2的栅极分别接收模式选择电路1输出的互补信号三；第一、第二充电控制管MP1、MP2的源极同时连接充电电流源电路11；第一、第二放电控制管MN1、MN2的源极同时连接电流互换电路I_swap的第一输入端Icm；第一、第二放电控制管MN1、MN2的漏极分别连接第一、第二充电控制管MP1、MP2的漏极；并且第二充电控制管MP2的漏极同时连接传输门15的输入端和开关管MN3的漏极以及采样保持电路14；开关管MN3的栅极接收模式选择电路1输出的控制信号；开关管MN3只在采样保持线性化模式下，锁相环锁相过程中才会导通，用于实现锁相过程中的充放电电荷泵稳定，当锁相环锁定后，MN3管断开。
电流互换电路I_swap的第二输入端Idn同时连接开关管MN3的源极和传输门15的输出端；电流互换电路I_swap的第一输出端Inorm与放电电流源电路12连接；电流互换电路I_swap的第二输出端Ioffset与偏差电流源电路13连接。电流互换电路I_swap用于提供放电电流源和放电控制，当MN1、MN2栅极电压为高电平时放电；当MP1、MP2栅极电压为低电平时不放电。
当模式控制信号为逻辑“1”电平时，本发明电荷泵工作在传统线性化模式，通过设置偏差电流源，强制性将锁相环锁定后充放电工作的区域平移到线性区充放电区域，减小小数分频器模式下远端噪声折叠到带内的噪声量，优化带内相位噪声。具体信号输出图见图6。
所述电流互换电路I_swap包括第一、第二、第三、第四传输门；第一、第二传输门的输入端相连，为电流互换电路I_swap的第一输入端Icm；第三、第四传输门输入端相连，为电流互换电路I_swap的第二输入端Idn；第一、第三传输门的输出端相连，为电流互换电路I_swap的第一输出端Inorm；第二、第四传输门的输出端相连，为电流互换电路I_swap的第二输出端Ioffset。控制端p_ctrl接收mod_n控制信号，控制端n_ctrl接收mod_p控制信号；mod_n为模式控制信号的反向信号；mod_p为mod_n的反向信号。
所述采样保持电路14包括第一、第二控制管MN4、MP4、第一、第二电容CL、CR和开关；第一、第二控制管MN4、MP4的栅极分别接收模式选择电路1输出的互补信号二；第一、第二控制管MN4、MP4的漏极同时连接第二充电控制管MP2的漏极，并通过第一开关K1和第一电容CL接地；第一、第二控制管MN4、MP4的源极同时连接充放电信号输出端cp_out，并通过第二开关K2和第二电容CR接地。
所述电流互换电路I_swap包括第一、第二、第三、第四传输门；第一、第二传输门的输入端相连，为电流互换电路I_swap的第一输入端Icm；第三、第四传输门输入端相连，为电流互换电路I_swap的第二输入端Idn；第一、第三传输门的输出端相连，为电流互换电路I_swap的第一输出端Inorm；第二、第四传输门的输出端相连，为电流互换电路I_swap的第二输出端Ioffset。电流互换电路I_swap受端口p_ctrl和n_ctrl控制，对内部开关进行关断或导通，实现Inorm端口与Icm端口或Idn端口连通；或者实现Ioffset端口与Icm端口或Idn端口连通。
当模式控制信号为逻辑“1”电平时，传输门15处于闭合状态，电流互换电路I_swap的第二输出端输出的电流与第二输入端的电流相等，电流互换电路I_swap的第一输出端输出的电流与第一输入端的电流相等；当模式控制信号为逻辑“0”电平时，传输门15处于断开状态，电流互换电路I_swap的第二输出端输出的电流与第一输入端的电流相等，电流互换电路I_swap的第一输出端输出的电流与第二输入端的电流相等。
采样保持电路14用于实现电荷泵的充电和放电连接，同时在一个参考周期内实现采样和保持两个过程；充电电流源电路11用于提供充电电流源和充电控制，当MP1、MP2栅极电压为高电平时，不充电；当MP1、MP2栅极电压为低电平时进行充电；在传统线性化模式下，通过控制mod_n和mod_p,实现传输门15导通；在采样保持线性化模式下，通过控制mod_n和mod_p传输门15端口断开。在采样保持线性化模式下，mod_n控制信号为高，两个开关闭合；传统线性化模式下，mod_n控制信号为低，两个开关断开。
充电电流源电路、放电电流源电路及偏差电流源电路的电流可以通过开关的断开和闭合来进行选择，均具有可编程配置特点。传输门15在采样保持线性化模式下，处于断开状态；在传统线性化模式下，处于闭合状态。
充放电核心电路的控制端cp_ui<1:0>、cp_di<1:0>、cp_offset<1:0>均受寄存器控制，充放电核心电路的控制端cp_mod与模式选择电路的Sel端相接，受寄存器控制；充放电核心电路的充放电信号输出端cp_out通过连出线CP_OUT与环路滤波器相连。
本实施例采用模式选择电路1和充放电核心电路2相结合，实现了传统线性化电荷泵和采样保持线性化电荷泵两种工作模式的切换。
本实施例的电荷泵电路工作在采样保持线性化模式下时，若锁相环处于锁定状态，前半个参考时钟周期内，MP2、MN2分别发生充电和放电过程，且充电电荷和发电电荷会储存在电容CL正端；后半个参考周期时钟内，MP2和MN2不发生充发电过程，电容CL正端电荷会平衡分布在CL和CR正端。采用这种做法，可显著降低充放电时刻CPOUT端产生的电压冲击，极大优化整个锁相环的输出鉴相漏杂散，杂散优化效果可以通过对比PLL闭环锁定后VCO压控电压端的电压波动得到，本发明专利电荷泵在采样保持线性化模式下，相比传统线性化电荷泵，杂散优化效果对比见图7a、图7b所示。
实施例2.参见图3，一种构成双模式电荷泵电路的模式选择电路，包括D触发器、采样逻辑容差电路9、采样逻辑容差延时匹配电路10、逻辑处理电路5、互补信号产生电路6和输出信号产生电路4。
所述D触发器分别接收鉴频鉴相器3输出的充电控制信号和放电控制信号，输出到输出信号产生电路4。
采样逻辑容差电路9将参考时钟信号进行逻辑容差处理，输出采样逻辑容差时钟信号到逻辑处理电路5。
采样逻辑容差延时匹配电路10对鉴频鉴相器3输出的充电控制信号进行逻辑容差延时匹配处理后输出到逻辑处理电路5。
逻辑处理电路5分别接收使能信号、外部寄存器输出的模式控制信号、鉴频鉴相器3输出的充电控制信号和放电控制信号、采样逻辑容差电路9输出的时钟信号以及采样逻辑容差延时匹配电路10输出的控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路6和输出信号产生电路4。使能信号为一高电平信号。
互补信号产生电路6受逻辑处理电路5的控制，产生互补信号输出到充放电核心电路2。
输出信号产生电路4分别接收D触发器输出的信号、鉴频鉴相器3输出的放电控制信号和逻辑处理电路5输出的控制信号，产生控制信号输出到充放电核心电路2。
其中，采样逻辑容差电路9包括延时电路DLY1、第一、第二、第三反向器和与非门；参考时钟信号同时接入延时电路DLY1和第二与非门NAND2的一端，延时电路DLY1将参考时钟信号进行延时处理后输出到第一反向器INV1，第一反向器INV1对收到的信号进行反向处理后输出到第一与非门NAND1的一端；第一与非门NAND1的另一个输入端与第二与非门NAND2的输出端连接，第二与非门NAND2的另一个输入端与第一与非门NAND1的输出端连接；第一与非门NAND1与第二与非门NAND2分别将信号输出到第二反向器INV2和第三反向器INV3，第二反向器INV2和第三反向器INV3输出一对采样逻辑容差时钟信号到逻辑处理电路5。
所述采样逻辑容差延时匹配电路10包括第二延时电路DLY2、第二延时电路DLY2将鉴频鉴相器3输出的充电控制信号进行延时匹配处理后输出到逻辑处理电路5。采样逻辑容差延时匹配电路10的作用是将第二延时电路DLY2对应的第一互补信号产生电路61输出端cp_up信号的下降沿调整到与第三互补信号产生电路输出端cp_dn信号的上升沿一致。
所述逻辑处理电路5包括与非门NAND和第一、第二、第三二选一选择器MUX1、MUX2、MUX3；所述与非门NAND同时接收使能信号和外部寄存器输出的模式控制信号，进行与非运算后输出到输出信号产生电路4；第一、第二、第三二选一选择器MUX1、MUX2、MUX3的控制端均连接模式选择端Sel，接收外部寄存器输出的模式控制信号；第一二选一选择器MUX1的二个输入端分别接收鉴频鉴相器3输出的充电控制信号和采样逻辑容差延时匹配电路10输出的信号；第二二选一选择器MUX2和第三二选一选择器MUX3的其中一个输入端分别接收采样逻辑容差电路9的输出信号，第二二选一选择器MUX2的另一个输入端接收逻辑“0”电平信号；第三二选一选择器MUX3的另一个输入端接收鉴频鉴相器3输出的放电控制信号；第一、第二、第三二选一选择器MUX1、MUX2、MUX3对收到的信号进行逻辑处理后，分别输出控制信号到互补信号产生电路6。
所述互补信号产生电路6包括第一、第二、第三互补信号产生电路61、62、63，第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三二选一选择器MUX1、MUX2、MUX3的输出信号，进行处理后输出互补信号到充放电核心电路2。
第一、第二、第三互补信号产生电路均由反向器INV、延迟单元8和数字缓冲器构成；反向器INV和延迟单元的输入端均接收二选一选择器的输出信号；反向器INV对收到的信号进行反向处理后，再通过第二数字缓冲器BUF2进行缓冲处理后输出；延迟单元8对收到的信号进行延迟处理后，再通过第三数字缓冲器BUF3进行缓冲处理后输出。
实施例3：参见图3，一种采样逻辑容差电路，包括延时电路DLY1、第一、第二、第三反向器和与非门；参考时钟信号同时接入延时电路DLY1和第二与非门NAND2的一端，延时电路DLY1将参考时钟信号进行延时处理后输出到第一反向器INV1，第一反向器INV1对收到的信号进行反向处理后输出到第一与非门NAND1的一端；第一与非门NAND1的另一个输入端与第二与非门NAND2的输出端连接，第二与非门NAND2的另一个输入端与第一与非门NAND1的输出端连接；第一与非门NAND1与第二与非门NAND2分别将信号输出到第二反向器INV2和第三反向器INV3，第二反向器INV2和第三反向器INV3的输出为一对采样逻辑容差时钟信号。
采样逻辑容差电路9的工作原理是：Fr信号进入逻辑容差电路9后，分为两个支路，一条支路通过延时电路DLY1和反向器INV1后，进入与非门NAND1的一个输入端，另外一条支路直接进入与非门NAND2的一个输入端。从波形看，INV1输出波形下降沿滞后Fr信号上升沿，INV1输出波形上升沿滞后Fr信号下降沿，NAND1输出的下降沿由NAND2输出的上升沿决定，NAND2输出的上升沿由NAND1的下降沿决定，形成反馈，这样NAND1和NAND2两个与非门输出的信号有一个边沿基本对齐，即NAND1的上升沿与NAND2的下降沿基本对齐，NAND1输出的下降沿由INV1输出的上升沿确定，NAND2输出的上升沿由Fr信号的下降沿确定，延迟电路DLY1和INV1使得INV1输出的上升沿滞后于Fr的下降沿，对应考虑NAND1输出信号的下降沿和NAND2输出信号的上升沿，明显NAND1输出高电平持续时间要长于NAND2输出低电平持续时间，即实现了非交叠时钟。引入逻辑容差电路9后，可以抑制充放电控制信号些许不对称引起的杂散恶化问题。

Claims (9)

1.一种双模式电荷泵电路，包括模式选择电路(1)和充放电核心电路(2)，其特征在于：
所述模式选择电路(1)用于给电荷泵提供控制逻辑；
所述充放电核心电路(2)受外部寄存器和模式选择电路(1)控制，用于给环路滤波器提供充电电流和放电电流；
所述模式选择电路(1)内设置有D触发器、采样逻辑容差电路(9)、采样逻辑容差延时匹配电路(10)、逻辑处理电路(5)、互补信号产生电路(6)和输出信号产生电路(4)；
D触发器分别接收鉴频鉴相器(3)输出的充电控制信号和放电控制信号，输出到输出信号产生电路(4)；
采样逻辑容差电路(9)将参考时钟信号进行逻辑容差处理，输出采样逻辑容差时钟信号到逻辑处理电路(5)；
采样逻辑容差延时匹配电路(10)对鉴频鉴相器(3)输出的充电控制信号进行逻辑容差延时处理后输出到逻辑处理电路(5)；
逻辑处理电路(5)分别接收外部寄存器输出的模式控制信号、鉴频鉴相器(3)输出的充电控制信号和放电控制信号、采样逻辑容差电路(9)输出的时钟信号以及采样逻辑容差延时匹配电路(10)输出的控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路(6)和输出信号产生电路(4)；
互补信号产生电路(6)受逻辑处理电路(5)的控制，产生互补信号一、二、三输出到充放电核心电路(2)；
输出信号产生电路(4)分别接收D触发器输出的信号、鉴频鉴相器(3)输出的放电控制信号和逻辑处理电路(5)输出的控制信号，产生控制信号输出到充放电核心电路(2)。
2.根据权利要求1所述的双模式电荷泵电路，其特征在于：所述电路充放电核心电路，包括充电电流源电路(11)、放电电流源电路(12)、偏差电流源电路(13)、采样保持电路(14)、传输门(15)、电流互换电路(I_swap)、第一、第二充电控制管(MP1、MP2)、第一、第二放电控制管(MN1、MN2)和开关管(MN3)；
第一、第二充电控制管(MP1、MP2)的栅极分别接收模式选择电路(1)输出的互补信号一；第一、第二放电控制管(MN1、MN2)的栅极分别接收模式选择电路(1)输出的互补信号三；第一、第二充电控制管(MP1、MP2)的源极同时连接充电电流源电路(11)；第一、第二放电控制管(MN1、MN2)的源极同时连接电流互换电路(I_swap)的第一输入端(Icm)；第一、第二放电控制管(MN1、MN2)的漏极分别连接第一、第二充电控制管(MP1、MP2)的漏极；并且第二充电控制管(MP2)的漏极同时连接传输门(15)的输入端和开关管(MN3)的漏极以及采样保持电路(14)；开关管(MN3)的栅极接收模式选择电路(1)输出的控制信号；
电流互换电路(I_swap)的第二输入端(Idn)同时连接开关管(MN3)的源极和传输门(15)的输出端；
电流互换电路(I_swap)的第一输出端(Inorm)与放电电流源电路(12)连接；电流互换电路(I_swap)的第二输出端(Ioffset)与偏差电流源电路(13)连接；
当模式控制信号为逻辑“1”电平时，传输门(15)处于闭合状态，电流互换电路的第二输出端输出的电流与第二输入端的电流相等，电流互换电路的第一输出端输出的电流与第一输入端的电流相等；当模式控制信号为逻辑“0”电平时，传输门(15)处于断开状态，电流互换电路的第二输出端输出的电流与第一输入端的电流相等，电流互换电路的第一输出端输出的电流与第二输入端的电流相等。
3.根据权利要求2所述的双模式电荷泵电路，其特征在于：所述采样保持电路(14)包括第一、第二控制管(MN4、MP4)、第一、第二电容(CL、CR)和开关；第一、第二控制管(MN4、MP4)的栅极分别接收模式选择电路(1)输出的互补信号二；第一、第二控制管(MN4、MP4)的漏极同时连接第二充电控制管(MP2)的漏极，并通过第一开关(K1)和第一电容(CL)接地；第一、第二控制管(MN4、MP4)的源极同时连接充放电信号输出端(cp_out)，并通过第二开关(K2)和第二电容(CR)接地。
4.根据权利要求2所述的双模式电荷泵电路，其特征在于：所述电流互换电路(I_swap)包括第一、第二、第三、第四传输门；第一、第二传输门的输入端相连，为电流互换电路(I_swap)的第一输入端(Icm)；第三、第四传输门输入端相连，为电流互换电路(I_swap)的第二输入端(Idn)；第一、第三传输门的输出端相连，为电流互换电路(I_swap)的第一输出端(Inorm)；第二、第四传输门的输出端相连，为电流互换电路(I_swap)的第二输出端(Ioffset)。
5.一种构成双模式电荷泵电路的模式选择电路，包括D触发器、采样逻辑容差电路(9)、采样逻辑容差延时匹配电路(10)、逻辑处理电路(5)、互补信号产生电路(6)和输出信号产生电路(4)；其特征在于：
D触发器分别接收鉴频鉴相器(3)输出的充电控制信号和放电控制信号，输出到输出信号产生电路(4)；
采样逻辑容差电路(9)将参考时钟信号进行逻辑容差处理，输出采样逻辑容差时钟信号到逻辑处理电路(5)；
采样逻辑容差延时匹配电路(10)对鉴频鉴相器(3)输出的充电控制信号进行逻辑容差延时处理后输出到逻辑处理电路(5)；
逻辑处理电路(5)分别接收使能信号、外部寄存器输出的模式控制信号、鉴频鉴相器(3)输出的充电控制信号和放电控制信号、采样逻辑容差电路(9)输出的时钟信号以及采样逻辑容差延时匹配电路(10)输出的控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路(6)和输出信号产生电路(4)；
互补信号产生电路(6)受逻辑处理电路(5)的控制，产生互补信号输出到充放电核心电路(2)；
输出信号产生电路(4)分别接收D触发器输出的信号、鉴频鉴相器(3)输出的放电控制信号和逻辑处理电路(5)输出的控制信号，产生控制信号输出到充放电核心电路(2)。
6.根据权利要求5所述的构成双模式电荷泵电路的模式选择电路，其特征在于：采样逻辑容差电路(9)包括延时电路(DLY1)、第一、第二、第三反向器和与非门；参考时钟信号同时接入延时电路(DLY1)和第二与非门(NAND2)的一端，延时电路(DLY1)将参考时钟信号进行延时处理后输出到第一反向器(INV1)，第一反向器(INV1)对收到的信号进行反向处理后输出到第一与非门(NAND1)的一端；第一与非门(NAND1)的另一个输入端与第二与非门(NAND2)的输出端连接，第二与非门(NAND2)的另一个输入端与第一与非门(NAND1)的输出端连接；第一与非门(NAND1)与第二与非门(NAND2)分别将信号输出到第二反向器(INV2)和第三反向器(INV3)，第二反向器(INV2)和第三反向器(INV3)输出一对采样逻辑容差时钟信号到逻辑处理电路(5)。
7.根据权利要求5所述的构成双模式电荷泵电路的模式选择电路，其特征在于：所述采样逻辑容差延时匹配电路(10)包括第二延时电路(DLY2)、第二延时电路(DLY2)将鉴频鉴相器(3)输出的充电控制信号进行延时处理后输出到逻辑处理电路(5)。
8.根据权利要求5或6或7所述的构成双模式电荷泵电路的模式选择电路，其特征在于：所述逻辑处理电路(5)包括与非门(NAND)和第一、第二、第三二选一选择器(MUX1、MUX2、MUX3)；所述与非门(NAND)同时接收使能信号和外部寄存器输出的模式控制信号，进行与非运算后输出到输出信号产生电路(4)；第一、第二、第三二选一选择器(MUX1、MUX2、MUX3)的控制端均连接模式选择端(Sel)，接收外部寄存器输出的模式控制信号；第一二选一选择器(MUX1)的二个输入端分别接收鉴频鉴相器(3)输出的充电控制信号和采样逻辑容差延时匹配电路(10)输出的信号；第二二选一选择器(MUX2)和第三二选一选择器(MUX3)的其中一个输入端分别接收采样逻辑容差电路(9)的输出信号，第二二选一选择器(MUX2)的另一个输入端接收逻辑“0”电平信号；第三二选一选择器(MUX3)的另一个输入端接收鉴频鉴相器(3)输出的放电控制信号；第一、第二、第三二选一选择器(MUX1、MUX2、MUX3)对收到的信号进行逻辑处理后，分别输出控制信号到互补信号产生电路(6)。
9.根据权利要求8所述的构成双模式电荷泵电路的模式选择电路，其特征在于：互补信号产生电路(6)包括第一、第二、第三互补信号产生电路，第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三二选一选择器(MUX1、MUX2、MUX3)的输出信号，进行处理后输出互补信号到充放电核心电路(2)；
第一、第二、第三互补信号产生电路均由反向器(INV)、延迟单元(8)和数字缓冲器构成；反向器(INV)和延迟单元的输入端均接收二选一选择器的输出信号；反向器(INV)对收到的信号进行反向处理后，再通过第二数字缓冲器(BUF2)进行缓冲处理后输出；延迟单元(8)对收到的信号进行延迟处理后，再通过第三数字缓冲器(BUF3)进行缓冲处理后输出。
CN201811020698.8A 2018-09-03 2018-09-03 双模式电荷泵电路和模式选择电路及采样逻辑容差电路 Active CN109302179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811020698.8A CN109302179B (zh) 2018-09-03 2018-09-03 双模式电荷泵电路和模式选择电路及采样逻辑容差电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811020698.8A CN109302179B (zh) 2018-09-03 2018-09-03 双模式电荷泵电路和模式选择电路及采样逻辑容差电路

Publications (2)

Publication Number Publication Date
CN109302179A CN109302179A (zh) 2019-02-01
CN109302179B true CN109302179B (zh) 2022-04-19

Family

ID=65166080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811020698.8A Active CN109302179B (zh) 2018-09-03 2018-09-03 双模式电荷泵电路和模式选择电路及采样逻辑容差电路

Country Status (1)

Country Link
CN (1) CN109302179B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737508B (zh) * 2021-04-01 2021-06-25 深圳市拓尔微电子有限责任公司 时钟电路及芯片电路

Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540869A (zh) * 2003-10-31 2004-10-27 清华大学 集成射频锁相环型频率合成器
CN101409554A (zh) * 2007-10-11 2009-04-15 北京朗波芯微技术有限公司 用于电荷泵锁相环的环路滤波电路
CN101534108A (zh) * 2009-04-14 2009-09-16 清华大学 一种独立调节两相脉宽的不交叠时钟产生电路
CN101588176A (zh) * 2009-06-18 2009-11-25 广州润芯信息技术有限公司 具有环路增益校正功能的锁相环频率综合器
CN101841229A (zh) * 2010-02-10 2010-09-22 Bcd半导体制造有限公司 一种开关电源的时钟外同步装置
CN101931401A (zh) * 2009-06-24 2010-12-29 中国科学院微电子研究所 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构
TW201134068A (en) * 2010-03-19 2011-10-01 Bcd Semiconductor Mfg Ltd Clock external synchronization realization circuit for a switch power supply
CN202168257U (zh) * 2011-08-04 2012-03-14 深圳市瑞信集成电路有限公司 一种自适应模式切换的电荷泵型led驱动电路
CN102457269A (zh) * 2010-10-27 2012-05-16 深圳艾科创新微电子有限公司 一种鉴频鉴相电路及其应用于锁相环的方法
CN102710256A (zh) * 2012-07-03 2012-10-03 复旦大学 一种能降低环路非线性的鉴频鉴相器
CN102811053A (zh) * 2011-05-31 2012-12-05 硅工厂股份有限公司 防止假锁定的电路及方法以及使用该电路及方法的延迟锁定回路
CN103095295A (zh) * 2012-12-28 2013-05-08 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
CN103138560A (zh) * 2011-12-01 2013-06-05 比亚迪股份有限公司 频率抖动系统
CN103152035A (zh) * 2013-03-27 2013-06-12 武汉大学 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器
CN103718463A (zh) * 2012-05-07 2014-04-09 旭化成微电子株式会社 高线性相位频率检测器
CN103986459A (zh) * 2014-04-24 2014-08-13 东南大学 全数字锁相环内建自测试结构
CN104901686A (zh) * 2015-06-09 2015-09-09 中山大学 一种低相位噪声的锁相环
CN105577171A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种用于锁相环的电路结构
CN105634481A (zh) * 2015-12-25 2016-06-01 中国科学技术大学先进技术研究院 一种应用于分数分频锁相环的低杂散线性化电路结构
CN105827107A (zh) * 2016-05-12 2016-08-03 中国电子科技集团公司第二十四研究所 电荷泵电路
CN105954670A (zh) * 2016-05-26 2016-09-21 工业和信息化部电子第五研究所 集成电路esd失效预警电路
CN106411319A (zh) * 2016-09-16 2017-02-15 天津大学 一种用于模数转换器的时钟产生电路
CN106990367A (zh) * 2017-05-22 2017-07-28 中国电子产品可靠性与环境试验研究所 SoC片上电源噪声监测系统
CN107241093A (zh) * 2017-05-23 2017-10-10 中国人民解放军国防科学技术大学 一种抗辐照双模式的锁相环电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI248721B (en) * 2001-04-27 2006-02-01 Mediatek Inc Phase-locked loop with dual-mode phase/frequency detection
WO2006083324A1 (en) * 2005-02-02 2006-08-10 Lin Wen T A system and method of detecting a phase, a frequency and an arrival-time difference between signals
US8208596B2 (en) * 2007-01-17 2012-06-26 Sony Corporation System and method for implementing a dual-mode PLL to support a data transmission procedure
FR2914807B1 (fr) * 2007-04-06 2012-11-16 Centre Nat Detudes Spatiales Cnes Dispositif d'extraction d'horloge a asservissement numerique de phase sans reglage externe

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540869A (zh) * 2003-10-31 2004-10-27 清华大学 集成射频锁相环型频率合成器
CN101409554A (zh) * 2007-10-11 2009-04-15 北京朗波芯微技术有限公司 用于电荷泵锁相环的环路滤波电路
CN101534108A (zh) * 2009-04-14 2009-09-16 清华大学 一种独立调节两相脉宽的不交叠时钟产生电路
CN101588176A (zh) * 2009-06-18 2009-11-25 广州润芯信息技术有限公司 具有环路增益校正功能的锁相环频率综合器
CN101931401A (zh) * 2009-06-24 2010-12-29 中国科学院微电子研究所 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构
CN101841229A (zh) * 2010-02-10 2010-09-22 Bcd半导体制造有限公司 一种开关电源的时钟外同步装置
TW201134068A (en) * 2010-03-19 2011-10-01 Bcd Semiconductor Mfg Ltd Clock external synchronization realization circuit for a switch power supply
CN102457269A (zh) * 2010-10-27 2012-05-16 深圳艾科创新微电子有限公司 一种鉴频鉴相电路及其应用于锁相环的方法
CN102811053A (zh) * 2011-05-31 2012-12-05 硅工厂股份有限公司 防止假锁定的电路及方法以及使用该电路及方法的延迟锁定回路
CN202168257U (zh) * 2011-08-04 2012-03-14 深圳市瑞信集成电路有限公司 一种自适应模式切换的电荷泵型led驱动电路
CN103138560A (zh) * 2011-12-01 2013-06-05 比亚迪股份有限公司 频率抖动系统
CN103718463A (zh) * 2012-05-07 2014-04-09 旭化成微电子株式会社 高线性相位频率检测器
CN102710256A (zh) * 2012-07-03 2012-10-03 复旦大学 一种能降低环路非线性的鉴频鉴相器
CN103095295A (zh) * 2012-12-28 2013-05-08 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
CN103152035A (zh) * 2013-03-27 2013-06-12 武汉大学 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器
CN103986459A (zh) * 2014-04-24 2014-08-13 东南大学 全数字锁相环内建自测试结构
CN105577171A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种用于锁相环的电路结构
CN104901686A (zh) * 2015-06-09 2015-09-09 中山大学 一种低相位噪声的锁相环
CN105634481A (zh) * 2015-12-25 2016-06-01 中国科学技术大学先进技术研究院 一种应用于分数分频锁相环的低杂散线性化电路结构
CN105827107A (zh) * 2016-05-12 2016-08-03 中国电子科技集团公司第二十四研究所 电荷泵电路
CN105954670A (zh) * 2016-05-26 2016-09-21 工业和信息化部电子第五研究所 集成电路esd失效预警电路
CN106411319A (zh) * 2016-09-16 2017-02-15 天津大学 一种用于模数转换器的时钟产生电路
CN106990367A (zh) * 2017-05-22 2017-07-28 中国电子产品可靠性与环境试验研究所 SoC片上电源噪声监测系统
CN107241093A (zh) * 2017-05-23 2017-10-10 中国人民解放军国防科学技术大学 一种抗辐照双模式的锁相环电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A_2.4-GHz_fractional-N_PLL_with_a_PFD_CP_linearization_and_an_improved_CP_circuit;Ching-Lung Ti;《2008 IEEE International Symposium on Circuits and Systems》;20080613;1728-1731 *
一种CMOS电荷泵锁相环设计;杨必文;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20160315;I136-442 *
应用于AMOLED显示驱动芯片中的电荷泵系统研究与开发;王一鹏;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20111215;I135-129 *
输入电流纹波限制PSM模式电荷泵的设计;陈曦;《中国优秀博硕士学位论文全文数据库(硕士)工程科技Ⅱ辑》;20130715;C042-292 *

Also Published As

Publication number Publication date
CN109302179A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
US6553089B2 (en) Fractional-N frequency synthesizer with fractional compensation method
US8451042B2 (en) Apparatus and system of implementation of digital phase interpolator with improved linearity
US10355702B2 (en) Hybrid phase-locked loop
US7262644B2 (en) Method and apparatus for switching frequency of a system clock
US20080094113A1 (en) Fraction-N Frequency Divider and Method Thereof
US8125253B2 (en) System and method for dynamically switching between low and high frequency reference clock to PLL and minimizing PLL output frequency changes
US8576951B2 (en) Mixed-signal radio frequency receiver implementing multi-mode spur avoidance
US8269536B2 (en) Onion waveform generator and spread spectrum clock generator using the same
KR101611814B1 (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
CN105656475B (zh) 分数除法电路及相关的校正方法
US20060145772A1 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
KR100880422B1 (ko) 분수 보상방법을 갖는 분수분주 주파수 합성기
EP1734655A1 (en) Switched capacitor filter and feedback system
CN109217850A (zh) 一种占空比稳定数字控制单级多时钟相位插值器
CN109302179B (zh) 双模式电荷泵电路和模式选择电路及采样逻辑容差电路
EP1889366A2 (en) Prescaler for a fractional-n synthesizer
KR20010006782A (ko) 고속 동기를 가진 지연 동기루프 회로의 장애 없는초기화를 위한 회로 장치
CN108964657B (zh) 用于锁相环的双模式线性化电荷泵电路及充放电核心电路
CN108988850B (zh) 用于锁相环的双模式线性化电荷泵电路及模式选择电路
CN109104170B (zh) 一种自适应宽频带数字时钟插值器单元
KR100663329B1 (ko) 주파수 체배기
Yun et al. A 0.4-1.7 GHz wide range fractional-N PLL using a transition-detection DAC for jitter reduction
KR20090105052A (ko) 클럭 동기화 회로와 그의 구동 방법
CN108988854B (zh) 锁相环电路
CN107565964B (zh) 一种扩展分频比的可编程分频器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant