CN112737508B - 时钟电路及芯片电路 - Google Patents

时钟电路及芯片电路 Download PDF

Info

Publication number
CN112737508B
CN112737508B CN202110354396.XA CN202110354396A CN112737508B CN 112737508 B CN112737508 B CN 112737508B CN 202110354396 A CN202110354396 A CN 202110354396A CN 112737508 B CN112737508 B CN 112737508B
Authority
CN
China
Prior art keywords
signal
charge pump
buffer
clock
type mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110354396.XA
Other languages
English (en)
Other versions
CN112737508A (zh
Inventor
袁冰
薛晓磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tuoer Microelectronics Co Ltd
Original Assignee
Shenzhen Tuoer Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tuoer Microelectronics Co Ltd filed Critical Shenzhen Tuoer Microelectronics Co Ltd
Priority to CN202110354396.XA priority Critical patent/CN112737508B/zh
Publication of CN112737508A publication Critical patent/CN112737508A/zh
Application granted granted Critical
Publication of CN112737508B publication Critical patent/CN112737508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请适用于电子电路技术领域，提供了一种时钟电路及芯片电路。时钟电路包括缓冲器模块、鉴频鉴相器、电荷泵模块、振荡模块和控制模块。在输入信号为外接电阻电压信号的情况下，控制模块用于控制缓冲器处于工作状态，在缓冲器处于工作状态的情况下，缓冲器用于根据外接电阻电压信号输出第一电压，振荡模块用于根据第一电压输出第一时钟信号；在输入信号为同步信号的情况下，控制模块还用于控制电荷泵处于工作状态，在电荷泵处于工作状态时，电荷泵用于根据相位比较信号输出第二电压，振荡模块用于根据第二电压输出第二时钟信号。本申请提供的时钟电路能够实现外接电阻产生内部时钟信号和外接时钟产生内部时钟信号两种方法的兼容。

Description

时钟电路及芯片电路
技术领域
本申请属于电子电路技术领域，尤其涉及一种时钟电路及芯片电路。
背景技术
芯片电路工作时，往往需要内部时钟电路提供内部时钟信号。以直流-直流（Direct Current-Direct Current，DC-DC）变换器为例，其工作时，需要内部时钟电路提供内部时钟信号以控制功率管的导通与关断，从而调节输出电流和电压。
内部时钟信号的产生一般有两种方法，第一种是在芯片电路外部设置外接电阻，通过调节外接电阻的阻值使得输入芯片电路的外接电阻电压信号发生变化，从而利用外接电阻电压信号改变内部时钟电路的电流，产生所需频率的内部时钟信号；第二种是在芯片电路外部设置所需频率的外接时钟，芯片电路内部设置锁相环，锁相环根据外接时钟输入的同步信号和反馈信号完成外部时钟与内部时钟的同步。
然而，传统技术中的时钟电路，外接电阻产生内部时钟信号和外接时钟产生内部时钟信号两种方法无法兼容。
发明内容
本申请提供一种时钟电路及芯片电路，可以解决传统技术中的外接电阻产生内部时钟信号和外接时钟产生内部时钟信号两种方法无法兼容的问题。
第一方面，本申请实施例提供了一种时钟电路，所述时钟电路的输入信号为外接电阻电压信号或同步信号，所述时钟电路包括缓冲器、鉴频鉴相器、电荷泵、振荡模块和控制模块；
所述鉴频鉴相器与所述电荷泵连接，所述振荡模块分别与所述缓冲器、所述电荷泵和所述鉴频鉴相器连接，所述控制模块分别与所述缓冲器和所述电荷泵连接；
所述鉴频鉴相器用于接收所述输入信号，以及在所述输入信号为所述同步信号的情况下，根据所述同步信号和所述振荡模块输出的时钟信号输出相位比较信号；
在所述输入信号为所述外接电阻电压信号的情况下，所述控制模块用于控制所述电荷泵处于非工作状态，以及控制所述缓冲器处于工作状态，在所述缓冲器处于工作状态的情况下，所述缓冲器用于根据所述外接电阻电压信号输出第一电压，所述振荡模块用于根据所述第一电压输出第一时钟信号；
在所述输入信号为所述同步信号的情况下，所述控制模块还用于控制所述缓冲器处于非工作状态，并控制所述电荷泵处于工作状态，在所述电荷泵处于工作状态时，所述电荷泵用于根据所述相位比较信号输出第二电压，所述振荡模块用于根据所述第二电压输出第二时钟信号。
在其中一个实施例中，在所述输入信号为外接电阻电压信号的情况下，所述控制模块用于向所述缓冲器提供第一电平，以及向所述电荷泵提供第二电平，所述第一电平用于触发所述缓冲器处于工作状态，所述第二电平用于使所述电荷泵处于非工作状态；
在所述输入信号为所述同步信号的情况下，所述控制模块用于向所述缓冲器提供第三电平，以及向所述电荷泵提供第四电平，所述第三电平用于使所述缓冲器处于非工作状态，所述第四电平用于触发所述电荷泵处于工作状态。
在其中一个实施例中，所述控制模块包括复位/置位触发器，所述复位/置位触发器的输入端与所述时钟电路的信号输入端连接，所述复位/置位触发器的第一输出端与所述缓冲器连接，所述复位/置位触发器的第二输出端与所述电荷泵连接；
在所述输入信号为所述外接电阻电压信号的情况下，所述复位/置位触发器的第一输出端输出所述第一电平，所述复位/置位触发器的第二输出端输出所述第二电平；
在所述输入信号为同步信号的情况下，所述复位/置位触发器的第一输出端输出所述第三电平，所述复位/置位触发器的第二输出端输出所述第四电平。
在其中一个实施例中，还包括缓冲器开关电路，所述控制模块通过所述缓冲器开关电路和所述缓冲器连接，所述控制模块用于控制所述缓冲器开关电路断开或者闭合，在所述缓冲器开关电路闭合时，所述缓冲器处于工作状态，在所述缓冲器开关电路断开时，所述缓冲器处于非工作状态。
在其中一个实施例中，所述缓冲器开关电路包括N型MOS管M1、N型MOS管M6和P型MOS管M7，所述N型MOS管M1的源极与所述时钟电路的输入端连接，所述N型MOS管M1的栅极与所述控制模块连接；
所述N型MOS管M1的漏极与所述N型MOS管M6的源极连接，所述N型MOS管M6的栅极与所述P型MOS管M7的栅极均与所述控制模块连接，所述N型MOS管M6的漏极和所述P型MOS管M7的漏极均与所述缓冲器连接，所述P型MOS管M7的源极接电源。
在其中一个实施例中，还包括电荷泵开关电路，所述控制模块通过所述电荷泵开关电路与所述电荷泵连接，所述控制模块用于控制所述电荷泵开关电路断开或者闭合，在所述电荷泵开关电路闭合时，所述电荷泵处于工作状态，在所述电荷泵开关电路断开时，所述电荷泵处于非工作状态。
在其中一个实施例中，所述电荷泵开关电路包括N型MOS管M4，所述N型MOS管M4的栅极与所述控制模块连接，所述N型MOS管M4的漏极与电源连接，所述N型MOS管M4的源极与所述电荷泵连接，并接地。
在其中一个实施例中，所述相位比较信号包括相位超前信号和相位滞后信号；
在所述同步信号的相位超前于所述振荡模块输出的时钟信号的相位的情况下，所述鉴频鉴相器输出所述相位超前信号，所述电荷泵根据所述相位超前信号升高所述第二电压的电位，所述振荡模块根据升高后的所述第二电压增大所述第二时钟信号的频率；
在所述同步信号的相位滞后于所述振荡模块输出的时钟信号的相位的情况下，所述鉴频鉴相器输出所述相位滞后信号，所述电荷泵根据所述相位超前信号降低所述第二电压的电位，所述振荡模块根据降低后的所述第二电压减小所述第二时钟信号的频率。
在其中一个实施例中，所述振荡模块包括：
电流源，分别与所述缓冲器和所述电荷泵连接，用于将所述第一电压转换为第一电流，还用于将所述第二电压转换为第二电流；
振荡器，分别与所述电流源和所述鉴频鉴相器连接，用于根据所述第一电流输出所述第一时钟信号，还用于根据所述第二电流输出所述第二时钟信号。
第二方面，本申请实施例提供了一种芯片电路，包括上述第一方面中任一项所述的时钟电路，所述芯片电路具有信号输入端，所述信号输入端分别与所述缓冲器、所述鉴频鉴相器和所述控制模块连接，所述信号输入端用于输入所述输入信号。
本申请提供的时钟电路及芯片电路，在输入信号为外接电阻电压信号的情况下，控制模块能够控制缓冲器处于工作状态，在缓冲器处于工作状态时，缓冲器和振荡模块形成外接电阻方式的时钟信号产生电路，这时缓冲器能够根据外接电阻电压信号输出第一电压，从而使得振荡模块根据第一电压产生第一时钟信号；在输入信号为同步信号的情况下，控制模块能够控制电荷泵处于工作状态，这时时钟电路内部的鉴频鉴相器、电荷泵以及振荡模块形成锁相环，电荷泵根据鉴频鉴相器输出的相位比较信号输出第二电压，使得振荡模块根据第二电压输出第二时钟信号。本实施例提供的时钟电路及芯片电路既能根据外接电阻电压信号生成时钟信号，也能根据同步信号生成时钟信号，实现了外接电阻产生内部时钟信号和外接时钟产生内部时钟信号两种方法的兼容，满足电路应用时的不同需求，扩大了时钟电路的应用范围，提高了时钟电路的实用性。另外，本申请提供的时钟电路及芯片电路通过控制模块实现不同输入信号（外接电阻电压信号或同步信号）下，外接电阻产生内部时钟信号和外接时钟产生内部时钟信号两种电路的切换，时钟电路仅通过一个信号输入端即可实现对两种信号的输入，实现了输入端口的复用，从而能够实现应用该时钟电路的芯片电路的信号管脚的复用，节约芯片电路面积。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中通过外接电阻产生内部时钟信号时对应的内部时钟电路结构示意图；
图2是通过外接时钟产生内部时钟信号时对应的锁相环电路结构示意图；
图3是本申请一实施例提供的时钟电路的结构示意图；
图4是本申请另一实施例提供的时钟电路的结构示意图；
图5是本申请一实施例提供的控制模块、缓冲器模块、电荷泵模块和电流源的电路图。
附图标记说明：
缓冲器110；电压电流变换器120；振荡器130；
鉴频鉴相器210；电荷泵220；环路滤波器230；电压电流变换器240；振荡器250；分频器260；
时钟电路300；缓冲器开关电路321；缓冲器322；鉴频鉴相器330；电荷泵开关电路341；电荷泵342；振荡模块350；电流源351；振荡器352；控制模块360；分频器370；环路滤波器380。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
可以理解，本申请实施例中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
可以理解，本申请所使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
芯片电路内部时钟信号的产生，可以通过外接电阻实现，也可以通过外接时钟实现。图1示出了通过外接电阻产生内部时钟信号时对应的内部时钟电路结构示意图。如图1所示，该内部时钟电路包括缓冲器110、电压电流变换器120和振荡器130。缓冲器110的输入端与外接电阻连接，接收外接电阻电压信号（以下简称RT信号），并通过电压电流变换器120和调节振荡器130产生时钟信号。
通过外接电阻的方式产生内部时钟信号时，内部时钟电路简单，功耗低。然而，一些应用中，要求内部时钟信号低噪声，外接电阻产生时钟信号的方式无法满足相应的要求。此时，需要考虑通过外接时钟的方式产生内部时钟信号。芯片电路内部通过设置锁相环进行锁频。图2示出了通过外接时钟产生内部时钟信号时对应的锁相环电路结构示意图。如图2所示，锁相环包括鉴频鉴相器（也可以称为：相位比较器）210、电荷泵220和振荡器250。可选的，锁相环还包括：环路滤波器230、电压电流变换器240、和分频器260。其中，鉴频鉴相器210的输入端连接外部时钟，接收外部时钟输入的同步信号（Synchronous signal，以下简称SYNC信号），也即参考时钟信号，通过锁相环对同步信号进行锁频。
利用锁相环技术可以使外接时钟输出的参考时钟信号频率和内部时钟信号频率保持一致，能够有效抑制噪声对同步信号的干扰，使芯片电路工作频率不受电源、芯片内部其他模块、负载等的影响。
针对于此，本申请提供一种时钟电路及芯片电路，能够将外接电阻产生内部时钟信号和外接时钟产生内部时钟信号两种方式兼容，以满足用户在不同应用场景下的使用需求。
下面将结合附图，对本申请中的技术方案进行详细描述。需要说明，在不冲突的情况下，本申请中不同的技术特征之间可以相互结合。
本申请实施例提供的时钟电路可以应用于芯片电路，芯片电路可以包括信号输入端。信号输入端用于接收输入信号，输入信号为RT信号或SYNC信号。应用时，信号输入端与芯片电路外部的外接电阻或外接时钟连接。可选的，信号输入端可以为电路的连接端，也可以为芯片管脚等。
图3示出了本申请一实施例提供的时钟电路的结构示意图。如图3所示，本实施例提供的时钟电路300，可以包括：缓冲器322、鉴频鉴相器330、电荷泵342、振荡模块350和控制模块360。鉴频鉴相器330包括第一输入端、第二输入端和输出端。
所述时钟电路300的输入端连接芯片电路的信号输入端。具体的，缓冲器322的输入端、鉴频鉴相器330的第一输入端和控制模块360的输入端均与信号输入端连接，接收信号输入端输入的信号（图中示为RT/SYNC信号）。缓冲器322用于当输入信号为RT信号时，根据RT信号输出第一电压。鉴频鉴相器330的输出端与电荷泵342的输入端连接。
振荡模块350包括第一输入端、第二输入端和输出端。振荡模块350的第一输入端与缓冲器322的输出端连接，振荡模块350的第二输入端与电荷泵342的输出端连接。振荡模块350的输出端作为时钟电路的输出端，输出时钟信号。振荡模块350的输出端与鉴频鉴相器330的第二输入端连接。鉴频鉴相器330用于将第一输入端输入的信号与第二输入端输入的信号进行相位比较，生成相位比较信号。电荷泵342用于根据鉴频鉴相器330输出的相位比较信号输出第二电压。振荡模块350用于根据第一电压生成第一时钟信号，还用于根据第二电压生成第二时钟信号。
控制模块360的输出端与缓冲器322的控制端、电荷泵342的控制端分别连接。控制模块360用于在输入信号为RT信号的情况下，控制电荷泵342处于非工作状态，并控制缓冲器322处于工作状态。控制模块360还用于在输入信号为SYNC信号的情况下，控制缓冲器322处于非工作状态，并控制电荷泵342处于工作状态。
本实施例提供的时钟电路的工作原理如下：
缓冲器322、电荷泵342和控制模块360均通过各自的输入端接收输入信号。若输入信号为RT信号，则控制模块360控制电荷泵342处于非工作状态，并控制缓冲器322处于工作状态。如此，缓冲器322和振荡模块350形成外接电阻方式的时钟信号产生电路。具体的，缓冲器322根据其输入端输入的RT信号生成第一电压，振荡模块350根据第一电压生成第一时钟信号。
若输入信号为SYNC信号，则控制模块360控制缓冲器322处于非工作状态，并控制电荷泵342处于工作状态。如此，鉴频鉴相器330、电荷泵342和振荡模块350形成锁相环，锁相环根据同步信号和振荡模块350反馈的时钟信号进行锁相，完成外部时钟与内部时钟的同步。具体的，鉴频鉴相器330将输入的SYNC信号与振荡模块350输出的时钟信号进行相位比较，输出相位比较信号。电荷泵342根据相位比较信号输出第二电压，振荡模块350根据第二电压输出第二时钟信号。
需要说明的是，本实施例对于缓冲器322、鉴频鉴相器330、电荷泵342、振荡模块350和控制模块360的具体结构不做任何限定，只要能够实现其功能即可。
本实施例提供的时钟电路300，在输入信号为RT信号的情况下，控制模块360能够控制缓冲器322处于工作状态，在缓冲器322处于工作状态时，缓冲器322和振荡模块350形成外接电阻方式的时钟信号产生电路，这时缓冲器322能够根据RT信号输出第一电压，从而使得振荡模块350根据第一电压产生第一时钟信号；在输入信号为SYNC信号的情况下，控制模块360能够控制电荷泵342处于工作状态，这时时钟电路300内部的鉴频鉴相器330、电荷泵322以及振荡模块350形成锁相环，电荷泵322根据鉴频鉴相器330输出的相位比较信号输出第二电压，进而使得振荡模块350根据第二电压输出第二时钟信号。本实施例提供的时钟电路300既能根据RT信号生成时钟信号，也能根据SYNC信号生成时钟信号，实现了外接电阻产生内部时钟信号和外接时钟产生内部时钟信号两种方法的兼容，满足电路应用时的不同需求，扩大了时钟电路300的应用范围，提高了时钟电路300的实用性。
另外，本实施例提供的时钟电路300通过控制模块360实现不同输入信号（RT信号或SYNC信号）下，外接电阻产生内部时钟信号和外接时钟产生内部时钟信号两种电路的切换，时钟电路300仅通过一个信号输入端即可实现对两种信号的输入，实现了输入端口的复用，从而能够实现应用该时钟电路300的芯片电路的信号管脚的复用，节约芯片电路面积。
在一个实施例中，在输入信号为RT信号的情况下，控制模块360用于向缓冲器322提供第一电平，以及向电荷泵342提供第二电平。第一电平用于触发缓冲器322处于工作状态，第二电平用于使电荷泵342处于非工作状态。
在输入信号为SYNC信号的情况下，控制模块360用于向缓冲器322提供第三电平，以及向电荷泵342提供第四电平，第三电平用于触发缓冲器322处于非工作状态，第四电平用于使电荷泵342处于工作状态。
可选的，第一电平和第四电平可以相同，第二电平和第三电平可以相同。例如，第一电平和第四电平可以为高电平，第二电平和第三电平可以为低电平。
本实施例中，通过电平信号实现对缓冲器322和电荷泵342的控制，实现方法简单，控制准确。
在一个实施例中，控制模块360包括复位/置位触发器。复位/置位触发器又称为SR锁存器（Set-Reset Latch）或R-S触发器等。复位/置位触发器包括输入端、第一输出端和第二输出端。复位/置位触发器的输入端与信号输入端连接，复位/置位触发器的第一输出端与缓冲器322的控制端连接，复位/置位触发器的第二输出端与电荷泵342的控制端连接。具体的，复位/置位触发器的第一输出端与缓冲器开关电路321的输入端连接。复位/置位触发器的第二输出端与电荷泵开关电路341的输入端连接。
在输入信号为RT的情况下，复位/置位触发器的第一输出端输出第一电平，复位/置位触发器的第二输出端输出第二电平，第一电平用于触发缓冲器322处于工作状态，第二电平用于使电荷泵342处于非工作状态；
在输入信号为SYNC的情况下，复位/置位触发器的第一输出端输出第二电平，复位/置位触发器的第二输出端输出第一电平，第二电平用于使缓冲器322处于非工作状态，第一电平用于触发电荷泵342处于工作状态。
图4为另一个实施例中时钟电路的结构示意图。在上述各实施例的基础上，本申请一实施例如图4所示，时钟电路300还包括缓冲器开关电路321，缓冲器322通过缓冲器开关电路321与控制模块360连接。缓冲器开关电路321的输入端与信号输入端连接，缓冲器开关电路321的控制端与控制模块360的输出端连接，缓冲器开关电路321的输出端与缓冲器322的输入端连接。
缓冲器开关电路321用于实现缓冲器322与信号输入端之间的关断与导通，缓冲器开关电路321受控制模块360的控制。控制模块360用于控制缓冲器开关电路321的断开与闭合。在输入信号为RT信号的情况下，控制模块360控制缓冲器开关电路321闭合，从而使得缓冲器322与信号输入端导通，缓冲器322处于工作状态，能够根据RT信号输出第一电压。
本实施例中，通过控制模块360控制缓冲器开关电路321的通断实现对缓冲器322工作状态的控制，电路结构简单，易于实现。
请参见图4，在上述各实施例的基础上，本申请的一个实施例中，时钟电路300还包括电荷泵开关电路341，电荷泵342和控制模块360通过电荷泵开关电路341连接。具体的，电荷泵开关电路341的输入端与控制模块360的输出端连接，电荷泵开关电路341的输出端与电荷泵342的控制端连接。
电荷泵开关电路341用于控制电荷泵342工作。电荷泵开关电路341受控制模块360的控制。控制模块360用于控制电荷泵开关电路341断开或者闭合。当输入信号为SYNC信号时，控制模块360控制缓冲器开关电路321断开，使得缓冲器322处于非工作状态，并控制电荷泵开关电路341闭合，使得电荷泵342处于工作状态。电荷泵342根据鉴频鉴相器330输出的相位比较信号输出第二电压。
本实施例中，通过控制模块360控制电荷泵开关电路341的通断实现对电荷泵342工作状态，电路结构简单，易于实现。
在上述各实施例的基础上，本申请的一个实施例中，当控制模块360包括上述复位/置位触发器时，在信号输入端的输入信号为RT信号的情况下，复位/置位触发器的第一输出端输出第一电平信号，复位/置位触发器的第二输出端输出第二电平信号。第一电平信号能够控制缓冲器开关电路321闭合，以使缓冲器322处于工作状态；第二电平信号能够控制电荷泵开关电路341断开，以使电荷泵342处于非工作状态。
在信号输入端的输入信号为SYNC信号的情况下，复位/置位触发器的第一输出端输出第二电平信号，复位/置位触发器的第二输出端输出第一电平信号。第二电平信号能够控制缓冲器开关电路321断开，以使缓冲器322处于非工作状态；第一电平信号能够控制电荷泵开关电路341闭合，以使电荷泵342处于工作状态。可选的，第一电平信号为高电平信号，第二电平信号为低电平信号。
本实施例中，通过复位/置位触发器两个输出端分别输出不同的电平信号来控制缓冲器开关电路321和电荷泵开关电路341的闭合与断开，从而实现对时钟电路200两种内部时钟信号产生方法的切换，电路原理及电路结构简单，能够有效节约电路面积，减小芯片电路体积。
请参见图4，在上述各实施例的基础上，本申请的一个实施例中，振荡模块350包括电流源351和振荡器361。电流源351包括第一输入端、第二输入端和输出端。电流源351的第一输入端与缓冲器322的输出端连接，电流源352的第二输入端与电荷泵342的输出端连接，电流源352的输出端与振荡器352的输入端连接。电流源351用于将第一电压转换为第一电流，或者用于将第二电压转换为第二电流输出至振荡器352。
振荡器352的输出端作为时钟电路300的输出，输出时钟信号。同时，电流源351的输出端与鉴频鉴相器330的第二输入端连接，形成时钟信号的反馈电路。
请参见图4，在上述各实施例的基础上，本申请的一个实施例中，时钟电路300还可以进一步包括分频器370和环路滤波器380。分频器370连接于振荡器352的输出端与鉴频鉴相器330的输入端之间。具体的，分频器370的输入端与振荡器352的输出端连接，分频器370的输出端与鉴频鉴相器330的第二输入端连接。环路滤波器380连接于电荷泵342和电流源351之间。具体的，环路滤波器380的输入端与电荷泵342的输出端连接，环路滤波器380的输出端与电流源351的第二输入端连接。本实施例提供的时钟电路300中锁相环的结构更加完整，锁相效果更好。
请参见图4，在上述各实施例的基础上，本申请的一个实施例中，相位比较信号包括相位超前信号（以下称UP信号）和相位滞后信号（以下称DN信号）。鉴频鉴相器330包括相位超前信号输出端和相位滞后信号输出端，相位超前信号输出端用于输出UP信号，相位滞后信号输出端用于输出DN信号。相应的，电荷泵342包括第一输入端和第二输入端。在SYNC信号的相位超前于振荡模块350输出的时钟信号的相位的情况下，鉴频鉴相器330输出UP信号，电荷泵342根据UP信号升高第二电压的电位，振荡模块350根据升高后的第二电压增大第二时钟信号的频率。
在SYNC的相位滞后于振荡模块输出的时钟信号的相位的情况下，鉴频鉴相器输出DN信号，电荷泵342根据DN信号降低第二电压的电位，振荡模块350根据降低后的第二电压减小第二时钟信号的频率。
以下结合附图对上述实施例提供的时钟电路300部分功能模块的具体电路进行详细说明。
在上述各实施例的基础上，本申请的一个实施例如图5所示，图5中控制模块360、缓冲器322、电荷泵342和电流源351的电路图。如图5所示，控制模块360包括或非门NOR1、或非门NOR2、反相器INV1、反相器INV2和反相器INV3。或非门NOR1的第一输入端与反相器INV3的输出端连接，或非门NOR1的第二输入端与或非门NOR2的输出端连接。或非门NOR1的输出端与或非门NOR2的第一输入端连接。或非门NOR2的第二输入端作为控制模块360的输入端连接信号输入端，用于输入RT/SYNC信号。反相器INV1的输入端与或非门NOR1的输出端连接，反相器INV1的输出端作为控制模块360的第一输出端（图中的A）与缓冲器322的控制端连接。反相器INV2的输入端与非门NOR2的输出端连接，反相器INV2的输出端作为控制模块360的第二输出端（图中的B）与电荷泵342的控制端连接。反相器INV3的输入端与反相器INV2的输出端连接。
如图5所示，在上述各实施例的基础上，本申请的一个实施例中，缓冲器开关电路包括N型MOS管M1、N型MOS管M6和P型MOS管M7。N型MOS管M1的源极作为缓冲器开关电路321的输入端与信号输入端连接。N型MOS管M1的栅极作为缓冲器开关电路321的控制端与控制模块360的第一输出端连接。具体的，N型MOS管M1的栅极与反相器INV1的输出端连接。N型MOS管M1的漏极与N型MOS管M6的源极连接。N型MOS管M6的栅极与P型MOS管M7的栅极连接。N型MOS管M6的漏极和所述P型MOS管M7的漏极连接，并作为缓冲器开关电路321的输出端与缓冲器322的输入端连接。P型MOS管M7的源极接电源VCC。
如图5所示，在上述各实施例的基础上，本申请的一个实施例中，缓冲器322包括运算放大器U1和N型MOS管M2。运算放大器U1的正极输入端与参考电压源连接，接收参考电压VREF。运算放大器U1的负极输入端作为缓冲器322的输入端分别与N型MOS管M6的漏极和P型MOS管M7的漏极连接。运算放大器U1的输出端与N型MOS管M2的栅极连接。N型MOS管M2的源极与N型MOS管M1的漏极和N型MOS管M6的源极的公共连接点连接。N型MOS管M2的漏极作为缓冲器322的输出端与振荡模块350的输入端连接，具体的，N型MOS管M2的漏极作为缓冲器322的输出端与电流源351的输入端连接。
如图5所示，在上述各实施例的基础上，本申请的一个实施例中，电流源351包括P型MOS管M8和P型MOS管M9。P型MOS管M8和P型MOS管M9的源极均与电源VCC连接。P型MOS管M8的栅极与P型MOS管M9的栅极连接，P型MOS管M9的漏极与栅极连接，并作为电流源351的输入端与N型MOS管M2的漏极连接。P型MOS管M8的漏极作为电流源351的输出端与振荡器352的输入端连接。P型MOS管M8和P型MOS管M9按照上述方式连接形成电流镜，等效为电流源I0。
如图5所示，在上述各实施例的基础上，本申请的一个实施例中，电荷泵开关电路341包括N型MOS管M4。N型MOS管M4的栅极作为电荷泵开关电路341的输入端与控制模块360的第二输出端连接。具体的，N型MOS管M4的栅极与反相器INV2的输出端连接。N型MOS管M4的漏极与电源连接。在一个具体的实施例中，N型MOS管M4的漏极可以与N型MOS管M2的源极连接，从而实现与电源的连接。N型MOS管M4的源极接地，且N型MOS管M4的源极作为电荷泵开关电路341的输出端与电荷泵342的控制端连接。
如图5所示，在上述各实施例的基础上，本申请的一个实施例中，电荷泵342包括P型MOS管M3和N型MOS管M5。P型MOS管M3的源极与电源VCC连接。P型MOS管M3的栅极作为电荷泵342的第一输入端与相位超前信号输出端连接。N型MOS管M5栅极作为电荷泵342的第二输入端与相位滞后信号输出端连接。N型MOS管M5的源极接地。P型MOS管M3的漏极和N型MOS管M5的漏极连接，并作为电荷泵342的输出端，与电流源351的输入端连接。在一个具体的实施例中，P型MOS管M3的漏极和N型MOS管M5的漏极均与N型MOS管M2的栅极连接，从而实现与电流源351的连接。
上述实施例的电路中，所有的门电路和运算放大器电源端接电源VCC，所有P型MOS管的衬底接电源VCC，所有N型MOS管的衬底接地。
以下结合图5，对时钟电路300的工作原理进行说明。
或非门NOR1、或非门NOR2、反相器INV1、反相器INV2和反相器INV3组成的复位/置位触发器包括输出端A和输出端B。
当信号输入端外接电阻时，或非门NOR2的第二端输入RT信号，输出端A输出高电平，输出端B输出低电平，缓冲器开关电路321中的N型MOS管M1和N型MOS管M6导通，P型MOS管M7关断，且电荷泵开关电路341中的N型MOS管M4关断。此时运算放大器U1和N型MOS管M2组成的缓冲器322工作，N型MOS管M1的源极端电压等于运算放大器U1正极输入端的电压，运算放大器U1正极输入端电压为VREF，信号输入端的电压被缓冲器322固定到VREF。P型MOS管M8和P型MOS管M9为电流镜，流经N型MOS管M2的电流为：
Figure 847836DEST_PATH_IMAGE001
其中，R为信号输入端连接的外接电阻的阻值。
电流经过N型MOS管M2、N型MOS管M1和与信号输入端连接的外接电阻到地。经过电 流源351中的电流镜将I0镜像出去，决定后一级振荡器352的频率。由
Figure 561714DEST_PATH_IMAGE002
知：
Figure 178335DEST_PATH_IMAGE003
其中，f为时钟频率，T为时钟周期，C为振荡器352中的电容容值，V为电压。由上式可知振荡器352输出频率随I0增大而增大，调节与信号输入端连接的外接电阻阻值即可调节振荡器输出频率。
信号输入端连接外接时钟时，或非门NOR2的第二端输入SYNC信号，信号输入端的电位被拉到锁相环上限以上，输出端A输出低电平，输出端B输出高电平。缓冲器开关电路321中的N型MOS管M1和N型MOS管M6关断，P型MOS管M7导通，且电荷泵开关电路341中的N型MOS管M4导通。此时，关断的N型MOS管M6切断了缓冲器322的负反馈环路，P型MOS管M7导通将运算放大器U1负极输入端拉高至电源电压，运算放大器U1失效不工作。
N型MOS管M4导通使得锁相环工作。P型MOS管M3和N型MOS管M5分别为电荷泵342的上开关和下开关。P型MOS管M3导通为电荷泵342提供上拉电流，电荷泵342的输出端的信号Vcont电位升高；M5导通为电荷泵提供下拉电流，Vcont电位降低。Vcont的电压决定流经N型MOS管M2的电流，即I0，I0决定振荡器352的频率。
当外接时钟的相位超前于振荡器352输出的时钟信号（下称反馈时钟）的相位时，鉴频鉴相器330输出UP信号，P型MOS管M3导通且N型MOS管M5关断，Vcont电位升高，振荡器352的输出频率增大；当外接时钟的相位滞后于反馈时钟的相位时，鉴频鉴相器330输出DN信号，N型MOS管M5导通且P型MOS管M3关断，Vcont电位降低，振荡器352输出频率减小。当反馈时钟的频率及相位和外接时钟的频率及相位一致时，Vcont电位保持不变，此时频率锁定，内部时钟的频率即为外接时钟的频率。
本申请一个实施例还提供一种芯片电路，其包括如上任一项实施例所述的时钟电路300。该芯片电路具有信号输入端，信号输入端用于输入RT信号或SYNC信号。信号输入端分别与缓冲器322的输入端、鉴频鉴相器330的第一输入端和控制模块的输入端连接。本实施例提供的芯片电路包括时钟电路300，技术原理和技术效果具体可参见时钟电路实施例部分，此处不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (9)

1.一种时钟电路，其特征在于，所述时钟电路的输入信号为外接电阻电压信号或同步信号，所述时钟电路包括缓冲器、鉴频鉴相器、电荷泵、振荡模块和控制模块；
所述鉴频鉴相器与所述电荷泵连接，所述振荡模块分别与所述缓冲器、所述电荷泵和所述鉴频鉴相器连接，所述控制模块分别与所述缓冲器和所述电荷泵连接；
所述鉴频鉴相器用于接收所述输入信号，以及在所述输入信号为所述同步信号的情况下，根据所述同步信号和所述振荡模块输出的时钟信号输出相位比较信号；
在所述输入信号为所述外接电阻电压信号的情况下，所述控制模块用于控制所述电荷泵处于非工作状态，以及控制所述缓冲器处于工作状态，在所述缓冲器处于工作状态的情况下，所述缓冲器用于根据所述外接电阻电压信号输出第一电压，所述振荡模块用于根据所述第一电压输出第一时钟信号；
在所述输入信号为所述同步信号的情况下，所述控制模块还用于控制所述缓冲器处于非工作状态，并控制所述电荷泵处于工作状态，在所述电荷泵处于工作状态时，所述电荷泵用于根据所述相位比较信号输出第二电压，所述振荡模块用于根据所述第二电压输出第二时钟信号。
2.根据权利要求1所述的时钟电路，其特征在于，在所述输入信号为外接电阻电压信号的情况下，所述控制模块用于向所述缓冲器提供第一电平，以及向所述电荷泵提供第二电平，所述第一电平用于触发所述缓冲器处于工作状态，所述第二电平用于使所述电荷泵处于非工作状态；
在所述输入信号为所述同步信号的情况下，所述控制模块用于向所述缓冲器提供第三电平，以及向所述电荷泵提供第四电平，所述第三电平用于使所述缓冲器处于非工作状态，所述第四电平用于触发所述电荷泵处于工作状态。
3.根据权利要求2所述的时钟电路，其特征在于，所述控制模块包括复位/置位触发器，所述复位/置位触发器的输入端与所述时钟电路的信号输入端连接，所述复位/置位触发器的第一输出端与所述缓冲器连接，所述复位/置位触发器的第二输出端与所述电荷泵连接；
在所述输入信号为所述外接电阻电压信号的情况下，所述复位/置位触发器的第一输出端输出所述第一电平，所述复位/置位触发器的第二输出端输出所述第二电平；
在所述输入信号为同步信号的情况下，所述复位/置位触发器的第一输出端输出所述第三电平，所述复位/置位触发器的第二输出端输出所述第四电平。
4.根据权利要求1所述的时钟电路，其特征在于，还包括缓冲器开关电路，所述控制模块通过所述缓冲器开关电路和所述缓冲器连接，所述控制模块用于控制所述缓冲器开关电路断开或者闭合，在所述缓冲器开关电路闭合时，所述缓冲器处于工作状态，在所述缓冲器开关电路断开时，所述缓冲器处于非工作状态。
5.根据权利要求4所述的时钟电路，其特征在于，所述缓冲器开关电路包括N型MOS管M1、N型MOS管M6和P型MOS管M7，所述N型MOS管M1的源极与所述时钟电路的输入端连接，所述N型MOS管M1的栅极与所述控制模块连接；
所述N型MOS管M1的漏极与所述N型MOS管M6的源极连接，所述N型MOS管M6的栅极与所述P型MOS管M7的栅极均与所述控制模块连接，所述N型MOS管M6的漏极和所述P型MOS管M7的漏极均与所述缓冲器连接，所述P型MOS管M7的源极接电源。
6.根据权利要求1至5中任一项所述的时钟电路，其特征在于，还包括电荷泵开关电路，所述控制模块通过所述电荷泵开关电路与所述电荷泵连接，所述控制模块用于控制所述电荷泵开关电路断开或者闭合，在所述电荷泵开关电路闭合时，所述电荷泵处于工作状态，在所述电荷泵开关电路断开时，所述电荷泵处于非工作状态。
7.根据权利要求1至5中任一项所述的时钟电路，其特征在于，所述相位比较信号包括相位超前信号和相位滞后信号；
在所述同步信号的相位超前于所述振荡模块输出的时钟信号的相位的情况下，所述鉴频鉴相器输出所述相位超前信号，所述电荷泵根据所述相位超前信号升高所述第二电压的电位，所述振荡模块根据升高后的所述第二电压增大所述第二时钟信号的频率；
在所述同步信号的相位滞后于所述振荡模块输出的时钟信号的相位的情况下，所述鉴频鉴相器输出所述相位滞后信号，所述电荷泵根据所述相位超前信号降低所述第二电压的电位，所述振荡模块根据降低后的所述第二电压减小所述第二时钟信号的频率。
8.根据权利要求1至5中任一项所述的时钟电路，其特征在于，所述振荡模块包括：
电流源，分别与所述缓冲器和所述电荷泵连接，用于将所述第一电压转换为第一电流，还用于将所述第二电压转换为第二电流；
振荡器，分别与所述电流源和所述鉴频鉴相器连接，用于根据所述第一电流输出所述第一时钟信号，还用于根据所述第二电流输出所述第二时钟信号。
9.一种芯片电路，其特征在于，包括如权利要求1至8中任一项所述的时钟电路，所述芯片电路具有信号输入端，所述信号输入端分别与所述缓冲器、所述鉴频鉴相器和所述控制模块连接，所述信号输入端用于输入所述输入信号。
CN202110354396.XA 2021-04-01 2021-04-01 时钟电路及芯片电路 Active CN112737508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110354396.XA CN112737508B (zh) 2021-04-01 2021-04-01 时钟电路及芯片电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110354396.XA CN112737508B (zh) 2021-04-01 2021-04-01 时钟电路及芯片电路

Publications (2)

Publication Number Publication Date
CN112737508A CN112737508A (zh) 2021-04-30
CN112737508B true CN112737508B (zh) 2021-06-25

Family

ID=75596321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110354396.XA Active CN112737508B (zh) 2021-04-01 2021-04-01 时钟电路及芯片电路

Country Status (1)

Country Link
CN (1) CN112737508B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117762196A (zh) * 2024-01-08 2024-03-26 深圳市兴威帆电子技术有限公司 一种实时时钟端口复用输出波形的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618891B2 (en) * 2011-12-30 2013-12-31 Tensorcom, Inc. Method and apparatus of a resonant oscillator separately driving two independent functions
CN103259533B (zh) * 2012-02-15 2017-11-28 上海期成微电子技术有限公司 电感电容振荡器的锁相环电路及其温度补偿方法
CN109302179B (zh) * 2018-09-03 2022-04-19 重庆西南集成电路设计有限责任公司 双模式电荷泵电路和模式选择电路及采样逻辑容差电路
CN109995365B (zh) * 2019-03-06 2020-09-01 杭州城芯科技有限公司 一种基于开关电容阵列温度补偿电路的频率综合器

Also Published As

Publication number Publication date
CN112737508A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US6960949B2 (en) Charge pump circuit and PLL circuit using same
US20040080342A1 (en) Method and apparatus for stable phase-locked looping
JP3313998B2 (ja) 位相同期回路
JP2011078054A (ja) 電流源、電子機器および集積回路
US9548656B1 (en) Low voltage ripple charge pump with shared capacitor oscillator
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
CN112737508B (zh) 时钟电路及芯片电路
TWI302058B (en) Power management for low-jitter phase-locked loop in portable application
US7511580B2 (en) Charge pump circuit with dynamic current biasing for phase locked loop
US9490824B1 (en) Phase-locked loop with frequency bounding circuit
RU2397603C1 (ru) Широкодиапазонный кольцевой генератор, управляемый напряжением
US8901974B2 (en) Phase locked loop and method for operating the same
JP3748414B2 (ja) 位相同期ループ回路
US6067336A (en) Charge pump circuit
US8686799B2 (en) Low noise wide range voltage-controlled oscillator with transistor feedback
US7057432B2 (en) Low power high frequency phase detector
JPH08307254A (ja) 同期クロック生成回路
JP4343246B2 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
JP2004222261A (ja) 差動電荷ポンプ及び方法、並びにこれを利用した位相同期ループ及び方法
TWI690141B (zh) 電荷泵和鎖相環
JPWO2006129396A1 (ja) 周波数シンセサイザおよびこれに用いるチャージポンプ回路
JP3080389B2 (ja) クロツク発生回路及び本回路を用いた情報処理装置
CN216451288U (zh) 双模式开关频率控制电路
CN111355369B (zh) 电荷泵锁相环电路中vco控制电压的控制电路
TW201304424A (zh) 震盪訊號產生裝置與震盪訊號產生裝置之控制訊號產生電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant