CN111355369B - 电荷泵锁相环电路中vco控制电压的控制电路 - Google Patents

电荷泵锁相环电路中vco控制电压的控制电路 Download PDF

Info

Publication number
CN111355369B
CN111355369B CN202010274968.9A CN202010274968A CN111355369B CN 111355369 B CN111355369 B CN 111355369B CN 202010274968 A CN202010274968 A CN 202010274968A CN 111355369 B CN111355369 B CN 111355369B
Authority
CN
China
Prior art keywords
voltage
loop
charging
control circuit
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010274968.9A
Other languages
English (en)
Other versions
CN111355369A (zh
Inventor
王德龙
涂波
蒋琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
CETC 58 Research Institute
Wuxi Zhongwei Yixin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute, Wuxi Zhongwei Yixin Co Ltd filed Critical CETC 58 Research Institute
Priority to CN202010274968.9A priority Critical patent/CN111355369B/zh
Publication of CN111355369A publication Critical patent/CN111355369A/zh
Application granted granted Critical
Publication of CN111355369B publication Critical patent/CN111355369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种电荷泵锁相环电路中VCO控制电压的控制电路，涉及锁相环技术领域，该VCO控制电压的控制电路根据内部电源、电荷泵的充电电流偏置电压、电荷泵的放电电流偏置电压和预充电控制信号、通过内置的充电回路放电回路对VCO控制电压进行控制，在对VCO控制电压预充电之前先对其进行放电操作、进行初始化操作，避免VCO控制电压的预充电超出了预设范围，且可以对VCO控制电压进行监测，在其正常工作范围上限时结束预充电，可减小锁定时间。

Description

电荷泵锁相环电路中VCO控制电压的控制电路
技术领域
本发明涉及锁相环技术领域，尤其是一种电荷泵锁相环电路中VCO控制电压的控制电路。
背景技术
随着集成电路的发展，锁相环被广泛应用于各领域的芯片中，用来提供精确且稳定的时钟信号。图1所示为锁相环的一种基本结构，由鉴频鉴相器(PFD，Phase FrequencyDetector)、电荷泵(CP，Charge Pump)、环路滤波器(LPF，Low-Pass Filter)、压控振荡器(VCO，Voltage-Controlled Oscillator)和反馈分频模块(Module Div)等组成，反馈分频模块的输出端与鉴频鉴相器的输入端相连从而构成一个反馈系统，利用反馈原理实现频率及相位的同步技术控制。
在锁相环工作时，首先鉴频鉴相器PFD检测输入参考时钟CLKREF和反馈时钟CLKFB的相位差并产生脉冲控制信号UP和Down信号。然后电荷泵CP将脉冲控制信号转换为电流信号对环路滤波器LPF中的电容充放电，生成VCO控制电压，并滤除其中的高频分量，仅把直流分量输送到VCO，该VCO控制电压被用来改变VCO的振荡频率从而产生相应的输出时钟信号CLKOUT，同时该输出时钟信号CLKOUT经反馈分频模块形成反馈时钟CLKFB反馈给鉴频鉴相器。当输入参考时钟CLKREF与反馈时钟CLKFB之间的相位差较小且恒定时，则环路锁定。
目前现有的电荷泵锁相环设计技术中，在上电初始即对VCO控制电压进行预充电，这样在环路滤波器LPF的电容上有可能存有电荷，致使对VCO控制电压的预充电超出了预设范围。另外由于未在预充电过程中对电荷泵CP充放电电流进行监测，容易导致预充电结束后电荷泵CP充放电电流仍未准备好的情况，影响后续锁相环正常工作的状态。
发明内容
本发明人针对上述问题及技术需求，提出了一种电荷泵锁相环电路中VCO控制电压的控制电路，本发明的技术方案如下：
一种电荷泵锁相环电路中VCO控制电压的控制电路，电荷泵锁相环电路包括依次相连的鉴频鉴相器、电荷泵、环路滤波器和压控振荡器，压控振荡器的输出端通过反馈分频模块连接到鉴频鉴相器的输入端，该VCO控制电压的控制电路连接电荷泵获取电荷泵的充电电流偏置电压和放电电流偏置电压，VCO控制电压的控制电路还接入压控振荡器的VCO控制电压，VCO控制电压的控制电路还获取内部电源和预充电控制信号；VCO控制电压的控制电路内部包括充电回路和放电回路；
VCO控制电压的控制电路在根据内部电源检测到电源上电完成，并在根据充电电流偏置电压和放电电流偏置电压检测到电荷泵的充电电流准备就绪时，关闭放电回路，否则打开放电回路对VCO控制电压泄放电荷；
VCO控制电压的控制电路在根据预充电控制信号检测到处于预充电阶段，且在检测到VCO控制电压在工作范围内、且放电回路关闭时，打开充电回路对VCO控制电压充电，否则关闭充电回路。
其进一步的技术方案为，VCO控制电压的控制电路包括第一电压比较器、电流比较器、第二电压比较器、逻辑控制电路、充电回路和放电回路，第一电压比较器的正输入端连接并获取内部电源、负输入端输入第一参考电压、输出端连接逻辑控制电路并输出电源上电完成指示信号；电流比较器的正输入端连接并获取电荷泵的充电电流偏置电压、负输入端连接并获取电荷泵的放电电流偏置电压、输出端连接逻辑控制电路并输出电荷泵充放电电流准备就绪指示信号；预充电控制信号输入逻辑控制电路；第二电压比较器的正输入端连接并获取VCO控制电压、负输入端输入第二参考电压、输出端连接逻辑控制电路并输出控制电压超范围指示信号；逻辑控制电路连接充电回路和放电回路；
逻辑控制电路在检测到电源上电完成指示信号为高电平确定电源上电完成、且在检测到电荷泵充放电电流准备就绪指示信号为高电平确定电荷泵的充电电流准备就绪时，关闭放电回路，否则打开放电回路对VCO控制电压泄放电荷；
逻辑控制电路在检测到预充电控制信号为低电平确定处于预充电阶段、且在检测到控制电压超范围指示信号为低电平确定VCO控制电压在工作范围内、同时检测到放电回路关闭时，打开充电回路对VCO控制电压充电，否则关闭充电回路。
其进一步的技术方案为，放电回路包括NMOS晶体管，NMOS晶体管的源端接地、漏端连接VCO控制电压、栅端连接逻辑控制电路并获取放电回路控制信号；逻辑控制电路在电源上电完成指示信号为高电平且电荷泵充放电电流准备就绪指示信号为高电平时输出低电平的放电回路控制信号，否则输出高电平的放电回路控制信号；
充电回路包括PMOS晶体管，PMOS晶体管的源端连接内部电源、漏端连接VCO控制电压、栅端连接逻辑控制电路并获取充电回路控制信号；逻辑控制电路在预充电控制信号为低电平、控制电压超范围指示信号为低电平且放电回路控制信号为低电平时，输出低电平的充电回路控制信号，否则输出高电平的充电回路控制信号。
其进一步的技术方案为，逻辑控制电路包括与非门、第一或门和第二或门，与非门的两个输入端分别连接第一电压比较器的输出端和电流比较器的输出端，与非门的输出端连接第二或门的一个输入端，第一或门的两个输入端分别连接预充电控制信号和第二电压比较器的输出端，第一或门的输出端连接第二或门的另一个输入端；与非门的输出端输出放电回路控制信号给放电回路，第二或门的输出端输出充电回路控制信号给充电回路。
其进一步的技术方案为，第一参考电压为内部电源的电压最终值的70％～90％。
本发明的有益技术效果是：
本申请公开了一种电荷泵锁相环电路中VCO控制电压的控制电路，该VCO控制电压的控制电路根据内部电源、电荷泵的充电电流偏置电压、电荷泵的放电电流偏置电压和预充电控制信号对VCO控制电压进行控制，在对VCO控制电压预充电之前先对其进行放电操作、进行初始化操作，避免VCO控制电压的预充电超出了预设范围，且可以对VCO控制电压进行监测，在其正常工作范围上限时结束预充电，可减小锁定时间。
附图说明
图1是现有常规的电荷泵锁相环电路的电路结构图。
图2是本申请中的VCO控制电压的控制电路在电荷泵锁相环电路中的连接结构图。
图3是本申请中的VCO控制电压的控制电路的电路图。
图4是图3中的逻辑控制电路的电路图。
图5是图3中的逻辑控制电路的各端口时序图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种电荷泵锁相环电路中VCO控制电压的控制电路，电荷泵锁相环电路的电路结构即如图1以及背景技术部分描述，其包括依次相连的鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF和压控振荡器VCO，压控振荡器VCO的输出端通过反馈分频模块ModuleDiv连接到鉴频鉴相器PFD的输入端形成反馈。请参考图2，本申请公开的VCO控制电压的控制电路(CTRL)用于对上述电荷泵锁相环电路中的VCO控制电压进行控制，为方便表述，下文以CTRL电路表示VCO控制电压的控制电路。该CTRL电路连接电荷泵CP获取电荷泵的充电电流偏置电压VBIASP和放电电流偏置电压VBIASN，该CTRL电路还接入压控振荡器VCO的VCO控制电压VCTRL，如图连接LPF和VCO的公共端。该CTRL电路还获取内部电源VCC和预充电控制信号VCTRLPRE，预充电控制信号VCTRLPRE控制VCO控制电压VCTRL的预充电结束，其可由内部电路产生，也可由外界输入。
该CTRL电路内部包括充电回路和放电回路。该CTRL电路在根据内部电源VCC检测到电源上电完成，并在根据充电电流偏置电压VBIASP和放电电流偏置电压VBIASN检测到电荷泵的充电电流准备就绪时，关闭放电回路，否则打开放电回路对VCO控制电压泄放电荷进行初始化操作，避免VCO控制电压的预充电超出了预设范围。该CTRL电路在根据预充电控制信号VCTRLPRE检测到处于预充电阶段，且在检测到VCO控制电压在工作范围内、且放电回路关闭时，打开充电回路对VCO控制电压充电，否则关闭充电回路。
在本申请中，如图3所示，CTRL电路包括第一电压比较器301、电流比较器302、第二电压比较器303、逻辑控制电路、充电回路和放电回路，其中：
第一电压比较器301的正输入端连接并获取内部电源VCC、负输入端输入第一参考电压VREF1、输出端连接逻辑控制电路并输出电源上电完成指示信号VSDONE。其中，第一参考电压VREF1小于内部电源的电压最终值，该第一参考电压VREF1为内部电源上电完成的判断电压，通常为经验值，在本申请中，选取第一参考电压VREF1为内部电源的电压最终值的70％～90％。当内部电源VCC的电压值大于第一参考电压VREF1时，VSDONE输出高电平、表示上电完成，否则VSDONE输出低电平、表示上电未完成。
电流比较器302的正输入端连接并获取电荷泵CP的充电电流偏置电压VBIASP、负输入端连接并获取电荷泵的放电电流偏置电压VBIASN、输出端连接逻辑控制电路并输出电荷泵充放电电流准备就绪指示信号VBIASDONE。当的充电电流偏置电压VBIASP大于放电电流偏置电压VBIASN时，VBIASDONE输出高电平、表示电荷泵的充电电流准备就绪，否则VBIASDONE输出低电平、表示电荷泵的充电电流还未准备就绪。
第二电压比较器303的正输入端连接并获取VCO控制电压VCTRL、负输入端输入第二参考电压VREF2、输出端连接逻辑控制电路并输出控制电压超范围指示信号VCTRLOV。其中，第二参考电压VREF2为VCO控制电压的正常工作范围的最大电压。当VCO控制电压VCTRL大于第二参考电压VREF2时，VCTRLOV输出高电平、表示VCO控制电压VCTRL超出正常的工作范围，否则VCTRLOV输出、表示VCO控制电压VCTRL在工作范围内。
预充电控制信号VCTRLPRE直接输入逻辑控制电路。逻辑控制电路连接充电回路和放电回路。逻辑控制电路在检测到VSDONE为高电平且VBIASDONE为高电平时，关闭放电回路，否则打开放电回路对VCO控制电压泄放电荷。逻辑控制电路在检测到VCTRLPRE为低电平、VCTRLOV为低电平且放电回路关闭时，打开充电回路对VCO控制电压充电，否则关闭充电回路。
本申请中的充电回路和放电回路采用晶体管实现，如图3所示，放电回路包括NMOS晶体管NM1，NMOS晶体管NM1的源端接地、漏端连接VCO控制电压VCTRL、栅端连接逻辑控制电路并获取放电回路控制信号NGATE，放电回路控制信号NGATE为高电平时、NMOS晶体管NM1打开，放电回路控制信号NGATE为低电平时、NMOS晶体管NM1关断。逻辑控制电路在检测到VSDONE为高电平且VBIASDONE为高电平时，输出低电平的放电回路控制信号NGATE，否则输出高电平的放电回路控制信号NGATE。
充电回路包括PMOS晶体管PM1，PMOS晶体管PM1的源端连接内部电源VCC、漏端连接VCO控制电压VCTRL、栅端连接逻辑控制电路并获取充电回路控制信号PGATE，充电回路控制信号PGATE为低电平时、PMOS晶体管PM1打开，充电回路控制信号PGATE为高电平时、PMOS晶体管PM1关断。逻辑控制电路在VCTRLPRE为低电平、VCTRLOV为低电平且放电回路控制信号NGATE为低电平时，输出高电平的充电回路控制信号PGATE，否则输出低电平的充电回路控制信号PGATE。
在本申请，逻辑控制电路采用门电路实现，如图4所示，逻辑控制电路包括与非门401、第一或门402和第二或门403，与非门401的两个输入端分别连接第一电压比较器301的输出端和电流比较器302的输出端从而获取VSDONE和VBIASDONE。与非门401的输出端连接第二或门403的一个输入端。第一或门402的两个输入端分别连接预充电控制信号VCTRLPRE和第二电压比较器303的输出端，从而获取到VCTRLPRE和VCTRLOV。第一或门402的输出端连接第二或门403的另一个输入端。与非门401的输出端输出放电回路控制信号NGATE给放电回路，也即在本申请中，与非门401的输出端连接NMOS晶体管NM1的栅端。第二或门403的输出端输出充电回路控制信号PGATE给充电回路，也即在本申请中，第二或门403的输出端连接PMOS晶体管PM1的栅端。逻辑控制电路的各个输入、输出端口的时序图如图5所示。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (5)

1.一种电荷泵锁相环电路中VCO控制电压的控制电路，所述电荷泵锁相环电路包括依次相连的鉴频鉴相器、电荷泵、环路滤波器和压控振荡器，所述压控振荡器的输出端通过反馈分频模块连接到所述鉴频鉴相器的输入端，其特征在于，所述VCO控制电压的控制电路连接所述电荷泵获取所述电荷泵的充电电流偏置电压和放电电流偏置电压，所述VCO控制电压的控制电路还接入所述压控振荡器的VCO控制电压，所述VCO控制电压的控制电路还获取内部电源和预充电控制信号；所述VCO控制电压的控制电路内部包括充电回路和放电回路；
其中，所述VCO控制电压的控制电路包括第一电压比较器、电流比较器、第二电压比较器、逻辑控制电路、充电回路和放电回路，所述第一电压比较器的正输入端连接并获取所述内部电源、负输入端输入第一参考电压、输出端连接所述逻辑控制电路并输出电源上电完成指示信号；所述电流比较器的正输入端连接并获取所述电荷泵的充电电流偏置电压、负输入端连接并获取所述电荷泵的放电电流偏置电压、输出端连接所述逻辑控制电路并输出电荷泵充放电电流准备就绪指示信号；所述预充电控制信号输入所述逻辑控制电路；所述第二电压比较器的正输入端连接并获取所述VCO控制电压、负输入端输入第二参考电压、输出端连接所述逻辑控制电路并输出控制电压超范围指示信号；所述逻辑控制电路连接所述充电回路和所述放电回路；
所述VCO控制电压的控制电路在根据所述内部电源检测到电源上电完成，并在根据所述充电电流偏置电压和放电电流偏置电压检测到所述电荷泵的充电电流准备就绪时，关闭放电回路，否则打开放电回路对所述VCO控制电压泄放电荷；
所述VCO控制电压的控制电路在根据所述预充电控制信号检测到处于预充电阶段，且在检测到所述VCO控制电压在工作范围内、且所述放电回路关闭时，打开所述充电回路对所述VCO控制电压充电，否则关闭所述充电回路。
2.根据权利要求1所述的电荷泵锁相环电路中VCO控制电压的控制电路，其特征在于，
所述逻辑控制电路在检测到所述电源上电完成指示信号为高电平确定电源上电完成、且在检测到所述电荷泵充放电电流准备就绪指示信号为高电平确定所述电荷泵的充电电流准备就绪时，关闭放电回路，否则打开放电回路对所述VCO控制电压泄放电荷；
所述逻辑控制电路在检测到所述预充电控制信号为低电平确定处于预充电阶段、且在检测到所述控制电压超范围指示信号为低电平确定所述VCO控制电压在工作范围内、同时检测到所述放电回路关闭时，打开所述充电回路对所述VCO控制电压充电，否则关闭所述充电回路。
3.根据权利要求2所述的电荷泵锁相环电路中VCO控制电压的控制电路，其特征在于，
所述放电回路包括NMOS晶体管，所述NMOS晶体管的源端接地、漏端连接所述VCO控制电压、栅端连接所述逻辑控制电路并获取放电回路控制信号；所述逻辑控制电路在所述电源上电完成指示信号为高电平且所述电荷泵充放电电流准备就绪指示信号为高电平时输出低电平的所述放电回路控制信号，否则输出高电平的所述放电回路控制信号；
所述充电回路包括PMOS晶体管，所述PMOS晶体管的源端连接所述内部电源、漏端连接所述VCO控制电压、栅端连接所述逻辑控制电路并获取充电回路控制信号；所述逻辑控制电路在所述预充电控制信号为低电平、所述控制电压超范围指示信号为低电平且所述放电回路控制信号为低电平时，输出低电平的所述充电回路控制信号，否则输出高电平的所述充电回路控制信号。
4.根据权利要求3所述的电荷泵锁相环电路中VCO控制电压的控制电路，其特征在于，所述逻辑控制电路包括与非门、第一或门和第二或门，所述与非门的两个输入端分别连接所述第一电压比较器的输出端和所述电流比较器的输出端，所述与非门的输出端连接所述第二或门的一个输入端，所述第一或门的两个输入端分别连接所述预充电控制信号和所述第二电压比较器的输出端，所述第一或门的输出端连接所述第二或门的另一个输入端；所述与非门的输出端输出所述放电回路控制信号给所述放电回路，所述第二或门的输出端输出所述充电回路控制信号给所述充电回路。
5.根据权利要求1-4任一所述的电荷泵锁相环电路中VCO控制电压的控制电路，其特征在于，所述第一参考电压为所述内部电源的电压最终值的70%～90%。
CN202010274968.9A 2020-04-09 2020-04-09 电荷泵锁相环电路中vco控制电压的控制电路 Active CN111355369B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010274968.9A CN111355369B (zh) 2020-04-09 2020-04-09 电荷泵锁相环电路中vco控制电压的控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010274968.9A CN111355369B (zh) 2020-04-09 2020-04-09 电荷泵锁相环电路中vco控制电压的控制电路

Publications (2)

Publication Number Publication Date
CN111355369A CN111355369A (zh) 2020-06-30
CN111355369B true CN111355369B (zh) 2021-06-08

Family

ID=71196543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010274968.9A Active CN111355369B (zh) 2020-04-09 2020-04-09 电荷泵锁相环电路中vco控制电压的控制电路

Country Status (1)

Country Link
CN (1) CN111355369B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157879A1 (en) * 2006-12-28 2008-07-03 Dmitry Petrov Decreasing frequency synthesizer lock time for a phase locked loop
CN101610082A (zh) * 2009-07-16 2009-12-23 哈尔滨工业大学 应用于锁相环中的源极开关型电荷泵
US20100207673A1 (en) * 2009-02-19 2010-08-19 Young-Sik Kim Asymmetric charge pump and phase locked loops having the same
CN202663381U (zh) * 2012-03-30 2013-01-09 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置
CN103684431A (zh) * 2013-12-03 2014-03-26 电子科技大学 可快速锁定的锁相环及其锁定方法
CN108449085A (zh) * 2017-02-16 2018-08-24 中芯国际集成电路制造(上海)有限公司 锁相环和电子系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157879A1 (en) * 2006-12-28 2008-07-03 Dmitry Petrov Decreasing frequency synthesizer lock time for a phase locked loop
US20100207673A1 (en) * 2009-02-19 2010-08-19 Young-Sik Kim Asymmetric charge pump and phase locked loops having the same
CN101610082A (zh) * 2009-07-16 2009-12-23 哈尔滨工业大学 应用于锁相环中的源极开关型电荷泵
CN202663381U (zh) * 2012-03-30 2013-01-09 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置
CN103684431A (zh) * 2013-12-03 2014-03-26 电子科技大学 可快速锁定的锁相环及其锁定方法
CN108449085A (zh) * 2017-02-16 2018-08-24 中芯国际集成电路制造(上海)有限公司 锁相环和电子系统

Also Published As

Publication number Publication date
CN111355369A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
US6937075B2 (en) Method and apparatus for reducing lock time in dual charge-pump phase-locked loops
US6670833B2 (en) Multiple VCO phase lock loop architecture
US7095289B2 (en) Yank detection circuit for self-biased phase locked loops
US6664829B1 (en) Charge pump using dynamic charge balance compensation circuit and method of operation
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
KR100719693B1 (ko) Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
JP3313998B2 (ja) 位相同期回路
US6252466B1 (en) Power-up detector for a phase-locked loop circuit
US8570108B2 (en) Injection-locking a slave oscillator to a master oscillator with no frequency overshoot
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
US9041474B2 (en) Phase locked loop with bandwidth control
US9490824B1 (en) Phase-locked loop with frequency bounding circuit
JPH10224212A (ja) フェイズロックループ回路
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US7791420B2 (en) Phase-locked loop with start-up circuit
CN111355369B (zh) 电荷泵锁相环电路中vco控制电压的控制电路
JPH08307254A (ja) 同期クロック生成回路
US9467154B2 (en) Low power and integrable on-chip architecture for low frequency PLL
CN112073059B (zh) 一种dll电路
KR20140090455A (ko) 위상 고정 루프 회로
US6304147B1 (en) Method and circuit for reduced power consumption in a charge pump circuit
Kuo et al. A fast locking PLL with phase error detector
CN112737508B (zh) 时钟电路及芯片电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant