CN101610082A

CN101610082A - 应用于锁相环中的源极开关型电荷泵

Info

Publication number: CN101610082A
Application number: CNA2009100725128A
Authority: CN
Inventors: 高志强; 来逢昌; 兰金保; 李艳琴; 朴贞真
Original assignee: Harbin Institute of Technology
Current assignee: Harbin Institute of Technology
Priority date: 2009-07-16
Filing date: 2009-07-16
Publication date: 2009-12-23
Anticipated expiration: 2029-07-16
Also published as: CN101610082B

Abstract

应用于锁相环中的源极开关型电荷泵。它涉及集成电路领域，它解决了现有传统的源极开关型电荷泵所存在的动态失配的问题。它的充电电流电路和充电电流关断加速电路的充电信号输入端分别输入充电控制信号

；充电电流关断加速电路的加速信号输出端接充电电流电路的加速信号输入端；放电电流电路和放电电流关断加速电流的放电信号输入端分别输入放电控制信号DN；放电电流关断加速电流的加速信号输出端同时接放电电流电路的加速信号输入端和速度补偿电容C_slowN的一端；速度补偿电容C_slowN的另一端接地，充电电流电路和放电电流电路的输出端同为电流输出端Iout。将本发明应用到锁相环中时，可以有效降低电荷泵失配所引起的参考杂散，改善锁相环输出信号的频率纯度。

Description

应用于锁相环中的源极开关型电荷泵

技术领域

本发明涉及集成电路技术领域，特别涉及一种应用于锁相环中的源极开关型电荷泵。

背景技术

锁相环在集成电路中得到了非常广泛的应用，例如：系统级芯片中的片上时钟发生器、有线通信芯片中的时钟与数据恢复电路、无线通信芯片中的频率合成器和调制与解调电路。常用的电荷泵型锁相环如图1所示，它一般由鉴频鉴相器、电荷泵、环路滤波器和压控振荡器这几个电路模块依次串接而成，构成一个闭环相位负反馈系统，从而使得锁相环的输出信号Fvco的频率和相位能实时跟踪锁定输入参考信号Fref的频率和相位。

在锁相环中，鉴频鉴相器的功能是检测输入参考信号Fref与锁相环的输出信号Fvco之间的频率和相位误差，然后输出脉冲宽度与该误差值大小成比例的电荷泵充、放电控制信号UP和DN。电荷泵的功能是根据UP和DN信号的脉冲宽度对环路滤波器进行相应时间长度的充电和放电。锁相环系统对电荷泵的性能要求是：电荷泵的充电电流Iup和放电电流Idn在静态时大小应尽量相等，在动态时它们的建立速度和关断速度应尽量一致。这也就是说，电荷泵不仅应尽量静态匹配，同时也应尽量动态匹配。如果电荷泵的匹配性能不好，则会造成在锁定状态下锁相环的输出信号Fvco与输入参考信号Fref之间仍存在确定的相位误差，从而引起压控振荡器的控制电压Vctrl发生周期性的波动，进而造成锁相环输出信号Fvco的功率谱上出现明显的参考杂散。

图2是传统的源极开关型电荷泵，其中VbN1、VbN2和VbP2是由外部偏置电路产生的合适的偏置电压，UP是鉴频鉴相器输出信号UP的反相。在此电荷泵中，MN1、MN2、MN3、MP1、MP2和MP3分别是MN4、MN5、MN6、MP4、MP5和MP6的m倍镜像，因而理想情况下(即Vctrl＝VbP1时)存在：

Idn＝m×Idnr (1-1)

Iup＝m×Iupr (1-2)

又因为流经由MN4、MN5和MN6所串联而成的通路的所有电流都必定流经由MP4、MP5和MP6所串联而成的通路，故存在：

Idnr＝Iupr (1-3)

由式(1-1)、式(1-2)和式(1-3)可以推知：

Idn＝m×Idnr＝m×Iupr＝Iup (1-4)

式(1-4)说明图2所示的传统电荷泵在理想情况下(即Vctrl＝VbP1时)其充电电流Iup和放电电流Idn大小相等，它因而具有完美的静态匹配特性。但在实际应用中，当输入参考信号Fref的频率变化时，压控振荡器的控制电压Vctrl会相应地变化，以使得锁相环的输出信号Fvco能够与Fref保持频率和相位同步，这造成通常只存在Vctrl≈VbP1，因而图2所示的传统电荷泵的实际静态匹配特性为：

Idn≈m×Idnr＝m×Iupr≈Iup (1-5)

为了减小压控振荡器的控制电压Vctrl的变化所引起的静态失配，图2所示的传统电荷泵采用了级联结构(MN2与MN3级联以及MP2与MP3级联)来增大Iout端口的输出电阻，从而减小了Vctrl变化对充电电流Iup和放电电流Idn大小的影响，它因而仍具有较好的静态匹配性能。

此外，图2所示的传统电荷泵通过增加VbP1和电源电压之间的电容C_P减小了MP1的导通过程对VbP1的影响，从而使得充电电流Iup可以快速、平稳地建立起来；同理，它还通过增加VbN1和地之间的电容C_N减小了MN1的导通过程对VbN1的影响，从而使得放电电流Idn也可以快速、平稳地建立起来。它的动态匹配性能因而也得到了一定程度的改善，但是，它仍存在以下不足：

(1)由于NMOS管的速度通常比PMOS管的速度快，所以由NMOS管MN1、MN2和MN3构成的放电通路的速度通常比由PMOS管MP1、MP2和MP3构成充电通路的速度快，这造成放电电流Idn的建立速度比充电电流Iup的快，因而会引起电荷泵的动态失配；

(2)在充电电流Iup的关断过程中，由于MP1关断后，节点Px处的寄生电容上的电荷只能缓慢地通过MP3泄放到环路滤波器中，这造成充电电流Iup的关断速度很慢；在放电电流Idn的关断过程中，由于MN1关断后，只能缓慢地从环路滤波器中抽取电荷以将节点Nx充电到足够高的电平以使MN3完全关断，这造成放电电流Idn的关断速度很慢。过慢的充、放电电流关断速度与它们之间固有的速度不匹配相结合，会造成电荷泵存在很明显的动态失配。

发明内容

本发明为了解决现有传统的源极开关型电荷泵所存在的动态失配的问题，而提出了一种应用于锁相环中的源极开关型电荷泵。

本发明包括偏置电路、充电电流电路、放电电流电路、充电电流关断加速电路、放电电流关断加速电路和速度补偿电容C_slowN；偏置电路的第一偏置电压VbP1输出端连接充电电流电路的第一偏置电压VbP1输入端；偏置电路的第一输入端A和充电电流电路的第二偏置电压输入端均为第二偏置电压VbP2输入端；偏置电路的第二输入端B和放电电流电路的第一偏置电压输入端均为第三偏置电压VbN1输入端；偏置电路的第三输入端C和放电电流电路的第二偏置电压输入端均为第四偏置电压VbN2；充电电流电路设置有充电信号UP输入端，充电电流关断加速电路设置有充电信号UP输入端；充电电流关断加速电路的加速信号输出端连接充电电流电路的加速信号输入端；放电电流电路设置有放电信号DN输入端，放电电流关断加速电路设置有放电信号DN输入端；放电电流关断加速电路的加速信号输出端同时连接放电电流电路的加速信号输入端和速度补偿电容C_slowN的一端；速度补偿电容C_slowN的另一端接电源地，充电电流电路的电流输出端Iout连接和放电电流电路的电流输出端Iout。

本发明的上述目的通过以下技术方案实现：

(1)在放电通路上的Nx节点处并联一个合适大小的电容C_slowN，从而可以适当地减缓放电电流Idn的建立速度，进而可以减小充电电流Iup和放电电流Idn之间的速度不匹配；

(2)在放电电流Idn刚开始关断时，通过向Nx节点注入一个适当大小和时间长度的充电电流脉冲Ixn以使得Nx处的电压迅速上升，从而使得MN3迅速关断，放电电流Idn也就被迅速地关断了。在充电电流Iup刚开始关断时，通过向Px节点注入一个适当大小和时间长度的放电电流脉冲Ixp以使得Px处的电压迅速下降，从而使得MP3迅速关断，充电电流Iup也就被迅速关断了。通过加快充、放电电流的关断过程，可以有效地减小源极开关型电荷泵的动态失配。

(3)由于(1)和(2)中的动态匹配改进技术并不会影响到源极开关型电荷泵的静态匹配性能，所以本发明在改善动态匹配性能的同时保持了原有的静态匹配性能。

本发明的源极开关型电荷泵的静态匹配性能与传统的源极开关型电荷泵一样，但它的动态匹配性能得到了非常显著的改善。将本发明的源极开关型电荷泵应用到锁相环中时，可以有效地降低电荷泵失配所引起的参考杂散，进而改善锁相环输出信号的频率纯度。

附图说明

图1是常用的电荷泵型锁相环的结构示意图；图2是传统的源极开关型电荷泵的电路结构示意图；图3是本发明的源极开关型电荷泵的结构示意图；图4是本发明的源极开关型电荷泵的电路结构示意图；图5和图6是锁定状态下本发明的电荷泵和传统电荷泵的充、放电电流的瞬态波形图；其中，本发明的电荷泵的充电电流Iup_new在图5中表示为实线X；本发明的电荷泵的放电电流Idn_new在图5中表示为实线Y；本发明的电荷泵的净输出电流Iout_new在图6中表示为实线Z；传统电荷泵的充电电流Iup_old在图5中表示为虚线x；传统电荷泵的放电电流Idn_old在图5中表示为虚线y；传统电荷泵的净输出电流Iout_old在图6中表示为虚线z。

具体实施方式

具体实施方式一：结合图3说明本实施方式，本实施方式包括偏置电路1、充电电流电路2、放电电流电路3、充电电流关断加速电路4、放电电流关断加速电路5和速度补偿电容C_slowN；偏置电路1的第一偏置电压VbP1输出端连接充电电流电路2的第一偏置电压VbP1输入端；偏置电路1的第一输入端A和充电电流电路2的第二偏置电压输入端均为第二偏置电压VbP2输入端；偏置电路1的第二输入端B和放电电流电路3的第一偏置电压输入端均为第三偏置电压VbN1输入端；偏置电路1的第三输入端C和放电电流电路3的第二偏置电压输入端均为第四偏置电压VbN2；充电电流电路2设置有充电信号UP输入端，充电电流关断加速电路4设置有充电信号UP输入端；充电电流关断加速电路4的加速信号输出端连接充电电流电路2的加速信号输入端；放电电流电路3设置有放电信号DN输入端，放电电流关断加速电路5设置有放电信号DN输入端；放电电流关断加速电路5的加速信号输出端同时连接放电电流电路3的加速信号输入端和速度补偿电容C_slowN的一端；速度补偿电容C_slowN的另一端接电源地，充电电流电路2的电流输出端Iout连接和放电电流电路3的电流输出端Iout。

具体实施方式二：结合图4说明本实施方式，本实施方式与具体实施方式一不同点在于充电电流电路2包括第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3；第一PMOS管MP1的栅极为充电控制信号UP输入端，第一PMOS管MP1的源极为电源输入端，第一PMOS管MP1的漏极接第二PMOS管MP2的源极，第二PMOS管MP2的栅极连接偏置电路1的第一偏置电压VbP1输出端，第二PMOS管MP2的漏极同时接第三PMOS管MP3的源极和充电电流关断加速电路4的加速信号输出端，第三PMOS管MP3的栅极为第二偏置电压VbP2输入端，第三PMOS管MP3的漏极为电流输出端Iout。第一偏置电压VbP1和第二偏置电压VbP2使得在充电电流电路2导通时第二PMOS管MP2和第三PMOS管MP3都工作在饱和区。其它组成和连接方式与具体实施方式一相同。

具体实施方式三：结合图4说明本实施方式，本实施方式与具体实施方式一不同点在于放电电流电路(3)包括第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3；第一NMOS管MN1的栅极为放电控制信号DN输入端，第一NMOS管MN1的源极接电源地，第一NMOS管MN1的漏极接第二NMOS管MN2的源极，第二NMOS管MN2的栅极为第三偏置电压VbN1输入端，第二NMOS管MN2的漏极同时接第三NMOS管MN3的源极、放电电流关断加速电路5的加速信号输出端和速度补偿电容C_slowN的一端，所述速度补偿电容C_slowN的另一端接电源地，第三NMOS管MN3的栅极为第四偏置电压VbN2输入端，第三NMOS管MN3的漏极为电流输出端Iout。第三偏置电压VbN1和第四偏置电压VbN2使得在放电电流电路3导通时第二NMOS管MN2和第三NMOS管MN3都工作在饱和区。其它组成和连接方式与具体实施方式一相同。

具体实施方式四：结合图4说明本实施方式，本实施方式与具体实施方式一不同点在于充电电流关断加速电路4包括充电延迟单元D33、充电反相器INV34、第四NMOS管MNx1和第五NMOS管MNx2；充电延迟单元D33的输入端为充电控制信号UP输入端，充电延迟单元D33的输出端接充电反相器INV34的输入端，充电反相器INV34的输出端接第四NMOS管MNx1的栅极，第四NMOS管MNx1的源极接电源地，第四NMOS管MNx1的漏极接第五NMOS管MNx2的源极，第五NMOS管MNx2的栅极为充电控制信号UP输入端，第五NMOS管MNx2的漏极为充电电流关断加速电路4的加速信号输出端。其它组成和连接方式与具体实施方式一相同。

具体实施方式五：结合图4说明本实施方式，本实施方式与具体实施方式一不同点在于放电电流关断加速电路5包括放电延迟单元D31、放电反相器INV32、第四PMOS管MPx1和第五PMOS管MPx2；放电延迟单元D31的输入端为放电控制信号DN输入端，放电延迟单元D31的输出端接放电反相器INV32的输入端，放电反相器INV32的输出端接第四PMOS管MPx1的栅极，第四PMOS管MPx1的源极接电源，第四PMOS管MPx1的漏极接第五PMOS管MPx2的源极，第五PMOS管MPx2的栅极为放电控制信号DN输入端，第五PMOS管MPx2的漏极为放电电流关断加速电路5的加速信号输出端。其它组成和连接方式与具体实施方式一相同。

本发明内容不仅限于上述各实施方式的内容，其中一个或几个具体实施方式的组合同样也可以实现发明的目的。

在传统源极开关型电荷泵的基础上，为了减缓放电电流Idn的建立速度，以使充、放电电流的建立速度尽量一致，一个速度补偿电容C_slowN被并联到了放电电流电路3的Nx节点上。

为了加快放电电流Idn的关断速度，依照本发明的技术方案，需要在放电电流Idn刚开始关断时向Nx节点注入一个适当大小和时间长度的充电电流脉冲Ixn。

为此，本发明通过将第四PMOS管MPx1和第五PMOS管MPx2串联，并将第四PMOS管MPx1的源极接到电源，第五PMOS管MPx2的漏极接到节点Nx，从而构成了节点Nx的充电电流脉冲Ixn的通路。

为了控制Ixn的脉冲宽度，本发明使用串联的放电延迟单元D31和放电反向器INV32将DN信号延迟并反相，从而得到了信号DNx，DNx随后被用来控制第四PMOS管MPx1的通断状态，而DN信号则被直接用来控制第五PMOS管MPx2的通断状态。在放电过程中，由于DN＝1，DNx＝0，故第四PMOS管MPx1导通但第五PMOS管MPx2关断，因而Ixn＝0，放电电流Idn的大小因而不受其关断加速电路的影响。在放电电流Idn刚开始关断时，也就是DN信号刚从高电平下降到低电平时，第五PMOS管MPx2立即导通，且由于延迟单元D31的存在，DNx信号必须等待td时间后才能上升到高电平从而关断四PMOS管MPx1，这使得向Nx节点充电的电流脉冲Ixn在电荷泵放电电流Idn刚开始关断时就能迅速建立起来，并且其持续时间约为td。在放电电流Idn完全关断时，由于DN＝0，DNx＝1，故第五PMOS管MPx2导通但四PMOS管MPx1关断，因而Ixn＝0，故本发明所设计的电荷泵放电电流Idn的关断加速电路不会在Idn关断时引起漏电。

为了加快充电电流Iup的关断速度，依照本发明的技术方案，需要在充电电流Iup刚开始关断时向Px节点注入一个适当大小和时间长度的放电电流脉冲Ixn。

为此，本发明通过将第四NMOS管MNx1和第五NMOS管MNx2串联，并将第四NMOS管MNx1的源极接到地，第五NMOS管MNx2的漏极接到节点Px，从而构成了节点Px的放电电流脉冲Ixp的通路。

为了控制Ixp的脉冲宽度，本发明使用串联的充电延迟单元D33和充电反向器INV34将UP信号延迟并反相，从而得到了信号UPx，UPx随后被用来控制第四NMOS管MNx1的通断状态，而UP信号则被直接用来控制第五NMOS管MNx2的通断状态。在充电过程中，由于UP＝0，UPx＝1，故第四NMOS管MNx1导通但第五NMOS管MNx2关断，因而Ixp＝0，充电电流Iup的大小因而不受其关断加速电路的影响。在充电电流Iup刚开始关断时，也就是UP信号刚从低电平上升到高电平时，第五NMOS管MNx2立即导通，且由于充电延迟单元D32的存在，UPx信号必须等待td时间后才能下降到低电平从而关断第四NMOS管MNx1，这使得Px节点的放电电流脉冲Ixp在电荷泵充电电流Iup刚开始关断时就能迅速建立起来，并且其持续时间约为td。在充电电流Iup完全关断时，由于UP＝1，UPx＝0，故MNx2导通但第四NMOS管MNx1关断，因而Ixp＝0，故本发明所设计的电荷泵充电电流Iup的关断加速电路不会在Iup关断时引起漏电。

图5和图6是在锁相环处于锁定状态下时本发明的电荷泵和传统电荷泵的充、放电电流的瞬态波形。其中，Iup_new、Idn_new和Iout_new依次为本发明的电荷泵的充电电流、放电电流和净输出电流，而Iup_old、Idn_old和Iout_old则依次为传统电荷泵的充电电流、放电电流和净输出电流。可以看到，本发明的电荷泵一方面减缓了放电电流的建立速度，从而减小了充、放电电流建立速度不一致所引起的动态失配；在另一方面它显著地加快了充电电流和放电电流的关断速度，从而进一步减小了电荷泵的动态失配。当锁相环处于锁定状态时，理想电荷泵的净输出电流应该保持为0，从图5和图6中可以看到，本发明的电荷泵的净输出电流接近于0，而传统电荷泵的净输出电流远大于本发明的电荷泵的净输出电流，这说明本发明的电荷泵具有更好的动态匹配特性。

Claims

1、应用于锁相环中的源极开关型电荷泵，它包括偏置电路(1)、充电电流电路(2)和放电电流电路(3)，其特征在于所述应用于锁相环中的源极开关型电荷泵还包括充电电流关断加速电路(4)、放电电流关断加速电路(5)和速度补偿电容C_slowN；偏置电路(1)的第一偏置电压VbP1输出端连接充电电流电路(2)的第一偏置电压VbP1输入端；偏置电路(1)的第一输入端A和充电电流电路(2)的第二偏置电压输入端均为第二偏置电压VbP2输入端；偏置电路(1)的第二输入端B和放电电流电路(3)的第一偏置电压输入端均为第三偏置电压VbN1输入端；偏置电路(1)的第三输入端C和放电电流电路(3)的第二偏置电压输入端均为第四偏置电压VbN2；充电电流电路(2)设置有充电信号UP输入端，充电电流关断加速电路(4)设置有充电信号UP输入端；充电电流关断加速电路(4)的加速信号输出端连接充电电流电路(2)的加速信号输入端；放电电流电路(3)设置有放电信号DN输入端，放电电流关断加速电路(5)设置有放电信号DN输入端；放电电流关断加速电路(5)的加速信号输出端同时连接放电电流电路(3)的加速信号输入端和速度补偿电容C_slowN的一端；速度补偿电容C_slowN的另一端接电源地，充电电流电路(2)的电流输出端Iout连接和放电电流电路(3)的电流输出端Iout。

2、根据权利要求1所述的应用于锁相环中的源极开关型电荷泵，其特征在于充电电流电路(2)包括第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3；第一PMOS管MP1的栅极为充电控制信号UP输入端，第一PMOS管MP1的源极为电源输入端，第一PMOS管MP1的漏极接第二PMOS管MP2的源极，第二PMOS管MP2的栅极连接偏置电路(1)的第一偏置电压VbP1输出端，第二PMOS管MP2的漏极同时接第三PMOS管MP3的源极和充电电流关断加速电路(4)的加速信号输出端，第三PMOS管MP3的栅极为第二偏置电压VbP2输入端，第三PMOS管MP3的漏极为电流输出端Iout。

3、根据权利要求1所述的应用于锁相环中的源极开关型电荷泵，其特征在于放电电流电路(3)包括第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3；第一NMOS管MN1的栅极为放电控制信号DN输入端，第一NMOS管MN1的源极接电源地，第一NMOS管MN1的漏极接第二NMOS管MN2的源极，第二NMOS管MN2的栅极为第三偏置电压VbN1输入端，第二NMOS管MN2的漏极同时接第三NMOS管MN3的源极、放电电流关断加速电路(5)的加速信号输出端和速度补偿电容C_slowN的一端，所述速度补偿电容C_slowN的另一端接电源地，第三NMOS管MN3的栅极为第四偏置电压VbN2输入端，第三NMOS管MN3的漏极为电流输出端Iout。

4、根据权利要求1所述的应用于锁相环中的源极开关型电荷泵，其特征在于充电电流关断加速电路(4)包括充电延迟单元D33、充电反相器INV34、第四NMOS管MNx1和第五NMOS管MNx2；充电延迟单元D33的输入端为充电控制信号UP输入端，充电延迟单元D33的输出端接充电反相器INV34的输入端，充电反相器INV34的输出端接第四NMOS管MNx1的栅极，第四NMOS管MNx1的源极接电源地，第四NMOS管MNx1的漏极接第五NMOS管MNx2的源极，第五NMOS管MNx2的栅极为充电控制信号UP输入端，第五NMOS管MNx2的漏极为充电电流关断加速电路(4)的加速信号输出端。

5、根据权利要求1所述的应用于锁相环中的源极开关型电荷泵，其特征在于放电电流关断加速电路(5)包括放电延迟单元D31、放电反相器INV32、第四PMOS管MPx1和第五PMOS管MPx2；放电延迟单元D31的输入端为放电控制信号DN输入端，放电延迟单元D31的输出端接放电反相器INV32的输入端，放电反相器INV32的输出端接第四PMOS管MPx1的栅极，第四PMOS管MPx1的源极接电源，第四PMOS管MPx1的漏极接第五PMOS管MPx2的源极，第五PMOS管MPx2的栅极为放电控制信号DN输入端，第五PMOS管MPx2的漏极为放电电流关断加速电路(5)的加速信号输出端。