CN103036423B - 一种用于锁相环的电荷泵电路 - Google Patents

一种用于锁相环的电荷泵电路 Download PDF

Info

Publication number
CN103036423B
CN103036423B CN201210535135.9A CN201210535135A CN103036423B CN 103036423 B CN103036423 B CN 103036423B CN 201210535135 A CN201210535135 A CN 201210535135A CN 103036423 B CN103036423 B CN 103036423B
Authority
CN
China
Prior art keywords
charge
pipe
unit
output
pmos pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210535135.9A
Other languages
English (en)
Other versions
CN103036423A (zh
Inventor
方健
潘华
贾姚瑶
彭宜建
赵前利
程春云
李源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201210535135.9A priority Critical patent/CN103036423B/zh
Publication of CN103036423A publication Critical patent/CN103036423A/zh
Application granted granted Critical
Publication of CN103036423B publication Critical patent/CN103036423B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Abstract

一种用于锁相环的电荷泵电路，属于电子技术领域。包括充放电单元、第一运放单元、第二运放单元、第一电流镜单元和第二电流镜单元。本发明不仅解决了现有电荷泵电路存在的充、放电电流匹配问题和电荷共享问题；同时采用两个运放单元，两个电流镜单元对充放电单元进行调节和补偿，使充、放电电流相等并且在很高的电压变化范围内保持恒定，从而解决了充、放电电流变化的问题。本发明的电荷泵电路结构简单，易于集成，且充放电电流源匹配精度高，适合于低压低功耗应用。

Description

一种用于锁相环的电荷泵电路
技术领域
本发明属于电子技术领域，涉及集成电路设计技术，尤其涉及一种应用于锁相环的电荷泵电路。
背景技术
锁相环（PPL）是模拟及数模混合集成电路中的一个重要模块，在无线通讯、频率合成、时钟恢复等方面有非常广泛的应用。在各种锁相环结构中，电荷泵锁相环（Charge PumpPhase-Locked Loop，CPPLL）因其稳定性高、捕捉范围大、鉴频鉴相器采用数字电路等优点被广泛应用于芯片设计中。
锁相环是把输入信号和输出信号相位相比较的反馈系统。图1所示为典型的电荷泵锁相环系统结构，包括鉴频鉴相器（PFD）、电荷泵（CP）、环路滤波器（LF）、压控振荡器（VCO）、分频器（MMD）等模块。CP电路在其中起着非常重要的作用，它将PFD电路输出的数字控制信号，包括充、放电控制信号UP、DOWN转化成模拟信号，进而控制VCO的输出频率，实现锁相功能，此处的模拟信号主要由两个要求：1、纹波小；2、线性度好。这就要求CP电路要满足两个条件：1、充、放电电流相等；2、在一定范围内充、放电电流保持恒定。在实际应用中，CP电路由于受到MOS管沟道长度调制效应、电荷共享、电荷注入等非理想因素的限制，存在着严重的电流失配，这是影响环路性能的主要因素。
现有的第一种电荷泵电路如图2所示，包括PMOS电流镜MP1和MP3，NMOS电流镜MN2和MN4，PMOS开关管MP4，NMOS开关管MN3，偏置电路NMOS开关管MN5，鉴频鉴相器的输出控制信号UP、DOWN以及电荷泵电容Ccp，主体电路可分为支路1、支路2。偏置电路为后级电路提供偏置电压和电流，I1/I2按照一定比例镜像参考电流Iref。鉴频鉴相器的输出控制信号UP控制MP4的导通与关断，DOWN控制MN3的导通与关断，当UP、DOWN为低时：MP4导通、MN3关断，Ich镜像I1对电容Ccp充电，当UP、DOWN为高时：MP4关断、MN3导通，Idis镜像I2对电容Ccp放电，当MP4、MN3同时关断时，电容Ccp不进行放电或者充电，Vcp维持不变。
该电路的缺点在于：1、电流镜电流失配问题：由于沟道调制效应，PMOS电流镜中MP3管和NMOS电流镜中MN4管的Vds不相等，例如Vcp（图2中所示Y点电位）为高时，MP4、MN3的漏极电压为高，则Ich<Idis，那么在复位脉冲期间，MP4、MN3都会开启，此时电容Ccp就会释放电荷，Vcp会跟着降低，不会维持不变，这会对下级电路造成影响。2、电荷共享问题：PMOS电流镜中MP3管和NMOS电流镜中MN4管分别靠近电源和地，漏极存在一定的电容，假设开关管MP4、MP3都断开，那么MP3管使节点Y充电到VDC，MN4管使节点X放电到零电位。在下一个相位比较瞬间，若开关管MP4、MP3都开启，节点X的电位上升，节点Y的电位下降，如果忽略开关管MP4、MP3上的电压降，则VX=VY=VCcp，即使CX=CY，VX的变化量也不一定等于VY的变化量，这两者之差由Ccp提供，从而导致Ccp上电压的跳动。由图3可以明显的看出：Ich和Idis不相等。由于鉴频鉴相器内部环路的延迟，其输出信号UP、DOWN会有很窄的复位脉冲，虽然复位脉冲可以起到消除死区的作用，但是会使得PMOS、NMOS开关管同时导通，如果这时的充、放电电流不相等，电荷泵电容Ccp上的净电流不为零，使得Ccp上面的电位在每个周期都有固定的变化，锁相环路为了保持锁定，就会在输入、输出之间产生相位误差。
现有的第二种电荷泵电路如图4所示，包括PMOS电流镜MP2和MP4，NMOS电流镜MN3和MN5，PMOS开关管MP3，NMOS开关管MN5，偏置电路MN1、MN2，鉴频鉴相器的输出控制信号UP、DOWN以及电荷泵电容Ccp，主题电路可分为支路1、支路2。该电路可以看做第一种电荷泵电路的改进，第一：增添了跨导运算放大器，通过反馈作用使得X、Y两点电位相等，从而实现了充、放电电流相等；第二：交换了开关管和电流镜的位置，那样就解决了电荷共享问题，但是从图5的波形图可以看出，该电荷泵电路虽然Ich=Idis，但是Ich、Idis会随着输出电压的变化而变化，因此并没有实现充、放电电流的恒定。
发明内容
本发明的目的是为了解决上述电荷泵电路存在的充、放电电流不恒定问题，提出了一种改进的用于锁相环的电荷泵电路。
本发明的技术方案是：
一种用于锁相环的电荷泵电路，如图6所示，包括充放电单元、第一运放单元A1、第二运放单元A2、第一电流镜单元和第二电流镜单元。所述充放电单元的输出端分别与所述第一运放单元A1的负向输入端和所述第二运放单元A2的负相输入端相连接，所述第一电流镜单元的输出端与所述第一运放单元A1的正相输入端相连，所述第二电流镜单元的输出端与所述第二运放单元A2的正相输入端相连，所述第一运放单元A1的输出端分别与所述充放电单元的第一输入端和所述第一电流镜单元的输入端相连，所述第二运放单元A2的输出端分别与所述充放电单元的第二输入端和所述第二电流镜单元的输入端相连。
本发明的有益效果：相比第一种电荷泵电路，本发明解决了充、放电电流匹配问题和电荷共享问题。相比第二种电荷泵电路，本发明的电荷泵电路采用两个运放单元，两个电流镜单元对充放电单元进行调节和补偿，使充、放电电流相等并且在很高的电压变化范围内保持恒定，从而解决了充、放电电流变化的问题。本发明的电荷泵电路结构简单，易于集成，且充放电电流源匹配精度高，适合于低压低功耗应用。
附图说明
图1为电荷泵锁相环系统结构示意图。
图2为现有的第一种电荷泵电路结构示意图。
图3为现有的第一种电荷泵电路结构输出电压、电流波形示意图。
图4为现有的第二种电荷泵电路结构示意图。
图5为现有的第二种电荷泵电路结构输出电压、电流波形示意图。
图6为本发明的电荷泵电路结构示意图。
图7为本发明的电荷泵电路结构具体实现示意图。
图8为本发明的电荷泵电路输出电压、电流波形示意图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步的说明。
一种用于锁相环的电荷泵电路，如图6所示，包括充放电单元、第一运放单元A1、第二运放单元A2、第一电流镜单元和第二电流镜单元。所述充放电单元的输出端分别与所述第一运放单元A1的负向输入端和所述第二运放单元A2的负相输入端相连接，所述第一电流镜单元的输出端与所述第一运放单元A1的正相输入端相连，所述第二电流镜单元的输出端与所述第二运放单元A2的正相输入端相连，所述第一运放单元A1的输出端分别与所述充放电单元的第一输入端和所述第一电流镜单元的输入端相连，所述第二运放单元A2的输出端分别与所述充放电单元的第二输入端和所述第二电流镜单元的输入端相连。
可以看出，充放电单元对电荷泵电容进行充放电，提供充、放电电流；第一运放单元和第一电流镜单元对充放电单元进行第一次补偿，第二运放单元和第二电流镜单元对充放电单元进行第二次补偿，从而实现充、放电电流相等并维持恒定值。
图7给出了本发明的一种实现形式，下面对上述所提到的几个子电路单元分别进行阐述。
充放电单元具体包括PMOS管M0和M2，NMOS管M4和M6，其中PMOS管M0的源极接电源电压VDC，PMOS管M0的漏极接PMOS管M2的源极，PMOS管M2的漏极和NMOS管M4的漏极相连作为充放电单元的输出端与第一运放单元A1的负输入端相连，NMOS管M4的源极接NMOS管M6的漏极，NMOS管M6的源极接地GND，PMOS管M2的栅极作为充放电单元的第一输入端接第一运放单元A1的输出端，NMOS管M4的栅极作为充放电单元的第二输入端接第二运放单元A2的输出端，PMOS管M0的栅极和NMOS管M6的栅极分别接鉴频鉴相器的输出信号UP和DOWN；所述充放电单元的输出端与地之间连接有充放电电容Ccp。
第一电流镜单元具体包括PMOS管M1和M3，NMOS管M5和M7，其中PMOS管M1的源极接电源电压VDC，PMOS管M1的漏极接PMOS管M3的源极，PMOS管M3的漏极和NMOS管M5的漏极相连作为第一电流镜单元的输出端与第一运放单元A1的正输入端相连，NMOS管M5的源极接NMOS管M7的漏极，NMOS管M7的源极接地GND，PMOS管M3的栅极作为第一电流镜单元的输入端接第一运放单元A1的输出端，PMOS管M1的栅极接地GND，NMOS管M7的栅极接电源电压VDC。
第二电流镜单元具体包括PMOS管M8和M9，NMOS管M10和M11，其中PMOS管M8的源极接电源电压VDC，PMOS管M8的漏极接PMOS管M9的源极，PMOS管M9的漏极和NMOS管M10的漏极相连作为第二电流镜单元的输出端与第二运放单元A2的正输入端相连，NMOS管M10的源极接NMOS管M11的漏极，NMOS管M11的源极接地GND，NMOS管M10的栅极作为第二电流镜单元的输入端接第二运放单元A2的输出端，PMOS管M9的栅极接外部偏置BIAS，PMOS管M8的栅极接地GND，NMOS管M11的栅极接电源电压VDC。
本领域的技术人员应该意识到，上述的3个模块只是本发明的示例，在具体应用到本发明所提出的电荷泵电路时，可以分开使用，即可以只使用其中的一个或者几个子单元，均不影响本发明的实现。
在此以图7所示的实施例来说明本发明电路的工作原理和工作过程。
首先说明本发明的电荷泵电路解决电荷共享问题，图7中改变了电流镜和开关管的位置，电流镜漏极的电容和电荷泵电路电容Ccp在同一节点，这样两个电流镜漏极电容的电压变化量相等，也就避免了电荷共享问题。
然后说明本发明的电荷泵电路实现充、放电电流相等的原理，图7中本发明电路中添加了运放，随着输出电压X点电位的升高，由于存在沟道长度调制效应，Ich会降低。第一运放单元A1的负输入端电压升高，其输出端电压降低导致M3管的栅极电压降低，此时第一运放单元A1的正输入端还未来得及变化，由于M3管的栅极电压降低，而M3管的漏源电压不变，则电流I1升高，此时电流I2也会跟着升高，因为M5的栅源电压不变，则M5的漏极电压会升高，最终使得第一运放单元A1的的正负输入端电压相等，即在保证M2管、M3管、M4管、M5管工作在饱和区的范围内，使X节点和Y节点处电位相等。当鉴频鉴相器输出信号UP为低，DOWN为高时，开关管M0和M6导通，M2管的栅极与M3管的栅极有相同的偏置，M3管漏极电压由第一运放单元A1钳位，所以有Ich=I1；同样的，M4管的栅极与M5管的栅极有相同的偏置，且漏极电位相同，所以Idis=I2，这样就实现了Ich=Idis。
对比图5和图8中的波形图可以很明显的看出：现有第二种电荷泵电路Ich=Idis但是Ich、Idis随输出电压变化而变化，本发明所述的改进电荷泵电路实现了Ich=Idis并保持恒定。根据等式Vcp=Q/C=I·Δt/C可知：Vcp正比于充/放电电流，如果充、放电电流恒定就可更精确地控制Ccp上的电压。
最后说明的是本发明实现充、放电电流恒定的原理，当输出电压X点电位升高，由于存在沟道长度调制效应，Ich会降低。第一运放但愿吧A1的负输入端电位升高，其输出端电位降低导致M3管的栅极电压降低，此时第一运放单元A1的正输入端还未来得及变化，由于M3管的栅极电压降低，而M3管的漏源电压不变，则电流I1会升高，此时电流I2也会跟着升高；因为M5管的栅源电压不变，则M5管的漏极电压会升高，最终使得第一运放单元的正负输入端电压相等，即Vx=VY，同时第二运放单元A2的负输入端电位升高，其输出端电位会降低，即M4、M5和M10管的栅极电压下降，此时第二运放单元A2的正输入端还未来得及变化，即M10管的漏极电位不变，所以I4会减小，I3也会减小，M9管的栅源不变，所以M9管的漏极电位会上升，最终使得第二运放单元A2的正负输入端电压相等，即有X、Y、Z点的电位相等，M5和M10管的栅源电压相等，并且漏极电位相等，I2随着I4减小而减小，最终实现I2电流恒定，又由于Ich=Idis=I1/I2,所以实现了充、放电电流恒定。
综上可以看出，相比第一种电荷泵电路，本发明解决了充、放电电流匹配问题和电荷共享问题。相比第二种电荷泵电路，本发明的电荷泵电路采用两个运放单元，两个电流镜单元对充放电单元进行调节和补偿，使充、放电电流相等并且在很高的电压变化范围内保持恒定，从而解决了充、放电电流变化的问题。本发明的电荷泵电路结构简单，易于集成，且充放电电流源匹配精度高，适合于低压低功耗应用。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为发明的保护范围并不局限于这样的特别陈述和实施例。凡是根据上述描述做出各种可能的等同替换或改变，均被认为属于本发明的权利要求的保护范围。

Claims (3)

1.一种用于锁相环的电荷泵电路，包括充放电单元、第一运放单元(A1)、第二运放单元(A2)、第一电流镜单元和第二电流镜单元；
所述充放电单元的输出端分别与所述第一运放单元(A1)的负输入端和所述第二运放单元(A2)的负输入端相连接，所述第一电流镜单元的输出端与所述第一运放单元(A1)的正输入端相连，所述第二电流镜单元的输出端与所述第二运放单元(A2)的正输入端相连，所述第一运放单元(A1)的输出端分别与所述充放电单元的第一输入端和所述第一电流镜单元的输入端相连，所述第二运放单元(A2)的输出端分别与所述充放电单元的第二输入端和所述第二电流镜单元的输入端相连；
所述充放电单元具体包括PMOS管M0和M2，NMOS管M4和M6，其中PMOS管M0的源极接电源电压VDC，PMOS管M0的漏极接PMOS管M2的源极，PMOS管M2的漏极和NMOS管M4的漏极相连作为充放电单元的输出端与第一运放单元(A1)的负输入端相连，NMOS管M4的源极接NMOS管M6的漏极，NMOS管M6的源极接地GND，PMOS管M2的栅极作为充放电单元的第一输入端接第一运放单元(A1)的输出端，NMOS管M4的栅极作为充放电单元的第二输入端接第二运放单元(A2)的输出端，PMOS管M0的栅极和NMOS管M6的栅极分别接鉴频鉴相器的输出信号UP和DOWN；所述充放电单元的输出端与地之间连接有充放电电容Ccp。
2.根据权利要求1所述的用于锁相环的电荷泵电路，其特征在于，第一电流镜单元具体包括PMOS管M1和M3，NMOS管M5和M7，其中PMOS管M1的源极接电源电压VDC，PMOS管M1的漏极接PMOS管M3的源极，PMOS管M3的漏极和NMOS管M5的漏极相连作为第一电流镜单元的输出端与第一运放单元(A1)的正输入端相连，NMOS管M5的源极接NMOS管M7的漏极，NMOS管M7的源极接地GND，PMOS管M3的栅极作为第一电流镜单元的输入端接第一运放单元(A1)的输出端，PMOS管M1的栅极接地GND，NMOS管M7的栅极接电源电压VDC。
3.根据权利要求1所述的用于锁相环的电荷泵电路，其特征在于，第二电流镜单元具体包括PMOS管M8和M9，NMOS管M10和M11，其中PMOS管M8的源极接电源电压VDC，PMOS管M8的漏极接PMOS管M9的源极，PMOS管M9的漏极和NMOS管M10的漏极相连作为第二电流镜单元的输出端与第二运放单元(A2)的正输入端相连，NMOS管M10的源极接NMOS管M11的漏极，NMOS管M11的源极接地GND，NMOS管M10的栅极作为第二电流镜单元的输入端接第二运放单元(A2)的输出端，PMOS管M9的栅极接外部偏置BIAS，PMOS管M8的栅极接地GND，NMOS管M11的栅极接电源电压VDC。
CN201210535135.9A 2012-12-12 2012-12-12 一种用于锁相环的电荷泵电路 Expired - Fee Related CN103036423B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210535135.9A CN103036423B (zh) 2012-12-12 2012-12-12 一种用于锁相环的电荷泵电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210535135.9A CN103036423B (zh) 2012-12-12 2012-12-12 一种用于锁相环的电荷泵电路

Publications (2)

Publication Number Publication Date
CN103036423A CN103036423A (zh) 2013-04-10
CN103036423B true CN103036423B (zh) 2014-12-03

Family

ID=48022993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210535135.9A Expired - Fee Related CN103036423B (zh) 2012-12-12 2012-12-12 一种用于锁相环的电荷泵电路

Country Status (1)

Country Link
CN (1) CN103036423B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104734493B (zh) * 2013-12-23 2017-03-01 中国科学院电子学研究所 电荷泵
CN105827107A (zh) * 2016-05-12 2016-08-03 中国电子科技集团公司第二十四研究所 电荷泵电路
CN106936310B (zh) * 2017-04-11 2019-03-08 东南大学 一种低电压电流自匹配栅极开关电荷泵
CN113741617A (zh) * 2021-08-03 2021-12-03 深圳职业技术学院 一种基于差分运放控制的电流镜电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710784B (zh) * 2009-12-24 2011-09-07 浙江大学 极低压工作的电荷泵电路
CN102185473A (zh) * 2011-03-28 2011-09-14 复旦大学 一种低电流失配、低电流变化的电荷泵电路
CN102255500A (zh) * 2011-06-30 2011-11-23 四川和芯微电子股份有限公司 电荷泵电路及电荷泵系统
CN102710124B (zh) * 2012-06-19 2015-06-17 电子科技大学 一种电荷泵电路

Also Published As

Publication number Publication date
CN103036423A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103036422A (zh) 一种用于电荷泵锁相环的电荷泵电路
CN112234957B (zh) 一种具有负反馈调节功能的模拟振荡器电路
CN102710124B (zh) 一种电荷泵电路
US20080101521A1 (en) Clock and data recovery circuit
CN103036423B (zh) 一种用于锁相环的电荷泵电路
Li et al. Design of a high performance CMOS charge pump for phase-locked loop synthesizers
CN101414784A (zh) 电荷泵
CN114785340A (zh) 一种基于可编程电容阵列的频带锁相环
CN102739043B (zh) 电荷泵电路
US8766680B2 (en) Voltage translation circuit
CN101610082B (zh) 应用于锁相环中的源极开关型电荷泵
CN104956591A (zh) 锁相回路和用于操作该锁相回路的方法
CN108123715B (zh) 倍频电路
CN107565961B (zh) 用于延迟锁相环的单端负反馈电荷泵
CN110061739B (zh) 一种对工艺引起mos电容栅极漏电不敏感的pll电路
CN105099441B (zh) 电荷泵电路和锁相环电路
Zhang et al. Process compensation loops for high speed ring oscillators in sub-micron CMOS
CN108964657B (zh) 用于锁相环的双模式线性化电荷泵电路及充放电核心电路
Rajeshwari et al. Precise current matching charge pump for digital phase locked loop
CN113315509A (zh) 锁相环电路及通信芯片
Wei et al. Novel building blocks for PLL using complementary logic in 28nm UTBB-FDSOI technology
CN108075773B (zh) 用于锁相环的启动电路及锁相环
Ge et al. A High-Speed and Low-Noise Charge Pump for PLL
CN213693671U (zh) 一种与温度工艺角无关的时钟产生电路
CN212231424U (zh) 消除电流失配的电荷泵及锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141203

Termination date: 20151212

EXPY Termination of patent right or utility model