CN103683937A - 电压转换电路 - Google Patents
电压转换电路 Download PDFInfo
- Publication number
- CN103683937A CN103683937A CN201310410093.0A CN201310410093A CN103683937A CN 103683937 A CN103683937 A CN 103683937A CN 201310410093 A CN201310410093 A CN 201310410093A CN 103683937 A CN103683937 A CN 103683937A
- Authority
- CN
- China
- Prior art keywords
- voltage
- coupled
- circuit
- transistor
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 230000010355 oscillation Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Amplifiers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Logic Circuits (AREA)
Abstract
一种电压转换电路(116),提供输出模拟电压信号,该输出模拟电压信号的电压在输入模拟电压信号的值的范围上是输入模拟电压信号的转换电压。所述电压转换电路包括有电路节点和耦合于所述电路节点和电源端子之间的输入晶体管(210)的输入级(202),其中所述输入晶体管的栅极被耦合以接收所述输入模拟电压信号;电流路径(204)与所述输入晶体管并联,其中所述电流路径包括耦合于所述电路节点和所述电源端子之间的第一晶体管;以及被耦合以给所述第一晶体管的体提供可变体偏置电压的电路。
Description
技术领域
本发明通常涉及电压转换电路。
背景技术
电压转换电路被用于将信号的电压从一个模拟电压范围转换到另一个模拟电压范围。例如,电压转换电路可以被用于锁相环以将在第一电压域内生成的第一电压参考信号转换为在第二电压范围内的被用于控制位于第二电压域内的压控振荡器的第二模拟参考电压。
附图说明
通过参考附图,本发明可以被更好的理解,并且其多个目的、特征,以及优点对本领域技术人员来说会非常清楚。
图1是根据本发明的一个实施例的锁相环的电路图。
图2是根据本发明的一个实施例的电压转换电路的电路图。
图3是根据本发明的一个实施例的说明了附加电路路径对转换电路的转换功能的影响的图。
除非另有说明,不同附图中使用的相同参考符号表示相同的物件。附图不一定按比例绘制。
具体实施方式
以下内容陈述了用于实施本发明的模式的详细说明书。该说明书旨在是对本发明进行说明而不应该被认为是限定本发明。
正如本发明所公开的,转换电路包括电流路径以给转换电路的输入级的电路节点提供电流。在一个实施例中,电流路径与输入级的输入晶体管的并联。该电流路径包括:有被提供了可变偏置电压的电路偏置的体的晶体管。当输入模拟信号在将输入晶体管置于导通状态的范围之外的时候,该电流路径给电路节点提供电流。当输入信号电压在将输入晶体管置于导通状态的范围之内的时候,偏置电路降低了体偏置电压以降低电流路径对在那些输入信号电压处的转换电路的转换功能的影响。对于某些实施例,电流路径增加了转换电路的有效转换范围。
图1是根据本发明的一个实施例的锁相环100的方框图。锁相环(PLL)100包括参考振荡器102、前向信号路径104、压控振荡器(VCO)模块106、以及分频器108。PLL100产生了有所期望的振荡频率(fOUT)的信号,正如在下面更详细描述的。PLL可以被用于电气系统,例如数据处理系统,用于以控制频率提供时钟信号。应了解为了说明,图1是PLL100的简化表示,而实际实施例可能包括其它器件和组件以提供附加功能和特征。此外,PLL100在其它实施例中可能有其它配置。
在所显示的实施例中,参考振荡器102耦合于前向信号路径104,前向信号路径104又耦合于VCO模块106。在一个实施例中,参考振荡器102包括振荡器,例如,晶体振荡器,其被配置以生成有固定参考频率(fREF)的参考信号。前向信号路径104将参考振荡器102生成的参考信号和源自分频器108的反馈信号进行了对比,并且基于参考频率(fREF)和反馈频率(fOUT/N)之间的差别为VCO模块106生成了参考电压信号(Vref)。正如在下面更详细描述的,VCO模块106生成了有关于参考电压信号(Vref)成比例的特定振荡频率(fOUT)的输出信号。分频器108耦合于VCO模块106的输出和前向信号路径104之间,并且分频器108被配置以生成或以其它方式以等于源自VCO模块106的振荡信号的振荡频率的因数的频率(例如,fOUT/N)提供反馈信号。
在一个实施例中,前向信号路径104包括相位频率检测器(PFD)110、电荷泵112、以及环路滤波器114。PFD110的输出耦合于电荷泵112的输入,以及电荷泵112的输出耦合于环路滤波器114的输入。PFD110将参考信号和反馈信号进行了对比并且基于反馈信号和参考信号的频率和/或相位之间的差别生成了误差信号。根据一个实施例,源自PFD110的误差信号是在电荷泵112的电压输出内产生了与脉冲的持续时间成正比的增加或减少的“上”或“下”脉冲。在一个实施例中,电荷泵112的输出有固定电压范围,例如,从接地电压到另一个参考电压(例如,电源电压HVDD)。例如,在一些低功耗应用程序中,电荷泵112的输出电压可能在从0V-大约1.5V的范围内。在一个实施例中,环路滤波器114包括给PLL100提供了主极点(dominant pole)的模拟滤波器,从而确保了PLL100的稳定性。环路滤波器114过滤了源自电荷泵112的输出电压,从而导致了参考电压信号(Vref)。以这种方式,前向信号路径104生成了基于参考信号和反馈信号之间的差别(例如,频率和/或相位)发生变化的参考电压信号(Vref),直到反馈信号锁相或以其它方式匹配参考信号(例如,fOUT=N×fREF)。
在一个实施例中,VCO模块106包括电压转换电路116和压控振荡器(VCO)118。电压转换电路116执行了电压电平转换以基于参考电压信号(Vref)为VCO118生成或产生电压控制信号(VC)。VCO118包括被适当配置以生成带有与电压控制信号成正比的振荡频率的输出信号(fOUT)的电子振荡器。在一个实施例中,VCO118被实施为环振荡器或另一个被适当配置包括奇数个延迟单元的延迟振荡器。每个延迟单元包括或多个晶体管和/或其它半导体器件。
在一个实施例中,电压转换电路116专门设计了VC信号和Vref信号的特定转换比,以便VCO118实现振荡频率(fOUT)的在相应的参考电压信号(V/ref)范围上的所需范围。例如,根据一个实施例,为了实现在大约0.3-1.2V的Vref信号范围上的大约2GHz-大约4GHz范围的所需振荡频率,电压转换电路116可以被设计以基于VCO118的操作特性生成在大约0.2-0.8V范围的电压控制信号。
在所显示的实施例中,频率检测器110、电荷泵112、以及环路滤波器114位于高压域(HVDD),其中电压HVDD作为电源电压被提供给这些电路。转换电路116和VCO118位于低压域,其中电压LVDD作为电源电压被提供。在一个实施例中,LVDD是1.0V以及HVDD是1.5V,但在其它实施例中可以是其它电压。
在一个实施例中,电荷泵112在一个高压域(HVDD)而不是一个低压域(LVDD)内被实施以给电荷泵提供更宽的操作范围。此外,使用一个较高的电源电压允许电荷泵被更精确地控制并且利用了较少的电流。在一个实施例中,将VCO118放置在低压域而不是高压域可允许VCO118通过使用薄氧化物晶体管实现更高的最大频率而不需要考虑可靠性。因此,在所显示的实施例中,电压控制信号的VC在低压域LVDD被提供。因此,转换电路116转换了高压域处的Vref信号以提供在低压域内被VCO118使用的VC信号。
图2是根据一个实施例的电压转换电路116的电路图。在所显示的实施例中,转换电路116包括输入级202、电流路径电路204、偏置级206、以及输出级208。输入级202包括输入晶体管210和晶体管212的晶体管堆叠。晶体管210在所显示的实施例中是N沟道MOSFET。晶体管210的源极和体被连接到接地电源端子以及漏极被连接到级202的电路节点VA。晶体管210的栅极被连接以接收Vref信号。晶体管212是P沟道晶体管,其源极和体被连接到低电压电源端子(LVDD)以及其漏极和栅极被连接到节点VA。
在所显示的实施例中,电流路径电路204被连接以在节点VA和接地端子之间提供电流路径。电流路径电路204包括被连接到节点VB的偏压输入。在所显示的实施例中,电路204包括两个串联连接在节点VA和接地之间的二极管配置的P沟道晶体管214和216。晶体管214和216的体被VB节点偏置。
偏置级206包括P沟道晶体管218,其源极和体被连接到LVDD端子以及其漏极被连接到节点VB。晶体管218的栅极被连接到节点VA。级206还包括N沟道晶体管220,其栅极和漏极被连接到节点VB以及其体和源极被连接到接地端子。
输出级208包括P沟道晶体管222,其源极和体被连接到LVDD端子,其栅极被连接到节点VA,以及其漏极被连接到节点Vout。级208包括N沟道晶体管224,其漏极和栅极被连接到节点Vout以及其源极和体被连接到接地端子。
在操作中,电路116将信号Vref的电压从值的一个范围进行转换以提供信号VC,其中信号VC带有与Vref的电压成正比的电压,但在电压值的一个不同范围内。例如,如果HVDD是1.5V以及LVDD是1.0V,0.75V的信号Vref的电压值将被转换为VC信号的0.5V的电压值。
在理想转换电路中,输入信号电压域的每个电压值将被转换为输出信号电压域的正比输出电压。然而,由于非线性晶体管操作特性范围和泄漏电流,跨整个输入电压范围的这样的线性转换功能可能不实际。
在所显示的实施例中,电流I1表示流过晶体管212的电流,电流I1A表示流过晶体管210的电流,以及电流I1B表示流过电流路径电路204的电流。对于所显示的实施例,I1=I1A+I1B。I2表示流过级206的电流以及I3表示流过输出级208的电流。
为了更充分地解释电路204和偏置级206的功能,首先将描述如同电路204和级206不存在于电路116中的情况下电路116的操作。
假定电路204和级206不存在于电路116,当Vref信号在0V的时候,节点VA的电压由通过堆叠晶体管212和210的泄漏电流(电流I1)设置。此时,节点VA的电压是一个值,该值比LVDD小一个小于晶体管212的阈值电压的量。随着Vref信号电压的上升,电流I1保持相对恒定,因为电流I1没有大到足以引起跨晶体管212的电压降(二极管配置的晶体管212的源极-栅极电压)处在大于晶体管212的阈值电压的值。因此,对于Vref在0V和晶体管210的阈值之间的电压范围,节点VA的电压(相应的,节点VOUT的电压)不会随着Vref电压的上升而改变(假定电路204不存在)。
一旦Vref的电压超过高于晶体管210的阈值电压,由于晶体管210处于导通状态,电流I1的量增加。一旦电流I1增加到超过特定电流阈值(该电流阈值取决于晶体管212的特性),电流I1超过该阈值的增加导致了跨晶体管212的电压降增加以维持电流I1。电压降的这种增加导致了节点VA的电压与电流I1的上升成比例地下降。在这一点上,电流I1处在一个水平上,由于晶体管212的源极栅极电压的增加,该水平的增加导致了跨晶体管212的电压降成比例增加以维持电流I1的增加。由于级208被配置为级202的电流镜,电流I1的增加导致了电压VA成比例减少,并因此导致了级208内的电流I3成比例增加。随着电流I3的上升,由于跨二极管接法的晶体管224的电压降,Vout电压增加。因此,由于Vref处在高于晶体管210的阈值电压的电压处,在低压域内的电压Vout与在高压领域内的电压Vref成正比。
在一个实施例中,Vref和Vout的比例性是真的,直到电流I1达到一个值,其中在该值处,它不再随着Vref电压的上升而增加。该值点是基于晶体管210的特性的。因此,对于一些实施例中的正确操作,使用了转换电路116的PLL(没有电流路径电路204)应该被设计为使得Vref在输入晶体管210的阈值电压和电流I1不再随着Vref电压的增加而增加的值点之间进行操作。
因为Vref信号产生于高于转换电路116的电压域(LVDD)的电压域(HVDD)电路,所以晶体管210有厚于电路116的其它晶体管的栅极电介质以处理较高的域电压。然而,给晶体管210提供较厚的栅极电介质增加了晶体管210的阈值电压。正如上面所描述的,电压Vout与没有电流路径电路204的电路116的Vref成正比的电压范围(有效转换范围)的底值受晶体管210的阈值电压支配。因此,晶体管210的阈值电压的增加降低了电路116的有效转换范围。
为了增加电路116的有效转换,电路116包括与输入晶体管210并联的电流路径电路204以提供在低于晶体管210的阈值电压的电压电平Vref处的电流I1的增加。正如上面所说明的,电流I1是流经电流路径电路204的电流I1B和流经晶体管210的电流I1A的总和(I1=I1A+I1B)。当电流I1A由于电压Vref低于输入晶体管210的额外较高阈值电压而是小或最低的时候,源自电流路径电路204的附加电流将晶体管212置于一个操作范围内,其中在该范围内,跨晶体管212的电压(源极-栅极电压)与I1成正比增加。通过提供电流I1B,晶体管212以一种模式操作,其中在该模式中,晶体管212的源极-栅极电压随着I1A的较小值处的I1的增加而增加。因此,电路116的有效转换范围被增加了。
在所显示的实施例中,电流路径电路204包括:两个二极管接法的晶体管214和216,被配置以提供所期望的电流IB1量以使晶体管212的栅极源极电压与电流I1在一个范围内成正比改变;其中在该范围内,由于晶体管210的较高阈值电压,小电流流经晶体管210(电流I1A)。在一个实施例中,当Vref是0V的时候,由电流路径电路204所提供的电流是几微安。由电流路径电路204所提供的电流量可以通过改变电流路径电路204中的晶体管的数量和/或尺寸而改变。例如,通过在电流路径电路204中仅包括一个晶体管或把晶体管做的更宽以减小路径的电阻,电流可以被增加。路径电路204的电阻可以通过包括在与节点VA和接地之间的晶体管214和216并联的附加分支中的二极管接法的晶体管的电路204被减小。
电流路径电路204的电流量也可以通过改变电流路径电路204的晶体管的体偏置电压而改变。增加偏置电压就增加了晶体管的阈值电压并且从而减少了通过电流路径电路204的电流量。在一个替代实施例中,只有路径电路204的一个晶体管在节点VB被偏置,而路径的其它晶体管在另一个电压(例如,接地)被偏置。
电路116包括可变偏置级206,该可变偏置级给电流路径电路204的晶体管214和216提供了在电路116的转换范围上发生改变的偏置电压。在所显示的实施例中,级206(如同输出级208)被实施为对于级202的电流镜。对于这样的实施例,级206在节点VB提供了与在节点Vout的电压成正比的偏置电压。
在一些实施例中,级206被省略,并且晶体管214和216的体被连接到Vout,其中输出级208也作为偏置电路。然而,在一些实施例中,用附加偏置级206提供偏置电压降低了级208上的输出负载。
随着电流I1由于电压Vref的增加而增加,节点VA的电压降低了以增加流经级206的电流I2。随着电流I2的增加,电压VB由于跨级206的二极管接法的晶体管220的增加的电压降而增加。
因为电压VB随着电压Vref的增加而上升,从电流路径电路204提供的电流I1B随着电压Vref的增加而减小,这是因为晶体管214和216的体电压随着电压VB的上升而增加。一旦Vref超过晶体管210的阈值电压,可能期望流经晶体管212的电流I1完全从Vref(电流IA1)产生而不是从电流路径电路204(电流IB1)产生,以为了在Vref和Vout之间提供更好比例性。由于流经电流路径电路204的电流IB1在较高电压Vref处是不需要的,增加体偏置电压VB有利地减少了在这些较高电压Vref处的电流IB1。
图3是一个图表,该图表显示了由于电流路径电路204的增加的有效转换范围,相对于没有附加电流路径的转换电路的有效转换范围。在图3中,线301是位于高压域HVDD(X轴)内的输入信号(Vref)和低压域LVDD(Y轴)内的输出信号(VC)之间的电压转换电路的理想转换功能。正如图1中所显示的,理想转换范围从VREF=0延伸到Vref=HVDD。
对于没有电流路径电路204的转换电路,转换功能被显示为线303。正如图3中所显示的,低于晶体管210的阈值电压(VTH210)的电压Vref的转换功能线303不与电压VC成正比。正如前面所解释的,这是由于当晶体管210不导通的时候可以忽略不计的泄漏电流I1。因为转换功能线303不与小于晶体管210的阈值电压(VTH210)的电压Vref成正比,这样的转换电路对于小于输入晶体管的阈值电压的电压Vref不可能是有效的。
线305表示带有附加电流路径电路204的转换电路的转换功能。正如上面所说明的,源自电流路径电路204的电流IB1使得I1对于低于晶体管210的阈值电压的Vref较高。因此,晶体管212将在电流IA1的低电平处的模式下操作,以便跨晶体管212的电压降(栅极-源极)随着电流IA1的增加而增加。因此,电压VC和Vref低电压电平处的电压Vref成正比,从而增加了转换电路的有效转换范围。
虽然电路116包括输入晶体管210,其中带有厚于电路116的其它晶体管的栅极电介质的栅极电介质,但是带有可变体偏置电压的电流路径(204)可以用于其中输入晶体管的电介质厚度与转换电路的其它晶体管的电介质厚度相同的电路中。
此外,转换电路晶体管的导通性可以被切换,其中输入晶体管是P沟道晶体管以及电流镜电流受到N沟道晶体管(类似于晶体管212、218、以及222,但是源极替代地被连接到接地电源端子)的控制。对于这样的电路,电流路径电路(204)将被连接在LVDD端子和节点VA之间并且可能包括二极管接法的N-沟道晶体管。
虽然转换电路已被显示为在锁相环内实施,包括输入级的电流路径的转换电路可以被用于其它类型的系统,其中模拟信号从高压域转换到低压域。例如,这样的电路可以被用于传感器,其中传感器驱动器在比传感器控制电路的电压域高的电压域内操作。
在一个实施例中,电压转换电路包括输入级,所述输入级包括电路节点和耦合于所述电路节点和电源端子之间的输入晶体管。所述输入晶体管的控制电极被耦合以接收输入模拟电压信号。所述电压转换电路包括输出节点,用于提供输出模拟电压信号,输出模拟电压信号的电压在所述输入模拟电压信号的电压的范围上是所述输入模拟电压信号的电压的转换电压。所述电压转换电路包括与所述输入晶体管并联的电流路径。所述电流路径包括耦合于所述电路节点和所述电源端子之间的第一晶体管。所述电压转换电路包括被耦合以给所述第一晶体管的体提供可变体偏置电压的电路。
在另一个实施例中,电压转换电路包括第一晶体管,所述第一晶体管有第一电流电极耦合于第一电源端子,第二电流电极耦合于第一电路节点,以及控制电极耦合于所述第一电路节点。所述电压转换电路包括第二晶体管,所述第二晶体管有第一电流电极耦合于所述第一电路节点,第二电流电极耦合于第二电源端子,以及控制电极被耦合以接收输入模拟电压信号。所述电压转换电路包括第三晶体管,所述第三晶体管有第一电流电极耦合于所述第一电路节点,第二电流电极耦合于所述第二电源端子,以及控制电极耦合于所述第三晶体管的所述第二电流电极。所述电压转换电路包括:被耦合以给所述第三晶体管的体提供可变偏置电压的第一电路;以及输出节点,用于提供输出模拟电压信号,输出模拟电压信号的电压在所述输入模拟电压信号的值的范围上是所述输入模拟电压信号的电压的转换电压。
虽然本发明的特定实施已经被显示和描述,本领域所属技术人员应认识到基于本发明所教之内容,在不脱离本发明以及其更广泛方面的情况下,可以做出其它改变和修改,因此,附属权利要求在其范围内包括所有这些改变和修改,正如包括在本发明的真实精神和范围内一样。
Claims (21)
1.一种电压转换电路,包括:
输入级,其包括电路节点和耦合于所述电路节点和电源端子之间的输入晶体管,其中所述输入晶体管的控制电极被耦合以接收输入模拟电压信号;
输出节点,用于提供输出模拟电压信号,所述输出模拟电压信号的电压在所述输入模拟电压信号的电压的范围上是所述输入模拟电压信号的电压的转换电压;
电流路径,与所述输入晶体管并联,其中所述电流路径包括耦合于所述电路节点和所述电源端子之间的第一晶体管;
被耦合以给所述第一晶体管的体提供可变体偏置电压的电路。
2.根据权利要求1所述的电压转换电路,其中所述可变体偏置电压与所述输出模拟电压信号的所述电压成正比。
3.根据权利要求1所述的电压转换电路,其中所述可变体偏置电压是所述输出模拟电压信号的所述电压。
4.根据权利要求1所述的电压转换电路,其中所述电路包括镜像所述输入级的电流的电流镜以产生所述可变体偏置电压。
5.根据权利要求1所述的电压转换电路,其中所述第一晶体管是二极管接法的。
6.根据权利要求5所述的电压转换电路,其中所述电流路径包括第二晶体管,所述第二晶体管是二极管连接的并且在所述第一晶体管和所述电源端子之间串联耦合于所述第一晶体管,其中所述电路被耦合以给所述第二晶体管的体提供所述可变体偏置电压。
7.根据权利要求1所述的电压转换电路,还包括:
输出级,与所述电路并联,其中所述输出级包括所述输出节点和镜像所述输入级的电流的电流镜以提供所述输出节点处的所述输出模拟电压信号。
8.根据权利要求1所述的电压转换电路,其中所述输入晶体管的栅极电介质厚于所述电流路径的所述第一晶体管和所述电路的晶体管的栅极电介质。
9.根据权利要求1所述的电压转换电路,其中所述电流路径的有效电阻响应于所述可变体偏置电压而改变。
10.根据权利要求1所述的电压转换电路,其中所述输入级还包括:
第二晶体管,有耦合于第二电源端子的第一电流电极,耦合于所述电路节点的第二电流电极,以及耦合于所述电路节点的控制电极,其中所述第二晶体管的导电类型与所述第一晶体管的导电类型相反。
11.根据权利要求1所述的电压转换电路,其中所述电路包括所述输出节点并且所述输出节点被连接到所述第一晶体管的所述体。
12.根据权利要求1所述的电压转换电路,其中所述电路被配置以提供所述可变体偏置电压以使其有在所述输入模拟电压信号的电压的至少一部分范围上改变的电压。
13.一种包括权利要求1所述的转换电路的锁相环,所述锁相环还包括:
前向信号路径,包括接收振荡信号的第一输入并且包括耦合于所述控制电极以提供所述输入模拟电压信号的输出;
压控振荡器电路,包括耦合于所述输出节点以接收所述输出模拟电压信号的输入并且包括用于提供有被所述输出模拟电压信号控制的频率的信号的输出;
反馈电路,耦合于所述压控振荡器电路的所述输出和所述前向信号路径的第二输入之间。
14.根据权利要求1所述的电压转换电路,其中:
所述输入晶体管有阈值电压;
其中对于在所述阈值电压一侧上的第一电压范围内的所述输入晶体管的所述控制电极的电压,所述输入晶体管的特征在于是非导通的;
其中对于在所述阈值电压另一侧上的第二电压范围内的所述输入晶体管的所述控制电极的电压,所述输入晶体管的特征在于是导通的;
其中当所述控制电极的所述电压处于所述第一电压范围内的时候,所述电流路径被配置以产生大于当所述控制电极的所述电压处于所述第二电压范围的一部分内的电压的时候由所述电流路径产生的电流的电流。
15.一种电压转换电路,包括:
第一晶体管,有耦合于第一电源端子的第一电流电极,耦合于第一电路节点的第二电流电极,以及耦合于所述第一电路节点的控制电极;
第二晶体管,有耦合于所述第一电路节点的第一电流电极,耦合于第二电源端子的第二电流电极,以及被耦合以接收输入模拟电压信号的控制电极;
第三晶体管,有耦合于所述第一电路节点的第一电流电极,耦合于所述第二电源端子的第二电流电极,以及耦合于所述第三晶体管的所述第二电流电极的控制电极;
第一电路,被耦合以给所述第三晶体管的体提供可变偏置电压;以及
输出节点,用于提供输出模拟电压信号,所示输出模拟电压信号的电压在所述输入模拟电压信号的值的范围上是所述输入模拟电压信号的电压的转换电压。
16.根据权利要求15所述的电压转换电路,还包括:
第四晶体管,串联耦合于所述第三晶体管和所述第二电源端子之间,所述第四晶体管有耦合于所述第三晶体管的所述第二电流电极的第一电流电极,耦合于所述第二电源端子的第二电流电极,以及耦合于所述第四晶体管的所述第二电流电极的控制电极,其中所述体偏置电路被耦合以给所述第四晶体管的体提供所述可变偏置电压,其中所述第三晶体管的所述第二电流电极通过所述第四晶体管耦合于所述第二电源端子。
17.根据权利要求15所述的电压转换电路,其中所述第一电路还包括:
第五晶体管,有耦合于所述第一电源端子的第一电流电极,耦合于第二电路节点的第二电流电极,以及耦合于所述第一电路节点的控制电极;以及
第六晶体管,有耦合于所述第二电路节点的第一电流电极,耦合于所述第二电源端子的第二电流电极,以及耦合于所述第二电路节点的控制电极,其中所述第二电路节点给所述第三晶体管的所述体提供所述可变偏置电压。
18.根据权利要求17所述的电压转换电路,其中所述第二电路节点是所述输出节点。
19.根据权利要求17所述的电压转换电路,还包括:
第七晶体管,有耦合于所述第一电源端子的第一电流电极,耦合于所述输出节点的第二电流电极,以及耦合于所述第一电路节点的控制电极;以及
第八晶体管,有耦合于所述输出节点的第一电流电极,耦合于所述第二电源端子的第二电流电极,以及耦合于所述输出节点的控制电极。
20.根据权利要求15所述的电压转换电路,其中所述第二晶体管的栅极电介质厚于所述第一晶体管和第三晶体管中的每个的栅极电介质。
21.根据权利要求15所述的电压转换电路,其中所述第一晶体管的体耦合于所述第一电源端子,并且所述第二晶体管的体耦合于所述第二电源端子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/627,327 | 2012-09-26 | ||
US13/627,327 US8766680B2 (en) | 2012-09-26 | 2012-09-26 | Voltage translation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103683937A true CN103683937A (zh) | 2014-03-26 |
CN103683937B CN103683937B (zh) | 2017-09-12 |
Family
ID=49485476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310410093.0A Active CN103683937B (zh) | 2012-09-26 | 2013-09-11 | 电压转换电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8766680B2 (zh) |
EP (1) | EP2713518B1 (zh) |
CN (1) | CN103683937B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106992778A (zh) * | 2017-03-17 | 2017-07-28 | 电子科技大学 | 一种电平位移电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9092041B1 (en) * | 2012-07-27 | 2015-07-28 | Maxim Integrated Products, Inc. | Current mirror circuit configured to adjust a body to source voltage of an input device |
US9194890B2 (en) * | 2013-05-09 | 2015-11-24 | Freescale Semiconductor, Inc. | Metal-oxide-semiconductor (MOS) voltage divider with dynamic impedance control |
US10285590B2 (en) * | 2016-06-14 | 2019-05-14 | The Regents Of The University Of Michigan | Intraocular pressure sensor with improved voltage reference circuit |
US10693474B1 (en) * | 2019-02-14 | 2020-06-23 | Infineon Technologies Ag | PLL filter having a capacitive voltage divider |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5710527A (en) * | 1996-09-19 | 1998-01-20 | Texas Instruments Incorporated | Complementary voltage to current conversion for voltage controlled oscillator |
US20050030109A1 (en) * | 2003-08-08 | 2005-02-10 | Samsung Electronics Co., Ltd. | Voltage controlled oscillator and method of generating an oscillating signal |
US20050195045A1 (en) * | 2004-03-02 | 2005-09-08 | Weibiao Zhang | Gain control circuits for voltage controlled oscillators |
CN101123435A (zh) * | 2006-08-08 | 2008-02-13 | 晨星半导体股份有限公司 | 调整锁相环的震荡器的方法与相关的频率合成器 |
CN101309079A (zh) * | 2007-05-14 | 2008-11-19 | 深圳艾科创新微电子有限公司 | 一种用于锁相环电路(pll)的电荷泵结构 |
US20090051454A1 (en) * | 2007-08-22 | 2009-02-26 | Nec Electronics Corporation | Voltage controlled oscillator |
CN101630958A (zh) * | 2008-07-17 | 2010-01-20 | 三星电子株式会社 | 压控振荡器电路以及包括该压控振荡器电路的半导体设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970010658B1 (ko) | 1993-11-26 | 1997-06-30 | 삼성전자 주식회사 | 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법 |
JPH08293744A (ja) | 1995-04-21 | 1996-11-05 | Mitsubishi Electric Corp | 半導体回路 |
KR0172399B1 (ko) | 1995-09-19 | 1999-03-30 | 김광호 | 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치 |
JP4204210B2 (ja) | 2001-08-29 | 2009-01-07 | 株式会社リコー | Pll回路 |
US6765430B2 (en) | 2002-07-22 | 2004-07-20 | Yoshiyuki Ando | Complementary source follower circuit controlled by back bias voltage |
TW571513B (en) | 2002-10-25 | 2004-01-11 | Toppoly Optoelectronics Corp | Level shifter with body-biased circuit |
US6940337B2 (en) | 2003-12-29 | 2005-09-06 | Texas Instruments Incorporated | Load sensing voltage regulator for PLL/DLL architectures |
US7498886B2 (en) | 2006-01-27 | 2009-03-03 | Via Technologies, Inc. | Clock distribution system and method thereof |
US7724078B2 (en) | 2007-03-22 | 2010-05-25 | Intel Corporation | Adjusting PLL/analog supply to track CPU core supply through a voltage regulator |
US8117512B2 (en) | 2008-02-06 | 2012-02-14 | Westinghouse Electric Company Llc | Failure detection and mitigation in logic circuits |
TWI376086B (en) | 2009-04-28 | 2012-11-01 | Ite Tech Inc | Voltage converter |
US7880550B2 (en) | 2009-06-12 | 2011-02-01 | Freescale Semiconductor, Inc. | Voltage translation using feedback to adjust output voltage range |
JP5634236B2 (ja) * | 2010-11-30 | 2014-12-03 | スパンション エルエルシー | レベルシフト回路及び半導体装置 |
-
2012
- 2012-09-26 US US13/627,327 patent/US8766680B2/en active Active
-
2013
- 2013-09-11 CN CN201310410093.0A patent/CN103683937B/zh active Active
- 2013-09-16 EP EP13184575.2A patent/EP2713518B1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5710527A (en) * | 1996-09-19 | 1998-01-20 | Texas Instruments Incorporated | Complementary voltage to current conversion for voltage controlled oscillator |
US20050030109A1 (en) * | 2003-08-08 | 2005-02-10 | Samsung Electronics Co., Ltd. | Voltage controlled oscillator and method of generating an oscillating signal |
US20050195045A1 (en) * | 2004-03-02 | 2005-09-08 | Weibiao Zhang | Gain control circuits for voltage controlled oscillators |
CN101123435A (zh) * | 2006-08-08 | 2008-02-13 | 晨星半导体股份有限公司 | 调整锁相环的震荡器的方法与相关的频率合成器 |
CN101309079A (zh) * | 2007-05-14 | 2008-11-19 | 深圳艾科创新微电子有限公司 | 一种用于锁相环电路(pll)的电荷泵结构 |
US20090051454A1 (en) * | 2007-08-22 | 2009-02-26 | Nec Electronics Corporation | Voltage controlled oscillator |
CN101630958A (zh) * | 2008-07-17 | 2010-01-20 | 三星电子株式会社 | 压控振荡器电路以及包括该压控振荡器电路的半导体设备 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106992778A (zh) * | 2017-03-17 | 2017-07-28 | 电子科技大学 | 一种电平位移电路 |
Also Published As
Publication number | Publication date |
---|---|
US8766680B2 (en) | 2014-07-01 |
US20140084975A1 (en) | 2014-03-27 |
EP2713518B1 (en) | 2019-01-23 |
CN103683937B (zh) | 2017-09-12 |
EP2713518A1 (en) | 2014-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9419631B2 (en) | Charge pump circuit used for charge pump phase-locked loop | |
US9680483B2 (en) | Current mirror circuit and charge pump circuit | |
CN104426479A (zh) | 一种低功耗、低抖动、宽工作范围的晶体振荡器电路 | |
US7812652B2 (en) | Locked loops, bias generators, charge pumps and methods for generating control voltages | |
CN103683937A (zh) | 电压转换电路 | |
US20060017476A1 (en) | Phase locked loop integrated circuits having fast locking characteristics and methods of operating same | |
US10483844B2 (en) | Charge pump arrangement and method for operating a charge pump arrangement | |
CN106933296B (zh) | 振荡电路 | |
US9772647B2 (en) | Powering of a charge with a floating node | |
CN103036423B (zh) | 一种用于锁相环的电荷泵电路 | |
CN102739043B (zh) | 电荷泵电路 | |
US20200186155A1 (en) | Frequency synthesizer with dynamically selected level shifting of the oscillating output signal | |
US7495485B2 (en) | Controllable current source for a phase locked loop | |
US7567133B2 (en) | Phase-locked loop filter capacitance with a drag current | |
US10819317B1 (en) | Feedback stabilized ring oscillator | |
US7880550B2 (en) | Voltage translation using feedback to adjust output voltage range | |
US9407137B2 (en) | Charge pump circuit and PLL circuit | |
CN110601658B (zh) | 低电压vco的控制电压范围的自动补偿 | |
US10211840B2 (en) | Charge pump driver circuit | |
US6876238B1 (en) | Charge pump | |
CN110011532B (zh) | 电荷泵和锁相环 | |
US20240160238A1 (en) | Regulator and operation method thereof | |
US9621022B1 (en) | Method and apparatus for generating complementary signals | |
JPH1115541A (ja) | 電源安定化回路および電源安定化回路を備えたpll回路 | |
CN109407744B (zh) | 用于负载的恒流控制的线性恒流控制系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |
|
CP01 | Change in the name or title of a patent holder |