CN108988850B - 用于锁相环的双模式线性化电荷泵电路及模式选择电路 - Google Patents

Abstract

本发明公开了用于锁相环的双模式线性化电荷泵电路及模式选择电路；一种构成双模式线性化电荷泵电路的模式选择电路，包括互补信号输出端和信号输出端；其特征在于：所述模式选择电路内设置有D触发器、逻辑处理电路、互补信号产生电路和输出信号产生电路；D触发器分别接收鉴频鉴相器输出的充电控制信号和放电控制信号，进行数字运算后输出到输出信号产生电路；逻辑处理电路分别接收外部寄存器输出的模式控制信号、参考时钟信号、鉴频鉴相器输出的充电控制信号和放电控制信号，进行逻辑处理后，分别输出到互补信号产生电路和输出信号产生电路；本发明可在线性化或采样保持电荷泵两种工作模式间切换，支持锁相环工作在内置和外置环路滤波器中。

Description

用于锁相环的双模式线性化电荷泵电路及模式选择电路

技术领域

本发明涉及锁相环，具体涉及用于锁相环的双模式线性化电荷泵电路及模式选择电路。

背景技术

锁相环广泛应用于模拟、数字及射频芯片中，用于提供时钟频率或本振频率。锁相环分为模拟锁相环和全数字锁相环两大类，其中模拟锁相环按分频比覆盖范围，又分整数分频锁相环和小数分频锁相环，小数分频锁相环具有高频率分辨率和高鉴相频率等特点，是目前锁相环产品的重点发展方向。

典型小数分频器锁相环组成单元包括：参考缓冲器、参考分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、反馈分频器及Sigma-delta调制器等单元，如图1所示。在传统小数分频锁相环中，反馈分频器的输出信号与参考输出信号经过鉴频鉴相器和电荷泵后，转换为充电电流和放电电流，再通过环路滤波器转换为电压信号，在此过程中，由于Sigma-delta调制器作用，在不同周期的上升沿时刻，反馈分频器输出信号相位相比参考分频器输出信号相位会出现超前或滞后现象。

传统电荷泵电路具有非线性特性，容易将Sigma-delta调制器的高频处噪声折叠到环路带宽内，恶化锁相环闭环带内相位噪声，特别在宽环路带宽下，恶化尤为明显。为解决这一问题，目前主流的做法是在电荷泵输出端增加恒定偏差电流，来实现电荷泵的线性化特性，当锁相环中环路滤波器外置时，这种线性化电荷泵产生大输出电压波动，可以通过环路滤波器来抑制，如果锁相环环路滤波器为全集成，由于环路滤波器元器件值不可能选择较大值，导致这种线性化电荷泵产生的大输出电压波动很难抑制，这会极大恶化锁相环输出信号的杂散特性，严重影响了其在全集成环路滤波器中的应用。

本发明提出的一种应用于锁相环的双模式线性化电荷泵电路及模式选择电路，很好的解决了传统线性化电荷泵带来的高杂散问题，且同时支持外置环路滤波器和内置环路滤波器两种典型应用。

发明内容

本发明所要解决的技术问题在于提供应用于锁相环的双模式线性化电荷泵电路及模式选择电路，以实现电荷泵输出的低电压波动，并同时支持外置环路滤波器和内置环路滤波器两种典型应用。

本发明的第一个技术方案是，一种构成双模式线性化电荷泵电路的模式选择电路，包括互补信号输出端和信号输出端；其特征在于：

所述模式选择电路内设置有D触发器、逻辑处理电路、互补信号产生电路和输出信号产生电路。

D触发器分别接收鉴频鉴相器输出的充电控制信号和放电控制信号，进行数字运算后输出到输出信号产生电路。

逻辑处理电路分别接收外部寄存器输出的模式控制信号、参考时钟信号、鉴频鉴相器输出的充电控制信号和放电控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路和输出信号产生电路。

互补信号产生电路受逻辑处理电路的控制，产生互补信号一、二、三输出到充放电核心电路。

输出信号产生电路分别接收D触发器输出的信号、鉴频鉴相器输出的放电控制信号和逻辑处理电路输出的控制信号，产生控制信号输出到充放电核心电路。

当模式控制信号为逻辑“1”电平时，第一、第二互补信号输出端输出的互补信号一由鉴频鉴相器输出的充电控制信号进行控制；第三、第四互补信号输出端输出的互补信号二由鉴频鉴相器输出的放电控制信号进行控制；第五、第六互补信号输出端输出的互补信号三由逻辑“0”电平进行控制。

当模式选择端收到的模式控制信号为逻辑“0”电平时，第一、第二互补信号输出端输出的互补信号一由鉴频鉴相器输出的充电控制信号进行控制；第三、第四互补信号输出端输出的互补信号二和第五、第六互补信号输出端输出的互补信号三均由参考时钟信号进行控制。

根据本发明所述的构成双模式线性化电荷泵电路的模式选择电路的优选方案，该逻辑处理电路内设置有第一、第二、第三二选一选择器；第一、第二、第三二选一选择器的控制端均接收外部寄存器输出的模式控制信号；第一二选一选择器的二个输入端均接收鉴频鉴相器输出的充电控制信号；第二二选一选择器的其中一个输入端接收参考时钟信号，另一个输入端接收逻辑“0”电平信号；第三二选一选择器的其中一个输入端接收参考时钟信号，另一个输入端接收鉴频鉴相器输出的放电控制信号；第一、第二、第三二选一选择器对收到的信号进行逻辑运算，输出控制信号到互补信号产生电路。

根据本发明所述的构成双模式线性化电荷泵电路的模式选择电路的优选方案，该模式选择电路内还设置有第一、第二、第三互补信号产生电路，第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三二选一选择器的输出信号，进行逻辑处理。

第一、第二、第三互补信号产生电路均由反向器、延迟单元和数字缓冲器构成；反向器和延迟单元的输入端均接收二选一选择器的输出信号；反向器对收到的信号进行反向处理后，再通过第二数字缓冲器进行缓冲处理后输出；延迟单元对收到的信号进行延迟处理后，再通过第三数字缓冲器进行缓冲处理后输出。

本发明的第二个技术方案是，一种用于锁相环的双模式线性化电荷泵电路，包括模式选择电路和充放电核心电路，其特征在于：

所述模式选择电路用于给传统线性化电荷泵或采样保持电荷泵提供控制逻辑；模式选择电路的模式选择端为逻辑高电平时，产生传统线性化电荷泵的控制逻辑；模式选择电路的模式选择端为逻辑低电平时，产生采样保持电荷泵的控制逻辑。

所述模式选择电路包括互补信号输出端和信号输出端；

所述充放电核心电路包括互补信号输入端、信号输入端、和充放电信号输出端；

所述模式选择电路内设置有D触发器、逻辑处理电路、互补信号产生电路和输出信号产生电路；

D触发器分别接收鉴频鉴相器输出的充电控制信号和放电控制信号，进行数字运算后输出到输出信号产生电路；

逻辑处理电路分别接收外部寄存器输出的模式控制信号、参考时钟信号、鉴频鉴相器输出的充电控制信号和放电控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路和输出信号产生电路；

互补信号产生电路受逻辑处理电路的控制，产生互补信号一、二、三输出到充放电核心电路；

输出信号产生电路分别接收D触发器输出的信号、鉴频鉴相器输出的放电控制信号和逻辑处理电路输出的控制信号，产生控制信号输出到充放电核心电路；

当模式控制信号为逻辑“1”电平时，互补信号一由鉴频鉴相器输出的充电控制信号进行控制；互补信号二由鉴频鉴相器输出的放电控制信号进行控制；互补信号三由逻辑“0”电平进行控制；

当模式控制信号为逻辑“0”电平时，互补信号一由鉴频鉴相器输出的充电控制信号进行控制；互补信号二和互补信号三均由参考时钟信号进行控制；

并且充放电核心电路的模式控制端连接模式选择端，并且充放电核心电路的控制端连接外部寄存器，所述充放电核心电路受外部寄存器和模式选择电路控制，将收到的信号转换为充电电流和放电电流后输出到环路滤波器。当锁相环锁定时，充电电荷和放电电荷达到平衡；通过设置充放电核心电路的模式控制端，可实现线性化电荷泵或采样保持电荷泵两种工作模式的切换。

根据本发明所述的用于锁相环的双模式线性化电荷泵电路的优选方案，该逻辑处理电路内设置有第一、第二、第三二选一选择器；第一、第二、第三二选一选择器的控制端均接收外部寄存器输出的模式控制信号；第一二选一选择器的二个输入端均接收鉴频鉴相器输出的充电控制信号；第二二选一选择器的其中一个输入端接收参考时钟信号，另一个输入端接收逻辑“0”电平信号；第三二选一选择器的其中一个输入端接收参考时钟信号，另一个输入端接收鉴频鉴相器输出的放电控制信号；第一、第二、第三二选一选择器对收到的信号进行逻辑运算，输出控制信号到互补信号产生电路。

根据本发明所述的用于锁相环的双模式线性化电荷泵电路的优选方案，该模式选择电路内还设置有三端与门、第一延迟单元、第一数字缓冲器及第一、第二、第三互补信号产生电路，三端与门接收D触发器的输出信号、鉴频鉴相器输出的放电控制信号和第一反向器的输出信号，进行逻辑与运算后输出到第一延迟单元，第一延迟单元对收到的信号进行延迟处理后，再通过第一数字缓冲器进行缓冲处理后输出；第一数字缓冲器的输出端连接信号输出端；第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三二选一选择器的输出信号，进行逻辑处理。

根据本发明所述的用于锁相环的双模式线性化电荷泵电路的优选方案，第一、第二、第三互补信号产生电路均由反向器、延迟单元和数字缓冲器构成；反向器和延迟单元的输入端均接收二选一选择器的输出信号；反向器对收到的信号进行反向处理后，再通过第二数字缓冲器进行缓冲处理后输出；延迟单元对收到的信号进行延迟处理后，再通过第三数字缓冲器进行缓冲处理后输出。

本发明所述的双模式线性化电荷泵电路及模式选择电路的有益效果是：本发明模式选择电路、充放电核心电路可在线性化电荷泵或采样保持电荷泵两种工作模式间切换，可支持锁相环工作在内置环路滤波器和外置环路滤波器两种应用，应用方式灵活；本发明电荷泵电路应用于锁相环系统时，若工作在采样保持线性化模式，相较传统线性化电荷泵电路，可极大优化锁相环输出信号的鉴相漏杂散；本发明具有噪声低、杂散低等特点，可广泛应用于全集成环路滤波器等射频锁相环系统中，本发明所述的双模式线性化电荷泵电路具有较大的优势。

附图说明

图1是典型小数分频器锁相环框图。

图2是本发明所述的用于锁相环的双模式线性化电荷泵电路原理图。

图3是模式选择电路原理图。

图4是充放电核心电路原理图。

图5是互补信号产生电路原理图。

图6是电荷泵在二种模式时的电压输出波形图。

图7a是传统线性化电荷泵在VCO控制端产生的电压波动图。

图7b是采样保持线性化电荷泵在VCO控制端产生的电压波动图。

具体实施方式

参见图3，一种构成双模式线性化电荷泵电路的模式选择电路，包括模式选择端Sel、充电控制端UP、放电控制端DN、参考信号输入端Fr、互补信号输出端cp_up、cp_upn、cp_ref、cp_refn、cp_dnn、cp_dn和信号输出端cp_don；所述充电控制端UP和放电控制端DN分别接收鉴频鉴相器输出的充电控制信号和放电控制信号，参考信号输入端Fr接收参考时钟信号。模式选择端Sel接收外部寄存器输出的模式控制信号；互补信号输出端cp_up、cp_upn、cp_ref、cp_refn、cp_dnn、cp_dn输出互补信号一、二、三到充放电核心电路2；

所述模式选择电路1内设置有D触发器、逻辑处理电路5、互补信号产生电路6和输出信号产生电路4；

D触发器分别接收鉴频鉴相器3输出的充电控制信号和放电控制信号，进行数字运算后输出到输出信号产生电路4；

逻辑处理电路5分别接收外部寄存器输出的模式控制信号、参考时钟信号、鉴频鉴相器3输出的充电控制信号和放电控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路6和输出信号产生电路4；

互补信号产生电路6受逻辑处理电路5的控制，产生互补信号一、二、三输出到充放电核心电路2；

输出信号产生电路4分别接收D触发器输出的信号、鉴频鉴相器3输出的放电控制信号和逻辑处理电路5输出的控制信号，产生控制信号输出到充放电核心电路2；

当模式选择端Sel收到的模式控制信号为逻辑“1”电平时，信号输出端cp_don输出逻辑低电平信号；第一、第二互补信号输出端cp_up、cp_upn输出的互补信号一由鉴频鉴相器3输出的充电控制信号进行控制；第三、第四互补信号输出端cp_ref、cp_refn输出的互补信号二由鉴频鉴相器3输出的放电控制信号进行控制；第五、第六互补信号输出端cp_dnn、cp_dn输出的互补信号三由逻辑“0”电平进行控制。

当模式选择端Sel收到的模式控制信号为逻辑“0”电平时，第一、第二互补信号输出端cp_up、cp_upn输出的互补信号一由鉴频鉴相器3输出的充电控制信号进行控制；第三、第四互补信号输出端cp_ref、cp_refn输出的互补信号二和第五、第六互补信号输出端cp_dnn、cp_dn输出的互补信号三均由参考时钟信号进行控制。

在具体实施例中，该模式选择电路内设置有D触发器、第一反向器INV0和第一、第二、第三二选一选择器MUX1、MUX2、MUX3、三端与门AND3、第一延迟单元41、第一数字缓冲器BUF1及第一、第二、第三互补信号产生电路61、62、63；所述D触发器的触发信号输入端D端连接放电控制端DN，接收鉴频鉴相器3输出的放电控制信号，D触发器的时钟信号输入端CP端连接充电控制端UP，接收鉴频鉴相器3输出的充电控制信号，第一反向器INV0输入端以及第一、第二、第三二选一选择器MUX1、MUX2、MUX3的控制端均连接模式选择端Sel；第一二选一选择器MUX1的二个输入端I0、I1均接收鉴频鉴相器3输出的充电控制信号；第二二选一选择器MUX2的一个输入端I0接收参考时钟信号，另一个输入端I1接收逻辑“0”电平信号；第三二选一选择器MUX3的一个输入端I0接收参考时钟信号，另一个输入端I1接收鉴频鉴相器输出的放电控制信号；信号输出端cp_don输出的信号由D触发器的输出信号、鉴频鉴相器输出的放电控制信号和第一反向器INV0的输出信号共同控制；第一互补信号输出端cp_up和第二互补信号输出端cp_upn的输出信号由第一二选一选择器MUX1的输出信号进行控制；第三互补信号输出端cp_ref和第四互补信号输出端cp_refn的输出信号由第二二选一选择器MUX2的输出信号进行控制；第五互补信号输出端cp_dnn和第六互补信号输出端cp_dn的输出信号由第三二选一选择器MUX3的输出信号进行控制。

三端与门AND3接收D触发器的输出信号、鉴频鉴相器输出的放电控制信号和第一反向器INV0的输出信号，进行逻辑与运算后输出到第一延迟单元41，第一延迟单元4对收到的信号进行延迟处理后，再通过第一数字缓冲器BUF1进行缓冲处理后输出；第一数字缓冲器BUF1的输出端连接信号输出端cp_don；第一、第二、第三互补信号产生电路61、62、63的输入端分别接收第一、第二、第三二选一选择器MUX1、MUX2、MUX3的输出信号，进行逻辑处理。

第一、第二、第三互补信号产生电路分别输出互补信号一、二、三。

在具体实施例中，第一、第二、第三互补信号产生电路均由反向器INV、延迟单元8和数字缓冲器构成；反向器INV和延迟单元的输入端均接收二选一选择器的输出信号；反向器INV对收到的信号进行反向处理后，再通过第二数字缓冲器BUF2进行缓冲处理后输出；延迟单元8对收到的信号进行延迟处理后，再通过第三数字缓冲器BUF3进行缓冲处理后输出。

实施例2，参见图2和图3，一种用于锁相环的双模式线性化电荷泵电路，包括模式选择电路1和充放电核心电路2。

所述模式选择电路1用于给传统线性化电荷泵或采样保持电荷泵提供控制逻辑，模式选择电路的模式选择端Sel为逻辑高电平时，产生传统线性化电荷泵的控制逻辑；模式选择电路的模式选择端Sel为逻辑低电平时，产生采样保持电荷泵的控制逻辑。

所述充放电核心电路2用于给环路滤波器提供充电电流和放电电流，当锁相环锁定时，充电电荷和放电电荷达到平衡；通过设置充放电核心电路的模式控制端cp_mod，可实现线性化电荷泵或采样保持电荷泵两种工作模式的切换。

所述模式选择电路1包括模式选择端Sel、充电控制端UP、放电控制端DN、参考信号输入端Fr、互补信号输出端cp_up、cp_upn、cp_ref、cp_refn、cp_dnn、cp_dn和信号输出端cp_don；充电控制端UP和放电控制端DN分别接收鉴频鉴相器1输出的充电控制信号和放电控制信号，参考信号输入端Fr接收参考时钟信号。模式选择端Sel接收外部寄存器输出的模式控制信号。

所述充放电核心电路2包括互补信号输入端cp_up2、cp_upn2、cp_ref2、cp_refn2、cp_dnn2、cp_dn2、信号输入端cp_don2、模式控制端cp_mod和充放电信号输出端cp_out以及控制端。

模式选择电路的参考信号输入端Fr与参考输出信号CLK_REF相接，充电控制端UP与鉴频鉴相器输出端UP3相接；放电控制端DN与鉴频鉴相器输出端DN3相接；模式选择端Sel与充放电核心电路模式控制端cp_mod，连接线名称为CP_MOD；第一互补信号输出端cp_up与充放电核心电路的第一互补信号输入端cp_up2相接；第二互补信号输出端cp_upn与充放电核心电路的第二互补信号输入端cp_upn2相接；第六互补信号输出端cp_dn与充放电核心电路的第六互补信号输入端cp_dn2相接；第五互补信号输出端cp_dnn与充放电核心电路的第五互补信号输入端cp_dnn2相接；第三互补信号输出端cp_ref与充放电核心电路的第三互补信号输入端cp_ref2相接；第四互补信号输出端cp_refn与充放电核心电路的第四互补信号输入端cp_refn2端口相接；信号输出端cp_don与充放电核心电路的信号输入端cp_don2相接。

充放电核心电路的控制端cp_ui<1:0>受寄存器控制，控制线名称为CP_UI<1:0>；充放电核心电路的控制端cp_di<1:0>受寄存器控制，控制线名称为CP_DI<1:0>；充放电核心电路的控制端cp_offset<1:0>受寄存器控制，控制线名称为CP_offset<1:0>；充放电核心电路的控制端cp_mod与模式选择电路的Sel端相接，受寄存器控制；充放电核心电路的充放电信号输出端cp_out通过连出线CP_OUT与环路滤波器相连。

所述模式选择电路1内设置有D触发器、逻辑处理电路5、互补信号产生电路6和输出信号产生电路4；

D触发器分别接收鉴频鉴相器3输出的充电控制信号和放电控制信号，进行数字运算后输出到输出信号产生电路4；

逻辑处理电路5分别接收外部寄存器输出的模式控制信号、参考时钟信号、鉴频鉴相器3输出的充电控制信号和放电控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路6和输出信号产生电路4；

互补信号产生电路6受逻辑处理电路5的控制，产生互补信号一、二、三输出到充放电核心电路2；

输出信号产生电路4分别接收D触发器输出的信号、鉴频鉴相器3输出的放电控制信号和逻辑处理电路5输出的控制信号，产生控制信号输出到充放电核心电路2；

当模式控制信号为逻辑“1”电平时，互补信号一由鉴频鉴相器3输出的充电控制信号进行控制；互补信号二由鉴频鉴相器3输出的放电控制信号进行控制；互补信号三由逻辑“0”电平进行控制；

当模式控制信号为逻辑“0”电平时，互补信号一由鉴频鉴相器3输出的充电控制信号进行控制；互补信号二和互补信号三均由参考时钟信号进行控制；

模式选择端Sel受外部寄存器的控制，当模式选择端Sel收到的模式控制信号为逻辑“1”电平时，信号输出端cp_don输出逻辑低电平信号到充放电核心电路2的信号输入端cp_don2；本发明电荷泵工作在传统线性化模式；通过设置偏差电流源，强制性将锁相环锁定后充放电工作的区域平移到线性区充放电区域，减小小数分频器模式下远端噪声折叠到带内的噪声量，优化带内相位噪声；互补信号一由鉴频鉴相器3输出的充电控制信号进行控制；互补信号二由鉴频鉴相器3输出的放电控制信号进行控制；互补信号三由逻辑“0”电平进行控制；具体信号输出图见图6。

当模式选择端Sel收到的模式控制信号为逻辑“0”电平时，本发明电荷泵工作在采样保持模式。通过将放电过程的时间控制在约半个参考周期，强制性将锁相环锁定后充放电工作的区域平移到线性区充放电区域，减小小数分频器模式下远端噪声折叠到带内的噪声量，优化带内相位噪声；采样和保持两个阶段持续时间分别约为半个Fr周期。若前半个周期电荷泵的充电电流和放电电流打开，则采样保持电路中PMOS管和NMOS管处于关断状态，充放电瞬间产生的大冲击电压不会输出到环路滤波器，以电荷的形式储存在采样保持电路的电容CL上，后半个周期，根据电荷守恒，再重新将电荷分配到采样保持电路的电容CL和CR上，这样可减小电荷泵输出到环路滤波器线路上的电压波动，从而降低杂散；互补信号一由鉴频鉴相器3输出的充电控制信号进行控制；互补信号二和互补信号三均由参考时钟信号进行控制。具体信号输出图见图6。

并且充放电核心电路2的模式控制端cp_mod连接模式选择端Sel，并且充放电核心电路2的控制端连接外部寄存器，所述充放电核心电路2受外部寄存器和模式选择电路1控制，将收到的信号转换为充电电流和放电电流后输出到环路滤波器。

在具体实施例中，该模式选择电路内设置有D触发器、第一反向器INV0和第一、第二、第三二选一选择器MUX1、MUX2、MUX3、三端与门AND3、第一延迟单元41、第一数字缓冲器BUF1及第一、第二、第三互补信号产生电路；所述D触发器的触发信号输入端D端连接放电控制端DN，接收鉴频鉴相器3输出的放电控制信号，D触发器的时钟信号输入端CP端连接充电控制端UP，接收鉴频鉴相器输出的充电控制信号，第一反向器INV0输入端以及第一、第二、第三二选一选择器MUX1、MUX2、MUX3的控制端均连接模式选择端Sel；第一二选一选择器MUX1的二个输入端均接收鉴频鉴相器输出的充电控制信号；第二二选一选择器MUX2的其中一个输入端接收参考时钟信号，另一个输入端接收逻辑“0”电平信号；第三二选一选择器MUX3的其中一个输入端接收参考时钟信号，另一个输入端接收鉴频鉴相器输出的放电控制信号；信号输出端cp_don输出的信号由D触发器的输出信号、鉴频鉴相器输出的放电控制信号和第一反向器INV0的输出信号共同控制；第一互补信号输出端cp_up和第二互补信号输出端cp_upn的输出信号由第一二选一选择器MUX1的输出信号进行控制；第三互补信号输出端cp_ref和第四互补信号输出端cp_refn的输出信号由第二二选一选择器MUX2的输出信号进行控制；第五互补信号输出端cp_dnn和第六互补信号输出端cp_dn的输出信号由第三二选一选择器MUX3的输出信号进行控制。第一、第二、第三互补信号产生电路61、62、63分别输出互补信号一、二、三到充放电核心电路2。

三端与门AND3接收D触发器的输出信号、鉴频鉴相器3输出的放电控制信号和第一反向器INV0的输出信号，进行逻辑与运算后输出到第一延迟单元4，第一延迟单元4对收到的信号进行延迟处理后，再通过第一数字缓冲器BUF1进行缓冲处理后输出；第一数字缓冲器BUF1的输出端连接信号输出端cp_don；第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三二选一选择器MUX1、MUX2、MUX3的输出信号，进行逻辑处理。

在具体实施例中，第一、第二、第三互补信号产生电路61、62、63均由反向器INV、延迟单元8和数字缓冲器构成；反向器INV和延迟单元的输入端均接收二选一选择器的输出信号；反向器INV对收到的信号进行反向处理后，再通过第二数字缓冲器BUF2进行缓冲处理后输出；延迟单元8对收到的信号进行延迟处理后，再通过第三数字缓冲器BUF3进行缓冲处理后输出。

本发明提出的充放电核心电路见图4所示，由充电电流源、放电电流源、偏差电流源、采样保持电路、I_swap电流互换电路、反向器INV1和INV2、传输门transgate0、NMOS管MN1～MN3、PMOS管MP1～MP2及运算放大器AMP等构成。

充电电流源、放电电流源及偏差电流源的电流可以通过开关的断开和闭合来进行选择，均具有可编程配置特点。

I_swap电流互换电路中Icm端口和Idn端口电流选择由模式控制信号mod_n和mod_p来控制，在传统线性化模式下，Icm端口电流与Inorm端口电流相等，Idn端口电流与Ioffset电流相等，在采样保持线性化模式下，Icm端口电流与Ioffset端口电流相等，Idn端口电流与Inorm端口电流相等。

采样保持电路由MN4、MP4、两个等值电容CL和CR、两个开关构成，控制信号有cp_ref、cp_refn、mod_n。在采样保持线性化模式下，mod_n控制信号为高，两个开关闭合；传统线性化模式下，mod_n控制信号为低，两个开关断开。

传输门在采样保持线性化模式下，处于断开状态；在传统线性化模式下，处于闭合状态。

本发明采用模式选择电路1和充放电核心电路相结合，实现了传统线性化电荷泵和采样保持线性化电荷泵两种工作模式的切换。

本发明电荷泵电路工作在采样保持线性化模式下时，若锁相环处于锁定状态，前半个参考时钟周期内，MP2、MN2分别发生充电和放电过程，且充电电荷和发电电荷会储存在电容CL正端；后半个参考周期时钟内，MP2和MN2不发生充发电过程，电容CL正端电荷会平衡分布在CL和CR正端。采用这种做法，可显著降低充放电时刻CPOUT端产生的电压冲击，极大优化整个锁相环的输出鉴相漏杂散，杂散优化效果可以通过对比PLL闭环锁定后VCO压控电压端的电压波动得到，本发明专利电荷泵在采样保持线性化模式下，相比传统线性化电荷泵，杂散优化效果对比见图7a、图7b所示。

上面的实施结果表明：本发明的一种应用于锁相环的双模式线性化电荷泵电路可支持全内置环路滤波器和全外置环路滤波器两种应用模式，当工作在采样保持线性化模式时，可有效降低锁相环输出鉴相漏杂散。本发明技术可以应用到：噪声低、杂散低、适宜于全集成环路滤波器的射频锁相环系统。

Claims (6)

1.一种构成双模式线性化电荷泵电路的模式选择电路，包括互补信号输出端（cp_up、cp_upn、cp_ref、cp_refn、cp_dnn、cp_dn）和信号输出端（cp_don）；其特征在于：

所述模式选择电路（1）内设置有D触发器、逻辑处理电路（5）、互补信号产生电路（6）和输出信号产生电路（4）；

D触发器分别接收鉴频鉴相器（3）输出的充电控制信号和放电控制信号，进行数字运算后输出到输出信号产生电路（4）；

逻辑处理电路（5）分别接收外部寄存器输出的模式控制信号、参考时钟信号、鉴频鉴相器（3）输出的充电控制信号和放电控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路（6）和输出信号产生电路（4）；

互补信号产生电路（6）受逻辑处理电路（5）的控制，产生互补信号一、二、三输出到充放电核心电路（2）；

输出信号产生电路（4）分别接收D触发器输出的信号、鉴频鉴相器（3）输出的放电控制信号和逻辑处理电路（5）输出的控制信号，产生控制信号输出到充放电核心电路（2）；

当模式控制信号为逻辑“1”电平时，第一、第二互补信号输出端（cp_up、cp_upn）输出的互补信号一由鉴频鉴相器（3）输出的充电控制信号进行控制；第三、第四互补信号输出端（cp_ref、cp_refn）输出的互补信号二由鉴频鉴相器（3）输出的放电控制信号进行控制；第五、第六互补信号输出端（cp_dnn、cp_dn）输出的互补信号三由逻辑“0”电平进行控制；

当模式选择端（Sel）收到的模式控制信号为逻辑“0”电平时，第一、第二互补信号输出端（cp_up、cp_upn）输出的互补信号一由鉴频鉴相器（3）输出的充电控制信号进行控制；第三、第四互补信号输出端（cp_ref、cp_refn）输出的互补信号二和第五、第六互补信号输出端（cp_dnn、cp_dn）输出的互补信号三均由参考时钟信号进行控制；

当模式选择电路的模式选择端为逻辑高电平时，产生传统线性化电荷泵的控制逻辑；模式选择电路的模式选择端为逻辑低电平时，产生采样保持电荷泵的控制逻辑。

2.根据权利要求1所述的构成双模式线性化电荷泵电路的模式选择电路，其特征在于：该逻辑处理电路（5）内设置有第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）；第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）的控制端均接收外部寄存器输出的模式控制信号；第一二选一选择器（MUX1）的二个输入端均接收鉴频鉴相器（3）输出的充电控制信号；第二二选一选择器（MUX2）的其中一个输入端接收参考时钟信号，另一个输入端接收逻辑“0”电平信号；第三 二选一选择器（MUX3）的其中一个输入端接收参考时钟信号，另一个输入端接收鉴频鉴相器（3）输出的放电控制信号；第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）对收到的信号进行逻辑运算，输出控制信号到互补信号产生电路（6）。

3.根据权利要求2所述的构成双模式线性化电荷泵电路的模式选择电路，其特征在于：该模式选择电路内还设置有第一、第二、第三互补信号产生电路，第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）的输出信号，进行逻辑处理；

第一、第二、第三互补信号产生电路均由反向器（INV）、延迟单元（8）和数字缓冲器构成；反向器（INV）和延迟单元的输入端均接收二选一选择器的输出信号；反向器（INV）对收到的信号进行反向处理后，再通过第二数字缓冲器（BUF2）进行缓冲处理后输出；延迟单元（8）对收到的信号进行延迟处理后，再通过第三数字缓冲器（BUF3）进行缓冲处理后输出。

4.一种用于锁相环的双模式线性化电荷泵电路，包括模式选择电路（1）和充放电核心电路（2），其特征在于：

所述模式选择电路（1）用于给电荷泵提供控制逻辑；

所述模式选择电路（1）包括互补信号输出端（cp_up、cp_upn、cp_ref、cp_refn、cp_dnn、cp_dn）和信号输出端（cp_don）；

所述充放电核心电路（2）包括互补信号输入端（cp_up2、cp_upn2、cp_ref2、cp_refn2、cp_dnn2、cp_dn2）、信号输入端（cp_don2）、和充放电信号输出端（cp_out）；

所述模式选择电路（1）内设置有D触发器、逻辑处理电路（5）、互补信号产生电路（6）和输出信号产生电路（4）；

D触发器分别接收鉴频鉴相器（3）输出的充电控制信号和放电控制信号，进行数字运算后输出到输出信号产生电路（4）；

逻辑处理电路（5）分别接收外部寄存器输出的模式控制信号、参考时钟信号、鉴频鉴相器（3）输出的充电控制信号和放电控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路（6）和输出信号产生电路（4）；

互补信号产生电路（6）受逻辑处理电路（5）的控制，产生互补信号一、二、三输出到充放电核心电路（2）；

输出信号产生电路（4）分别接收D触发器输出的信号、鉴频鉴相器（3）输出的放电控制信号和逻辑处理电路（5）输出的控制信号，产生控制信号输出到充放电核心电路（2）；

当模式控制信号为逻辑“1”电平时，互补信号一由鉴频鉴相器（3）输出的充电控制信号进行控制；互补信号二由鉴频鉴相器（3）输出的放电控制信号进行控制；互补信号三由逻辑“0”电平进行控制；

当模式控制信号为逻辑“0”电平时，互补信号一由鉴频鉴相器（3）输出的充电控制信号进行控制；互补信号二和互补信号三均由参考时钟信号进行控制；

并且充放电核心电路（2）的模式控制端（cp_mod）连接模式选择端（Sel），所述充放电核心电路（2）受外部寄存器和模式选择电路（1）控制，将收到的信号转换为充电电流和放电电流后输出到环路滤波器；当模式选择电路的模式选择端为逻辑高电平时，产生传统线性化电荷泵的控制逻辑；模式选择电路的模式选择端为逻辑低电平时，产生采样保持电荷泵的控制逻辑。

5.根据权利要求4所述的用于锁相环的双模式线性化电荷泵电路，其特征在于：该逻辑处理电路（5）内设置有第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）；第一、第二、第三二选一选择器（MUX1、MUX2、MUX3）的控制端均接收外部寄存器输出的模式控制信号；第一二选一选择器（MUX1）的二个输入端均接收鉴频鉴相器（3）输出的充电控制信号；第二二选一选择器（MUX2）的其中一个输入端接收参考时钟信号，另一个输入端接收逻辑“0”电平信号；第三 二选一选择器（MUX3）的其中一个输入端接收参考时钟信号，另一个输入端接收鉴频鉴相器（3）输出的放电控制信号；第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）对收到的信号进行逻辑运算，输出控制信号到互补信号产生电路（6）。

6.根据权利要求5所述的用于锁相环的双模式线性化电荷泵电路，其特征在于：该模式选择电路内还设置有第一、第二、第三互补信号产生电路，第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）的输出信号，进行逻辑处理；

第一、第二、第三互补信号产生电路均由反向器（INV）、延迟单元（8）和数字缓冲器构成；反向器（INV）和延迟单元的输入端均接收二选一选择器的输出信号；反向器（INV）对收到的信号进行反向处理后，再通过第二数字缓冲器（BUF2）进行缓冲处理后输出；延迟单元（8）对收到的信号进行延迟处理后，再通过第三数字缓冲器（BUF3）进行缓冲处理后输出。

Images