CN101588176A - 具有环路增益校正功能的锁相环频率综合器 - Google Patents

具有环路增益校正功能的锁相环频率综合器 Download PDF

Info

Publication number
CN101588176A
CN101588176A CNA2009100403603A CN200910040360A CN101588176A CN 101588176 A CN101588176 A CN 101588176A CN A2009100403603 A CNA2009100403603 A CN A2009100403603A CN 200910040360 A CN200910040360 A CN 200910040360A CN 101588176 A CN101588176 A CN 101588176A
Authority
CN
China
Prior art keywords
loop
phase
frequency
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100403603A
Other languages
English (en)
Inventor
蔡飞
陈红林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Runxin Information Technology Co Ltd
Original Assignee
Guangzhou Runxin Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Runxin Information Technology Co Ltd filed Critical Guangzhou Runxin Information Technology Co Ltd
Priority to CNA2009100403603A priority Critical patent/CN101588176A/zh
Publication of CN101588176A publication Critical patent/CN101588176A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种具有环路增益校正功能的锁相环频率综合器。包括锁相环路和增益校正单元。所述的锁相环路由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器组成，所述的增益校正单元由状态机、比较器、两个模数转换器、复制的电荷泵电流源、复制的环路滤波电阻R组成。本发明实现了频率综合器的环路增益或带宽的自动校正，而且校正是动态的，对工艺、温度、电压和寿命等因素都可以自动校正，其单元结构简单，功耗低，特别适合于要求环路增益稳定的无线射频通信系统。

Description

具有环路增益校正功能的锁相环频率综合器
技术领域
本发明属于电子通信或无线射频技术领域，特别涉及要求环路增益恒定的高性能锁相环频率综合器。
背景技术
目前，锁相环频率综合器广泛应用于电子通信和无线射频技术领域，已成为现代无线通信不可缺少的模块，在一些系统中要求锁相环频率综合器的环路增益保持恒定，比如，在GSM系统发射机中的锁相环环路增益要求恒定，传统的GSM手机发射机多采用偏移锁相环由于较低的噪声特性，但是随着sigma-delta调制技术的成熟，目前，锁相环基本上都采用sigma-delta PLL，因为其与偏移锁相环相比可以达到同等的噪声性能却消耗较低的功耗。由于Sigma-delta锁相环发射机对环路增益或带宽的变化非常敏感，当环路增益或带宽小于所设计的值时，调制相位误差就会恶化；当环路增益或带宽大于所设计的增益或带宽时，相位噪声就会被恶化，因此必须对sigma-delta锁相环的环路增益或带宽进行校正。sigam-delta锁相环环路增益或带宽变化带来的不是调制相位误差的恶化就是相位噪声的恶化，不只是GSM系统发射机中要克服的，实际上在任何高性能的sigma-delta锁相环中都是需要解决的问题。幸运的是，工程师们一直都在努力的解决这些问题，并且校正了部分影响环路增益或带宽的变化的参数，比如分频比因子N变化引起环路增益或带宽的变化，环路滤波器中RC的变化导致环路增益或带宽的变化等都得到了校正，并得到了广泛的应用。
引起环路增益或带宽变化的因数有工艺、温度、电压、频率和老化现象等，但是目前存在的校正方法非常片面单一，校正程度有限。
文献[1]Takashi Morie，Shiro Dosho and Kouji Okamoto etc，“A-90dBc@10kHz PhaseNoise Fractional-N Frequency Synthesizer with Accurate Loop Bandwidth ControlCircuit”2005Symposium on VLSI Circuits Digest of Technical papers。为了得到较好的相位噪声，对环路带宽或环路增益进行了校正，文献是通过数字控制单元校正压控振荡器的增益和环路滤波器的时间常数，用模拟单元补偿温度对环路带宽或增益的影响，如图1(a)所示：一个温度控制模块(102)，一个环路滤波器时间常数控制模块(100)，一个压控振荡器增益控制模块(101)，在增益和时间常数控制的数字模块里都使用了计数器，并且计数器直接对压控振荡器的输出频率脉冲进行计数，因此该种方法只适用于输出频率兆赫兹量级的锁相环，对于频率是吉赫兹量级的锁相环，这种方法显然是行不通的，因为对压控振荡器输出脉冲直接计数的计数器在数字电路里是不可能实现的，即使用模拟电路设计也是有困难的，即使实现了，功耗也是非常惊人的。
文献[2]Jan Craninckx，and Michel S.J.Steyaert，“A Fully Integrated CMOSDCS-1800Frequency Synthesizer”IEEE Journal of Solid-State Circuits，Vol.33，NO.12，December 1998。仅是对变化比较大的压控振荡器的增益进行了校正，以期得到稳定的环路增益。其校正原理是基于环路增益正比于电荷泵电流与压控振荡器增益之乘积，通过对压控振荡器增益分段线性化，然后通过电荷泵电流阵列导通与关闭进行分段补偿得到压控振荡器增益与电荷泵电流的乘积不变，此种方法的不足是影响环路增益的因数很多，此文献方法仅仅可以补偿压控振荡器增益对环路增益的影响，而且分段线性技术的精度直接正比于分段数目，但是随着分段数目的增加，电路也越来越庞大。
发明内容
本发明的目的在于提供一种能实现环路增益或带宽的自动校正，结构简单，功耗低的具有环路增益校正功能的锁相环频率综合器。
为解决上述技术问题，本发明采用的技术方案为：具有环路增益校正功能的锁相环频率综合器，包括锁相环路和增益校正单元。所述的锁相环路由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器组成，所述的鉴频鉴相器的一个输入端接参考频率信号，另一输入端接分频器的输出端，所述的电荷泵的输入端接鉴频鉴相器的输出端，所述的环路滤波器输入端接电荷泵输出端，所述的压控振荡器的输入端接环路滤波器的输出端，所述的分频器的输入端接压控振荡器的输出端；所述的增益校正单元由状态机、比较器、两个模数转换器、复制的电荷泵电流源、复制的环路滤波电阻R组成，所述的比较器的输出端接状态机的输入端，状态机的输出b位用来控制电荷泵的可变电流源，比较器输入端分别接两个模数转化器的输出端，一个模数转换器的输入端接参考电压源，另一个模数转化器的输入端接到电阻R非地的一端E点。
所述的锁相环路还包括SDM调制器，该SDM调制器的输入端接分频器的输出端，控制输入端接外部送入的k位模式输入控制位，模式控制位同时也控制压控振荡器和电荷泵，该SDM调制器的输出送入分频器的模式控制端，以实现分频比的变化。
由于采用了上述的结构，本发明所述的具有环路增益校正功能的锁相环频率综合器实现了频率综合器的环路增益或带宽的自动校正，而且校正是动态的，对工艺、温度、电压和寿命等因素都可以自动校正，其单元结构简单，功耗低，特别适合于要求环路增益稳定的无线射频通信系统。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的描述，。
图1是现有的具有环路增益校正功能的频率综合器结构框图；
图2是本发明所述的具有环路增益校正功能的频率综合器结构框图；
图3是N、Icp、Kvco和R1变化引起环路增益变化曲线图；
图4是发明中的具有高稳定性VCO灵敏度的V-F曲线示意图；
图5是本发明中的可控电流源电荷泵结构原理图；
图6是本发明快速校正原理图。
具体实施方式
如图2所示，本发明所述的具有环路增益校正功能的锁相环频率综合器，包括锁相环路201和增益校正单元202。所述的锁相环路201由鉴频鉴相器501、电荷泵502、环路滤波器503、压控振荡器504、分频器505组成，所述的鉴频鉴相器501的一个输入端接参考频率信号，另一输入端接分频器505的输出端，所述的电荷泵502的输入端接鉴频鉴相器501的输出端，所述的环路滤波器503输入端接电荷泵502输出端，所述的压控振荡器504的输入端接环路滤波器503的输出端，所述的分频器505的输入端接压控振荡器504的输出端；所述的增益校正单元202由状态机507、比较器508、两个模数转换器509、复制的电荷泵电流源510、复制的环路滤波电阻R1组成，所述的比较器508的输出端接状态机507的输入端，状态机507的输出b位用来控制电荷泵502的可变电流源，比较器508输入端分别接两个模数转化器509的输出端，一个模数转换器509的输入端接参考电压源，另一个模数转化器509的输入端接到电阻R1非地的一端E点。
所述的锁相环路201还包括SDM调制器506(三阶sgma-delta调制器)，该SDM调制器的输入端506接分频器505的输出端，控制输入端接外部送入的k位模式输入控制位，模式控制位同时也控制压控振荡器504和电荷泵502，该SDM调制器的输出送入分频器505的模式控制端，以实现分频比的变化。
本发明的工作原理如下：
在高性能要求的锁相环中或是一些发射机锁相环中，环路增益的变化直接影响到系统的性能或是数据的传输，因此环路增益的稳定是必须的，四阶电荷泵锁相环的开环增益可以表示为：
H ol 4 = I cp k vco R 1 N * c 1 c 1 + c 2 + c 3 * cos ( φ p 2 ) cos ( φ p 3 ) sin ( φ z ) - - - ( 1 )
环路增益K表示为：
K = I cp k vco R 1 N * c 1 c 1 + c 2 + c 3 ≈ I cp k vco R 1 N - - - ( 2 )
环路增益K也称为环路带宽wc，所以在这里环路增益与环路带宽是等价的，在公式(1)和(2)中，参数Icp表示电荷泵存放电电流，Kvco表示VCO压控灵敏度，R1是环路滤波器零点电阻，N表示分频器分频比值，C2与C3分别是环路滤波器的积分电容与第三极点电容，φp2、φp3和φz分别是环路滤波器第二极点、第三极点和零点相关的相位阈度或相位阈度恶化。影响零极点位置的变化主要是RC常数的变化，同时RC常数的变化也会影响环路增益K，如公式(2)所示；公式(2)也表明影响环路增益K的变化因素除了RC常数外，还有Icp、Kvco及N的变化，在所有这些影响环路增益K变化的因素中，分频比值N是确定的，由系统要求和电路设计决定的，由模式控制位M决定，因此N的变化带来环路增益的变化及输出频率的变化在这里可以直接用模式控制位M直接同时控制VCO进行频带选择和改变电荷泵的电流来补偿由于N变化导致增益变化的影响。其他影响环路增益的因素如RC常数、Icp、Kvco和R1是随工艺、温度、电压和时间而变化的，因此不能像补偿N那样直接进行补偿，必须采用其他的补偿技术。
如图3所示的N、Icp、Kvco和R1变化引起环路增益的变化曲线图，在保证环路滤波器RC常数不变的情况下，N、Icp、Kvco和R1的变化不影响环路零极点的位置，因此我们可以通过改变电荷泵存放电电流Icp来进行补偿由于N、Icp、Kvco和R1变化所引起的环路增益变化。
下面结合图2说明补偿由于N、Icp、Kvco和R1变化引起环路增益的变化，分频比N的变化是直接通过模式控制位M控制的，因此如图2所示，模式控制位直接控制电荷泵电流源来使电荷泵电流与分频比N同比例变化来补偿由于N变化所引入的环路增益变化。
Kvco变化引入环路增益的变化，这里是通过多频带VCO实现的，如图4所示，图4(a)是单频带VCO的V-F转化曲线，其频率在整个频带上的变化是通过VCO的输入控制电压Vtune的变化实现的，因此要覆盖整个频带频率，要么VCO的增益非常高，要么VCO的输入控制电压Vtune变化范围非常大，这些都会导致VCO的转化增益Kvco的严重不一致。图4(b)是本发明采用的多频带VCO的V-F转化曲线，VCO的频带选择控制由模式控制位预先确定，在每一频带上转化增益非常小而且Vtune的调整范围也非常窄，这就使VCO的转化增益非常的稳定，从而降低由于Kvco的变化引起环路增益变化的影响。
环路校正单元主要校正Icp和R1的变化影响，其工作原理是使复制的电荷泵电流流过复制的环路滤波器零点电阻，正常状态下Icp*R1是一个确定不变的值在E点，数模变换器ADC把该点的模拟电位转换为数字位，与参考电压通过ADC转化为数字位进行比较，比较器输出三种比较状态控制状态机的输出，当cru∶crd＝10时表示Icp*R1小于参考电压，这时cru∶crd＝10控制状态机打开更多的电荷泵电流支路使Icp*R1增大并向参考电压逼近；当cru∶crd＝01时表示Icp*R1大于参考电压，这时cru∶crd＝01控制状态机关闭更多的电荷泵电流支路使Icp*R1降低并向参考电压逼近；当cru∶crd＝00时表示Icp*R1等于参考电压，这时cru∶crd＝00控制状态机维持原有的输出电流开关位保持Icp*R1不变，
如图5所示的电荷泵开关电流源阵列，包括两部分开关阵列，一是由模式控制位M直接控制的电流源阵列，一是由环路校正单元状态机控制的阵列B。
如图6所示的快速校正原理图，其是4位的状态机控制电荷泵电流源比较状态逻辑过程，这种二分法大大缩短了比较所占用的时间。
总之，本发明虽然例举了上述优选实施方式，但是应该说明，虽然本领域的技术人员可以进行各种变化和改型，除非这样的变化和改型偏离了本发明的范围，否则都应该包括在本发明的保护范围内。

Claims (2)

1.一种具有环路增益校正功能的锁相环频率综合器，包括锁相环路(201)和增益校正单元(202)，其特征在于：
所述的锁相环路(201)由鉴频鉴相器(501)、电荷泵(502)、环路滤波器(503)、压控振荡器(504)、分频器(505)组成，所述的鉴频鉴相器(501)的一个输入端接参考频率信号，另一输入端接分频器(505)的输出端，所述的电荷泵(502)的输入端接鉴频鉴相器(501)的输出端，所述的环路滤波器(503)输入端接电荷泵(502)输出端，所述的压控振荡器(504)的输入端接环路滤波器(503)的输出端，所述的分频器(505)的输入端接压控振荡器(504)的输出端；
所述的增益校正单元(202)由状态机(507)、比较器(508)、两个模数转换器(509)、复制的电荷泵电流源(510)、复制的环路滤波电阻R1组成，所述的比较器(508)的输出端接状态机(507)的输入端，状态机(507)的输出b位用来控制电荷泵(502)的可变电流源，比较器(508)输入端分别接两个模数转化器(509)的输出端，一个模数转换器(509)的输入端接参考电压源，另一个模数转化器509的输入端接到电阻R1非地的一端E点。
2.按照权利要求1所述的具有环路增益校正功能的锁相环频率综合器，其特征在于：所述的锁相环路(201)还包括SDM调制器(506)，该SDM调制器的输入端(506)接分频器(505)的输出端，控制输入端接外部送入的k位模式输入控制位，模式控制位同时也控制压控振荡器(504)和电荷泵(502)，该SDM调制器的输出送入分频器(505)的模式控制端，以实现分频比的变化。
CNA2009100403603A 2009-06-18 2009-06-18 具有环路增益校正功能的锁相环频率综合器 Pending CN101588176A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2009100403603A CN101588176A (zh) 2009-06-18 2009-06-18 具有环路增益校正功能的锁相环频率综合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2009100403603A CN101588176A (zh) 2009-06-18 2009-06-18 具有环路增益校正功能的锁相环频率综合器

Publications (1)

Publication Number Publication Date
CN101588176A true CN101588176A (zh) 2009-11-25

Family

ID=41372268

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100403603A Pending CN101588176A (zh) 2009-06-18 2009-06-18 具有环路增益校正功能的锁相环频率综合器

Country Status (1)

Country Link
CN (1) CN101588176A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006059A (zh) * 2010-09-21 2011-04-06 湖北众友科技实业股份有限公司 一种∑△控制的锁相环及其校准电路和校准方法
CN102437908A (zh) * 2010-09-29 2012-05-02 索尼公司 同步电路、同步方法和接收系统
CN102468848A (zh) * 2010-11-11 2012-05-23 晨星软件研发(深圳)有限公司 具有校正功能的锁相回路及其校正方法
CN103440054A (zh) * 2013-08-08 2013-12-11 欧常春 电磁笔及具有其的人机交互系统
CN103609023A (zh) * 2011-05-03 2014-02-26 天工方案公司 用于调整电压控制的振荡器增益的装置和方法
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法
CN105656478A (zh) * 2014-11-14 2016-06-08 成都振芯科技股份有限公司 一种优化锁相环结构实现宽锁定范围低抖动的方法
CN106933090A (zh) * 2017-04-12 2017-07-07 哈尔滨工业大学 基于标准尺及光速不变原理构建的时间定时装置
CN107534444A (zh) * 2015-04-30 2018-01-02 赛灵思公司 为锁相环生成可重构的小数分频频率
CN105656482B (zh) * 2014-12-02 2019-01-04 联发科技股份有限公司 频率合成器和频率合成方法
CN109302179A (zh) * 2018-09-03 2019-02-01 重庆西南集成电路设计有限责任公司 双模式电荷泵电路和模式选择电路及采样逻辑容差电路
CN110365331A (zh) * 2019-07-09 2019-10-22 北京遥感设备研究所 一种用于集成锁相环的锁定检测装置
US20200091946A1 (en) * 2017-05-24 2020-03-19 Huawei Technologies Co., Ltd. Radio Frequency Transmitter
CN111934681A (zh) * 2020-08-02 2020-11-13 珠海市一微半导体有限公司 一种微展频小数分频器、锁相环、芯片及微展频控制方法
WO2021121433A1 (zh) * 2019-12-20 2021-06-24 芯海科技（深圳）股份有限公司 一种锁相环电路、芯片、电路板以及电子设备

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006059B (zh) * 2010-09-21 2013-01-16 湖北众友科技实业股份有限公司 一种∑△控制的锁相环及其校准电路和校准方法
CN102006059A (zh) * 2010-09-21 2011-04-06 湖北众友科技实业股份有限公司 一种∑△控制的锁相环及其校准电路和校准方法
CN102437908A (zh) * 2010-09-29 2012-05-02 索尼公司 同步电路、同步方法和接收系统
CN102437908B (zh) * 2010-09-29 2016-06-08 索尼公司 同步电路、同步方法和接收系统
CN102468848A (zh) * 2010-11-11 2012-05-23 晨星软件研发(深圳)有限公司 具有校正功能的锁相回路及其校正方法
CN102468848B (zh) * 2010-11-11 2014-07-02 晨星软件研发(深圳)有限公司 具有校正功能的锁相回路及其校正方法
US9450591B2 (en) 2011-05-03 2016-09-20 Skyworks Solutions, Inc. Adjusting voltage controlled oscillator gain
US9787467B2 (en) 2011-05-03 2017-10-10 Skyworks Solutions, Inc. Calibration and/or adjusting gain associated with voltage-controlled oscillator
CN103609023A (zh) * 2011-05-03 2014-02-26 天工方案公司 用于调整电压控制的振荡器增益的装置和方法
CN103609023B (zh) * 2011-05-03 2016-12-14 天工方案公司 用于调整电压控制的振荡器增益的装置和方法
CN103440054B (zh) * 2013-08-08 2017-03-08 欧常春 电磁笔及具有其的人机交互系统
CN103440054A (zh) * 2013-08-08 2013-12-11 欧常春 电磁笔及具有其的人机交互系统
CN105656478A (zh) * 2014-11-14 2016-06-08 成都振芯科技股份有限公司 一种优化锁相环结构实现宽锁定范围低抖动的方法
CN105656482B (zh) * 2014-12-02 2019-01-04 联发科技股份有限公司 频率合成器和频率合成方法
CN107534444A (zh) * 2015-04-30 2018-01-02 赛灵思公司 为锁相环生成可重构的小数分频频率
CN107534444B (zh) * 2015-04-30 2021-09-28 赛灵思公司 为锁相环生成可重构的小数分频频率
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法
CN106933090A (zh) * 2017-04-12 2017-07-07 哈尔滨工业大学 基于标准尺及光速不变原理构建的时间定时装置
CN106933090B (zh) * 2017-04-12 2019-04-16 哈尔滨工业大学 基于标准尺及光速不变原理构建的时间定时装置
US20200091946A1 (en) * 2017-05-24 2020-03-19 Huawei Technologies Co., Ltd. Radio Frequency Transmitter
CN109302179A (zh) * 2018-09-03 2019-02-01 重庆西南集成电路设计有限责任公司 双模式电荷泵电路和模式选择电路及采样逻辑容差电路
CN109302179B (zh) * 2018-09-03 2022-04-19 重庆西南集成电路设计有限责任公司 双模式电荷泵电路和模式选择电路及采样逻辑容差电路
CN110365331A (zh) * 2019-07-09 2019-10-22 北京遥感设备研究所 一种用于集成锁相环的锁定检测装置
CN110365331B (zh) * 2019-07-09 2024-06-04 北京遥感设备研究所 一种用于集成锁相环的锁定检测装置
WO2021121433A1 (zh) * 2019-12-20 2021-06-24 芯海科技（深圳）股份有限公司 一种锁相环电路、芯片、电路板以及电子设备
CN111934681A (zh) * 2020-08-02 2020-11-13 珠海市一微半导体有限公司 一种微展频小数分频器、锁相环、芯片及微展频控制方法

Similar Documents

Publication Publication Date Title
CN101588176A (zh) 具有环路增益校正功能的锁相环频率综合器
CN106209093B (zh) 一种全数字小数分频锁相环结构
CN104836580B (zh) 任意相位轨迹频率合成器
US10008980B2 (en) Wideband digitally controlled injection-locked oscillator
EP2033318B1 (en) Continuous gain compensation and fast band selection in a multi-standard, multi-frequencey synthesizer
US6515553B1 (en) Delta-sigma based dual-port modulation scheme and calibration techniques for similar modulation schemes
CN107634761B (zh) 一种数字锁相环频率综合装置
Huang et al. 21.2 A 2.3 GHz fractional-N dividerless phase-locked loop with− 112dBc/Hz in-band phase noise
US10103740B2 (en) Method and apparatus for calibrating a digitally controlled oscillator
US9350296B1 (en) Systems and methods for calibrating a dual port phase locked loop
US10498343B2 (en) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
CN115733487A (zh) 一种基于电流均值的小数分频亚采样频率合成器
CN113938131B (zh) 一种实时小数分频的亚采样锁相环
Vlachogiannakis et al. A self-calibrated fractional-N PLL for WiFi 6/802.11 ax in 28nm FDSOI CMOS
CN110932723B (zh) 一种无晶振无线收发系统
CN201270504Y (zh) 频率合成器
Ueda et al. A digital PLL with two-step closed-locking for multi-mode/multi-band SAW-less transmitter
US8451965B2 (en) Semiconductor integrated circuit, radio communication device and time to digital converter
Bajestan et al. A 2.8–4.3 GHz wideband fractional-N sub-sampling synthesizer with− 112.5 dBc/Hz in-band phase noise
Liu et al. A 1Mb/s 2.86% EVM GFSK modulator based on ΔΣ BB-DPLL without background digital calibration
US10790835B2 (en) System for phase calibration of phase locked loop
CN110690899B (zh) 一种两点调制锁相环中高通通路的增益校准方法及其模块
Kim ULTRA-LOW-JITTER, MMW-BAND FREQUENCY SYNTHESIZERS BASED ON A CASCADED ARCHITECTURE
Liu et al. A 74GHz-80GHz 1.2 GHz/μs-Slope 20.9 mW FMCW Synthesizer with TDC-Gain-Independent Loop-Bandwidth Employing a TDC-Offset-Free Type-II Digital PLL and a Linearized Hybrid-Tuning DCO
Renukaswamy et al. A 16 GHz Duty-Cycled Charge Pump PLL-Based Chirp Synthesizer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091125